JPH0945814A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0945814A JPH0945814A JP7214265A JP21426595A JPH0945814A JP H0945814 A JPH0945814 A JP H0945814A JP 7214265 A JP7214265 A JP 7214265A JP 21426595 A JP21426595 A JP 21426595A JP H0945814 A JPH0945814 A JP H0945814A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- semiconductor element
- semiconductor device
- corner
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 プリント配線基板等の回路基板にキャビティ
を設け、該キャビティに半導体素子を埋設してなる半導
体装置において、上記キャビティ面積を低減する半導体
装置を提供すること。 【解決手段】 プリント配線基板等の回路基板11に半導
体素子12を埋設するキャビティ16のコ−ナ−部に“膨ら
みをもたせた拡張コ−ナ−17”を設ける。 【効果】 拡張コ−ナ−17を設けることで、キャビティ
16辺部の半導体素子12とのスペ−ス寸法を抑えることが
でき、総合的にキャビティ16の面積を低減させることが
できる。その結果、基板コストや実装コストを低減させ
ると同時に周囲の配線導体13の引き廻しの自由度を増す
ことができるようになる。
を設け、該キャビティに半導体素子を埋設してなる半導
体装置において、上記キャビティ面積を低減する半導体
装置を提供すること。 【解決手段】 プリント配線基板等の回路基板11に半導
体素子12を埋設するキャビティ16のコ−ナ−部に“膨ら
みをもたせた拡張コ−ナ−17”を設ける。 【効果】 拡張コ−ナ−17を設けることで、キャビティ
16辺部の半導体素子12とのスペ−ス寸法を抑えることが
でき、総合的にキャビティ16の面積を低減させることが
できる。その結果、基板コストや実装コストを低減させ
ると同時に周囲の配線導体13の引き廻しの自由度を増す
ことができるようになる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に回路基板中に半導体素子等の電子部品を埋設し
てなる半導体装置の構造に関する。
し、特に回路基板中に半導体素子等の電子部品を埋設し
てなる半導体装置の構造に関する。
【0002】
【従来の技術】従来の半導体装置において、半導体素子
等の電子部品を回路基板中に埋設する場合、図6(従来
例を示す断面図)に示すように、回路基板61にキャビテ
ィ66を形成し、半導体素子62を埋設する。
等の電子部品を回路基板中に埋設する場合、図6(従来
例を示す断面図)に示すように、回路基板61にキャビテ
ィ66を形成し、半導体素子62を埋設する。
【0003】そして、この半導体素子62と回路基板61上
の配線導体63とを接続する場合、ボンディングAu線65
を用いて半導体素子62とボンディングパッド電極64とを
接続する。また、回路基板61として、ガラスエポキシ材
を基材とするプリント配線基板を用いる場合、キャビテ
ィ66は、ル−タ−による座ぐり加工によって形成されて
いる。
の配線導体63とを接続する場合、ボンディングAu線65
を用いて半導体素子62とボンディングパッド電極64とを
接続する。また、回路基板61として、ガラスエポキシ材
を基材とするプリント配線基板を用いる場合、キャビテ
ィ66は、ル−タ−による座ぐり加工によって形成されて
いる。
【0004】この座ぐり加工を効率良く行うには、座ぐ
りに用いるドリルに一定の強度が必要となるため、その
ドリル径は、1.5mmφ前後に設定される場合が多い。
従って、従来の半導体装置では、キャビティコ−ナ−67
(図6参照)には、半径がおよそ0.75mmの円弧が形成さ
れている。
りに用いるドリルに一定の強度が必要となるため、その
ドリル径は、1.5mmφ前後に設定される場合が多い。
従って、従来の半導体装置では、キャビティコ−ナ−67
(図6参照)には、半径がおよそ0.75mmの円弧が形成さ
れている。
【0005】また、従来の半導体装置において、キャビ
ティ66中に半導体素子62をマウントする場合、半導体素
子62の寸法精度、基板加工精度、マウント位置精度及び
マウント用コレット寸法を見込んで、キャビティ66の側
壁と半導体素子62との間には寸法マ−ジンが必要とされ
る。そのため、従来の半導体装置では、量産性を考慮し
てこの寸法マ−ジンは0.6〜1.0mm程度が必要とされて
いた。
ティ66中に半導体素子62をマウントする場合、半導体素
子62の寸法精度、基板加工精度、マウント位置精度及び
マウント用コレット寸法を見込んで、キャビティ66の側
壁と半導体素子62との間には寸法マ−ジンが必要とされ
る。そのため、従来の半導体装置では、量産性を考慮し
てこの寸法マ−ジンは0.6〜1.0mm程度が必要とされて
いた。
【0006】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、前記したとおり、キャビティ66中に埋
設する半導体素子62とキャビティ66の側壁との間に寸法
マ−ジンを必要とするものであり、このため、(1)座ぐ
り加工面積が広くなると同時に(2)ボンディングAu線6
5の長さが長くなるという問題があった。
半導体装置では、前記したとおり、キャビティ66中に埋
設する半導体素子62とキャビティ66の側壁との間に寸法
マ−ジンを必要とするものであり、このため、(1)座ぐ
り加工面積が広くなると同時に(2)ボンディングAu線6
5の長さが長くなるという問題があった。
【0007】上記問題点についてさらに説明すると、従
来の半導体装置では、上記(1)の“座ぐり加工面積が広
くなる”ため、回路基板61の表面面積を狭めることとな
り、座ぐり部周囲の配線の引き廻しが困難なものとなる
欠点を有している。また、上記(2)の“ボンディングA
u線65の長さが長くなる”ため、製品コストを高める要
因となっている。
来の半導体装置では、上記(1)の“座ぐり加工面積が広
くなる”ため、回路基板61の表面面積を狭めることとな
り、座ぐり部周囲の配線の引き廻しが困難なものとなる
欠点を有している。また、上記(2)の“ボンディングA
u線65の長さが長くなる”ため、製品コストを高める要
因となっている。
【0008】さらに、従来の半導体装置において、ドリ
ル等によって座ぐり加工を行う場合、コ−ナ−部の底面
の加工時に平坦性を確保することが困難となるケ−スが
多く、このため、キャビティ寸法を実装部品の外径寸法
に近づけることができ難いという問題があった。
ル等によって座ぐり加工を行う場合、コ−ナ−部の底面
の加工時に平坦性を確保することが困難となるケ−スが
多く、このため、キャビティ寸法を実装部品の外径寸法
に近づけることができ難いという問題があった。
【0009】本発明は、上記諸問題、欠点に鑑み成され
たものであって、本発明の技術的課題は、 ・第1に、半導体素子とキャビティとのスペ−ス寸法を
抑えることができ、そのため、座ぐり加工等の必要な面
積を少なくすることができ、 ・第2に、ボンディングパッド電極を半導体素子に近づ
けることができ、ボンディングに必要なAu線の長さを
短くすることができ、その結果、コストの低減と同時に
ボンディングトラブルの低減をすることができ、 ・第3に、キャビティ面積が縮小した分周囲の基板表面
面積が広げられ、配線の自由度を増加させることがで
き、 ・第4に、キャビティコ−ナ−部を半導体素子コ−ナ−
から遠ざけることができ、そのため、半導体素子下部と
なるキャビティ底面を平坦に加工することができる、半
導体装置を提供することにある。
たものであって、本発明の技術的課題は、 ・第1に、半導体素子とキャビティとのスペ−ス寸法を
抑えることができ、そのため、座ぐり加工等の必要な面
積を少なくすることができ、 ・第2に、ボンディングパッド電極を半導体素子に近づ
けることができ、ボンディングに必要なAu線の長さを
短くすることができ、その結果、コストの低減と同時に
ボンディングトラブルの低減をすることができ、 ・第3に、キャビティ面積が縮小した分周囲の基板表面
面積が広げられ、配線の自由度を増加させることがで
き、 ・第4に、キャビティコ−ナ−部を半導体素子コ−ナ−
から遠ざけることができ、そのため、半導体素子下部と
なるキャビティ底面を平坦に加工することができる、半
導体装置を提供することにある。
【0010】
【課題を解決するための手段】本発明は、電子部品を埋
設するキャビティコ−ナ−部に“膨らみをもたせた拡張
コ−ナ−”を設けることを特徴とし、これにより、前記
第1〜第4の技術的課題をいずれも達成することができ
る半導体装置を提供するものである。
設するキャビティコ−ナ−部に“膨らみをもたせた拡張
コ−ナ−”を設けることを特徴とし、これにより、前記
第1〜第4の技術的課題をいずれも達成することができ
る半導体装置を提供するものである。
【0011】即ち、本発明は、「電子部品を回路基板に
埋設し、該基板と接続してなる半導体装置において、前
記電子部品を埋設するキャビティと、該キャビティのコ
−ナ−部に膨らみをもたせた拡張コ−ナ−とを有するこ
とを特徴とする半導体装置。」を要旨とする。
埋設し、該基板と接続してなる半導体装置において、前
記電子部品を埋設するキャビティと、該キャビティのコ
−ナ−部に膨らみをもたせた拡張コ−ナ−とを有するこ
とを特徴とする半導体装置。」を要旨とする。
【0012】
【発明の実施の形態】本発明において、回路基板に埋設
する電子部品としては、具体的には、半導体素子を挙げ
ることができ、該半導体素子を回路基板に埋設してなる
半導体装置は、本発明の好ましい実施態様である。ま
た、半導体素子などの電子部品を埋設する回路基板とし
て「ガラスエポキシ材を基材とするプリント配線基板」
が挙げられ、本発明に係る半導体装置の主たる用途とし
て、上記プリント配線基板である場合が本発明の好まし
い実施態様である。
する電子部品としては、具体的には、半導体素子を挙げ
ることができ、該半導体素子を回路基板に埋設してなる
半導体装置は、本発明の好ましい実施態様である。ま
た、半導体素子などの電子部品を埋設する回路基板とし
て「ガラスエポキシ材を基材とするプリント配線基板」
が挙げられ、本発明に係る半導体装置の主たる用途とし
て、上記プリント配線基板である場合が本発明の好まし
い実施態様である。
【0013】本発明に係る半導体装置では、前記したと
おり、半導体素子等の電子部品を埋設するキャビティコ
−ナ−部に“膨らみをもたせた拡張コ−ナ−”を設ける
ことを特徴とするが、以下、この特徴点について詳細に
説明する。
おり、半導体素子等の電子部品を埋設するキャビティコ
−ナ−部に“膨らみをもたせた拡張コ−ナ−”を設ける
ことを特徴とするが、以下、この特徴点について詳細に
説明する。
【0014】本発明に係る半導体装置において、ガラス
エポキシ材を基材とするプリント配線基板等の回路基板
上に半導体素子等の電子部品を埋設するため、該電子部
品を埋設するキャビティを、前記した従来例と同様、座
ぐり加工によって形成するものである。
エポキシ材を基材とするプリント配線基板等の回路基板
上に半導体素子等の電子部品を埋設するため、該電子部
品を埋設するキャビティを、前記した従来例と同様、座
ぐり加工によって形成するものである。
【0015】ところで、ガラスエポキシ基材を使用した
プリント配線基板の座ぐり加工には、前記したとおり、
通常1.5mmφ前後のドリルが使用されており、そのた
め、キャビティのコ−ナ−部は、半径0.75mmの円弧が
形成されることになる。なお、この座ぐり加工用のドリ
ル径を1.0mmφ以下に細くすることが可能であるが、
これでは、加工スピ−ドを抑えなければならず、また、
ドリルの寿命も短くなるために大幅なコストアップ要因
となってしまうので好ましくない。
プリント配線基板の座ぐり加工には、前記したとおり、
通常1.5mmφ前後のドリルが使用されており、そのた
め、キャビティのコ−ナ−部は、半径0.75mmの円弧が
形成されることになる。なお、この座ぐり加工用のドリ
ル径を1.0mmφ以下に細くすることが可能であるが、
これでは、加工スピ−ドを抑えなければならず、また、
ドリルの寿命も短くなるために大幅なコストアップ要因
となってしまうので好ましくない。
【0016】ここで、単に座ぐり面積を狭くした場合の
不具合い例について、図4を参照して説明する。なお、
図4は、単に座ぐり面積を狭くした場合を説明する図で
あって、(A)はその平面図、(B)は、(A)のB−B線断
面図である。図中、41は回路基板、42は半導体素子、43
は配線導体、44はボンディングパッド電極、45はボンデ
ィングAu線、46はキャビティ、48はマウント剤であ
る。
不具合い例について、図4を参照して説明する。なお、
図4は、単に座ぐり面積を狭くした場合を説明する図で
あって、(A)はその平面図、(B)は、(A)のB−B線断
面図である。図中、41は回路基板、42は半導体素子、43
は配線導体、44はボンディングパッド電極、45はボンデ
ィングAu線、46はキャビティ、48はマウント剤であ
る。
【0017】単に座ぐり面積を狭くするように座ぐり加
工を施すと、図4(B)に示すように半導体素子42とキャ
ビティ46の辺のスペ−ス間隔がとれたとしても、キャビ
ティコ−ナ−47部では、図4(A)に示すように、半導体
素子42のコ−ナ−部側面と接近し、充分なスペ−スが確
保できない状態となる。このように充分なスペ−スが確
保できないことに起因する不具合いは、半導体素子42を
マウントする場合に顕著となる。
工を施すと、図4(B)に示すように半導体素子42とキャ
ビティ46の辺のスペ−ス間隔がとれたとしても、キャビ
ティコ−ナ−47部では、図4(A)に示すように、半導体
素子42のコ−ナ−部側面と接近し、充分なスペ−スが確
保できない状態となる。このように充分なスペ−スが確
保できないことに起因する不具合いは、半導体素子42を
マウントする場合に顕著となる。
【0018】上記不具合いについて、図5を参照して説
明する。なお、図5は、半導体素子の実装状態を示す図
であって、(A)はその一例を示す断面図であり、(B)は
他の例を示す断面図である。図中、51は回路基板、52は
半導体素子、53は配線導体、56はキャビティ、58はマウ
ント剤、59a,59bは角錐コレットである。
明する。なお、図5は、半導体素子の実装状態を示す図
であって、(A)はその一例を示す断面図であり、(B)は
他の例を示す断面図である。図中、51は回路基板、52は
半導体素子、53は配線導体、56はキャビティ、58はマウ
ント剤、59a,59bは角錐コレットである。
【0019】半導体素子52を実装する場合、角錐コレッ
ト59a,59bを用いてマウントするが、この時、図5
(A)に示すように、角錐コレット59aは、半導体素子52
よりも0.2〜0.3mm外にはみ出る寸法とする必要があ
り、これに基板寸法精度等を加味すると、最小でも0.6
mmの寸法マ−ジンが必要となる。
ト59a,59bを用いてマウントするが、この時、図5
(A)に示すように、角錐コレット59aは、半導体素子52
よりも0.2〜0.3mm外にはみ出る寸法とする必要があ
り、これに基板寸法精度等を加味すると、最小でも0.6
mmの寸法マ−ジンが必要となる。
【0020】一方、キャビティ辺寸法を角錐コレット等
の最小限の寸法とした場合、キャビティ56のコ−ナ−部
については、寸法マ−ジンが確保できなくなる。角錐コ
レットの寸法を切り詰めても、図5(B)に示すような接
近した状態となり、実際のところ量産は困難となる。
の最小限の寸法とした場合、キャビティ56のコ−ナ−部
については、寸法マ−ジンが確保できなくなる。角錐コ
レットの寸法を切り詰めても、図5(B)に示すような接
近した状態となり、実際のところ量産は困難となる。
【0021】本発明は、上記したような不具合いを解消
したものであり、この手段として、前記したとおり、半
導体素子等の電子部品を埋設するキャビティのコ−ナ−
部に“膨らみをもたせた拡張コ−ナ−”を設けることを
特徴とする。具体的には、座ぐり加工に用いるドリルの
走査軌道をキャビティのコ−ナ−部の対角方向に対し押
し広げるように設定し、これにより“膨らみをもたせた
拡張コ−ナ−”を形成するものであり、これによって、
キャビティのコ−ナ−部の半導体素子とキャビティの側
壁との間隔を充分にとることができるようにしたもので
ある。
したものであり、この手段として、前記したとおり、半
導体素子等の電子部品を埋設するキャビティのコ−ナ−
部に“膨らみをもたせた拡張コ−ナ−”を設けることを
特徴とする。具体的には、座ぐり加工に用いるドリルの
走査軌道をキャビティのコ−ナ−部の対角方向に対し押
し広げるように設定し、これにより“膨らみをもたせた
拡張コ−ナ−”を形成するものであり、これによって、
キャビティのコ−ナ−部の半導体素子とキャビティの側
壁との間隔を充分にとることができるようにしたもので
ある。
【0022】
【実施例】次に、本発明の実施例を挙げ、本発明に係る
半導体装置について具体的に説明するが、本発明は、以
下の実施例にのみ限定されるものではなく、本発明の前
記した要旨の範囲内で適宜変更することができるもので
ある。
半導体装置について具体的に説明するが、本発明は、以
下の実施例にのみ限定されるものではなく、本発明の前
記した要旨の範囲内で適宜変更することができるもので
ある。
【0023】(実施例1)図1は、本発明の一実施例
(実施例1)を示す図であって、(A)はその平面図であ
り、(B)は、(A)のA−A線断面図である。
(実施例1)を示す図であって、(A)はその平面図であ
り、(B)は、(A)のA−A線断面図である。
【0024】本実施例1の半導体装置では、図1(A),
(B)に示すように、プリント配線基板等の回路基板11上
に、半導体素子12を埋設するため、キャビティ16を座ぐ
り加工によって形成する。この時、ドリル走査の軌道を
コ−ナ−部の対角方向に対し押し広げるように設定し、
拡張コ−ナ−17を形成する。これによって、図1(B)の
断面図に示すように、コ−ナ−部の半導体素子12とキャ
ビティ16の側壁との間隔を充分にとることができる。
(B)に示すように、プリント配線基板等の回路基板11上
に、半導体素子12を埋設するため、キャビティ16を座ぐ
り加工によって形成する。この時、ドリル走査の軌道を
コ−ナ−部の対角方向に対し押し広げるように設定し、
拡張コ−ナ−17を形成する。これによって、図1(B)の
断面図に示すように、コ−ナ−部の半導体素子12とキャ
ビティ16の側壁との間隔を充分にとることができる。
【0025】本実施例1によって、キャビティ寸法を最
小限におさえた場合、5mm角の半導体素子を実装する
場合で約20%のザグリ面積の削減となる利点を有する。
小限におさえた場合、5mm角の半導体素子を実装する
場合で約20%のザグリ面積の削減となる利点を有する。
【0026】(実施例2)図2は、本発明の他の実施例
(実施例2)を示す半導体装置の平面図であって、本実施
例2の半導体装置は、該図に示すように、必要な部分に
のみ拡張コ−ナ−17aを設けた構造からなり、この点前
記実施例1と相違する。本実施例2において、回路基板
11としてセラミック基板等の基板を用いることもでき
る。なお、図2中の符号は、17aの“必要な部分にのみ
設けた拡張コ−ナ−”を除き、前掲の図1と同一であ
り、重複するため、その説明を省略する。
(実施例2)を示す半導体装置の平面図であって、本実施
例2の半導体装置は、該図に示すように、必要な部分に
のみ拡張コ−ナ−17aを設けた構造からなり、この点前
記実施例1と相違する。本実施例2において、回路基板
11としてセラミック基板等の基板を用いることもでき
る。なお、図2中の符号は、17aの“必要な部分にのみ
設けた拡張コ−ナ−”を除き、前掲の図1と同一であ
り、重複するため、その説明を省略する。
【0027】(実施例3)図3は、本発明のその他の実
施例(実施例3)を示す図であって、(A)はその平面図で
あり、(B)はその断面図である。本実施例3の半導体装
置では、図3(A),(B)に示すように、回路基板31のキ
ャビティ36の底面に配線導体33を設け、バンプ電極39を
設けた半導体素子32をフエ−スダウン状態で回路基板31
中に埋設した構造のものであり、そして、キャビティ36
のコ−ナ−部に拡張コ−ナ−37を設けた構造からなる。
施例(実施例3)を示す図であって、(A)はその平面図で
あり、(B)はその断面図である。本実施例3の半導体装
置では、図3(A),(B)に示すように、回路基板31のキ
ャビティ36の底面に配線導体33を設け、バンプ電極39を
設けた半導体素子32をフエ−スダウン状態で回路基板31
中に埋設した構造のものであり、そして、キャビティ36
のコ−ナ−部に拡張コ−ナ−37を設けた構造からなる。
【0028】本実施例3では、実装時に素子機能部のな
い半導体素子32の裏面を平コレットで吸着して実装する
ことができるため、コレットのための寸法マ−ジンを考
慮する必要がなくなる利点を有する。
い半導体素子32の裏面を平コレットで吸着して実装する
ことができるため、コレットのための寸法マ−ジンを考
慮する必要がなくなる利点を有する。
【0029】ここで、上記実施例1〜3に共通する効果
について説明すると、 (1) キャビティに拡張コ−ナ−を設けたことにより、半
導体素子とキャビティの側壁との間のスペ−スを0.1〜
0.2mm程度に抑さえることができる利点を有する。 (2) 基板の座ぐり加工を行う場合には、通常、キャビテ
ィコ−ナ−部を平坦に加工することが困難であるが、本
実施例1〜3では、拡張コ−ナ−を設けたことにより、
キャビティ寸法をきり詰めても、半導体素子の下部を平
坦な状態に加工することができる利点を有する。
について説明すると、 (1) キャビティに拡張コ−ナ−を設けたことにより、半
導体素子とキャビティの側壁との間のスペ−スを0.1〜
0.2mm程度に抑さえることができる利点を有する。 (2) 基板の座ぐり加工を行う場合には、通常、キャビテ
ィコ−ナ−部を平坦に加工することが困難であるが、本
実施例1〜3では、拡張コ−ナ−を設けたことにより、
キャビティ寸法をきり詰めても、半導体素子の下部を平
坦な状態に加工することができる利点を有する。
【0030】
【発明の効果】本発明に係る半導体装置は、以上詳記し
たとおり、半導体素子等の電気部品を埋設するキャビテ
ィコ−ナ−部に“膨らみをもたせた拡張コ−ナ−”を設
けることを特徴とし、これによって、半導体素子とキャ
ビティとのスペ−ス寸法を抑えることができ、座ぐり加
工等の必要な面積を少なくすることができる効果が生じ
る。また、ボンディングパッド電極を半導体素子に近づ
けることができ、ボンディングに必要なAu線の長さを
短くすることができるため、コストを下げると同時にボ
ンディングトラブルを低減することができる効果が生じ
る。
たとおり、半導体素子等の電気部品を埋設するキャビテ
ィコ−ナ−部に“膨らみをもたせた拡張コ−ナ−”を設
けることを特徴とし、これによって、半導体素子とキャ
ビティとのスペ−ス寸法を抑えることができ、座ぐり加
工等の必要な面積を少なくすることができる効果が生じ
る。また、ボンディングパッド電極を半導体素子に近づ
けることができ、ボンディングに必要なAu線の長さを
短くすることができるため、コストを下げると同時にボ
ンディングトラブルを低減することができる効果が生じ
る。
【0031】更に、本発明に係る半導体装置では、キャ
ビティ面積が縮小した分周囲の基板表面の面積を広げる
ことができ、配線自由度が増加するという効果が生じ
る。その上、キャビティコ−ナ−部を半導体素子コ−ナ
−から遠ざけることができ、半導体素子下部となるキャ
ビティ底面を平坦に加工することができる。
ビティ面積が縮小した分周囲の基板表面の面積を広げる
ことができ、配線自由度が増加するという効果が生じ
る。その上、キャビティコ−ナ−部を半導体素子コ−ナ
−から遠ざけることができ、半導体素子下部となるキャ
ビティ底面を平坦に加工することができる。
【図1】本発明の一実施例(実施例1)を示す図であっ
て、(A)はその平面図、(B)は(A)のA−A線断面図。
て、(A)はその平面図、(B)は(A)のA−A線断面図。
【図2】本発明の他の実施例(実施例2)を示す半導体装
置の平面図。
置の平面図。
【図3】本発明のその他の実施例(実施例3)を示す図で
あって、(A)はその平面図であり、(B)はその断面図。
あって、(A)はその平面図であり、(B)はその断面図。
【図4】単に座ぐり面積を狭くした場合の不具合い例を
示す図であって、(A)はその平面図、(B)は、(A)のB
−B線断面図。
示す図であって、(A)はその平面図、(B)は、(A)のB
−B線断面図。
【図5】半導体素子の実装状態を示す図であって、(A)
はその一例を示す断面図、(B)は他の例を示す断面図。
はその一例を示す断面図、(B)は他の例を示す断面図。
【図6】従来例を示す半導体装置の断面図。
11,31,41,51,61 回路基板 12,32,42,52,62 半導体素子 13,33,43,53,63 配線導体 14, − 44 − 64 ボンディングパッド電
極 15, − 45 − 65 ボンディングAu線 16,36,46,56,66 キャビティ 17,17a,37 拡張コ−ナ− 18,48,58 マウント剤 39 バンプ電極 59a,59b 角錐コレット 47,67 キャビティコ−ナ−
極 15, − 45 − 65 ボンディングAu線 16,36,46,56,66 キャビティ 17,17a,37 拡張コ−ナ− 18,48,58 マウント剤 39 バンプ電極 59a,59b 角錐コレット 47,67 キャビティコ−ナ−
Claims (3)
- 【請求項1】 電子部品を回路基板に埋設し、該基板と
接続してなる半導体装置において、前記電子部品を埋設
するキャビティと、該キャビティのコ−ナ−部に膨らみ
をもたせた拡張コ−ナ−とを有することを特徴とする半
導体装置。 - 【請求項2】 前記電子部品が、半導体素子であること
を特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記回路基板が、ガラスエポキシ材を基
材とするプリント配線基板であることを特徴とする請求
項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7214265A JPH0945814A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7214265A JPH0945814A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0945814A true JPH0945814A (ja) | 1997-02-14 |
Family
ID=16652888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7214265A Pending JPH0945814A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0945814A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110941A (ja) * | 1999-10-06 | 2001-04-20 | Meito Chin | 半導体デバイス |
JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
JP2009123736A (ja) * | 2007-11-12 | 2009-06-04 | Nec Corp | デバイスの実装構造及びデバイスの実装方法 |
EP2179443A1 (de) * | 2007-08-09 | 2010-04-28 | Robert Bosch GmbH | Baugruppe sowie herstellung einer baugruppe |
WO2012016154A2 (en) * | 2010-07-29 | 2012-02-02 | The Heil Co. | Scale based load limiting for refuse vehicles |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243152A (ja) * | 1991-01-17 | 1992-08-31 | Ibiden Co Ltd | 収納凹部を有する電子部品搭載用基板 |
JPH05335438A (ja) * | 1992-06-04 | 1993-12-17 | Nec Corp | リードレスチップキャリア |
-
1995
- 1995-07-31 JP JP7214265A patent/JPH0945814A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243152A (ja) * | 1991-01-17 | 1992-08-31 | Ibiden Co Ltd | 収納凹部を有する電子部品搭載用基板 |
JPH05335438A (ja) * | 1992-06-04 | 1993-12-17 | Nec Corp | リードレスチップキャリア |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110941A (ja) * | 1999-10-06 | 2001-04-20 | Meito Chin | 半導体デバイス |
JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
EP2179443A1 (de) * | 2007-08-09 | 2010-04-28 | Robert Bosch GmbH | Baugruppe sowie herstellung einer baugruppe |
JP2010536168A (ja) * | 2007-08-09 | 2010-11-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | コンポーネント並びに該コンポーネント製造方法 |
US8552306B2 (en) | 2007-08-09 | 2013-10-08 | Robert Bosch Gmbh | Assembly and production of an assembly |
US9233436B2 (en) | 2007-08-09 | 2016-01-12 | Robert Bosch Gmbh | Assembly and production of an assembly |
JP2009123736A (ja) * | 2007-11-12 | 2009-06-04 | Nec Corp | デバイスの実装構造及びデバイスの実装方法 |
WO2012016154A2 (en) * | 2010-07-29 | 2012-02-02 | The Heil Co. | Scale based load limiting for refuse vehicles |
WO2012016154A3 (en) * | 2010-07-29 | 2012-05-24 | The Heil Co. | Scale based load limiting for refuse vehicles |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593647B2 (en) | Semiconductor device | |
EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
JPH07142674A (ja) | パワ−モジュ−ル | |
JPH11154726A (ja) | 交換手段を備える半導体装置 | |
JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
JPH0945814A (ja) | 半導体装置 | |
JPS62217476A (ja) | 磁気ヘツドアセンブリ | |
JPH065665A (ja) | Icチップの側面に電極を形成する方法及びマルチicチップ | |
JP2000349306A (ja) | 集光レンズ付き半導体装置 | |
JP2812313B2 (ja) | 半導体装置 | |
JPH10189809A (ja) | 半導体パッケージ及びそれを用いた半導体装置 | |
JPH05335695A (ja) | シングルインラインモジュール | |
JPH05211378A (ja) | 半導体装置 | |
JPH07130900A (ja) | 半導体装置 | |
JPS62108577A (ja) | 混成集積回路 | |
JPH05291487A (ja) | 半導体リードフレーム | |
JPS6122660A (ja) | 半導体装置 | |
JPH04284662A (ja) | 半導体モジュールの実装構造 | |
JPH0513658A (ja) | 半導体装置用リードフレーム | |
KR950003074Y1 (ko) | 트랜지스터(tr)의 알루미늄 와이어 본드패드(bond pad) 구조 | |
JP3260422B2 (ja) | Icパッケージ | |
JPH06224369A (ja) | 半導体装置 | |
JPH09186262A (ja) | 混成集積回路装置 | |
JP2846987B2 (ja) | 高周波用半導体装置 | |
JPH05326833A (ja) | 半導体実装基板 |