KR101132529B1 - 회로 장치 및 그 제조 방법 - Google Patents

회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101132529B1
KR101132529B1 KR1020080127213A KR20080127213A KR101132529B1 KR 101132529 B1 KR101132529 B1 KR 101132529B1 KR 1020080127213 A KR1020080127213 A KR 1020080127213A KR 20080127213 A KR20080127213 A KR 20080127213A KR 101132529 B1 KR101132529 B1 KR 101132529B1
Authority
KR
South Korea
Prior art keywords
lead
sealing resin
lead frame
exposed
leads
Prior art date
Application number
KR1020080127213A
Other languages
English (en)
Other versions
KR20090086147A (ko
Inventor
데쯔야 후꾸시마
다까시 기따자와
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20090086147A publication Critical patent/KR20090086147A/ko
Application granted granted Critical
Publication of KR101132529B1 publication Critical patent/KR101132529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

실장시에서의 접속 신뢰성이 향상된 회로 장치 및 그 제조 방법을 제공하는 것이다. 본 발명의 회로 장치(5)는, 아일랜드(28)와, 아일랜드(28)의 주위에 배치되고, 하면 및 측면이 외부에 노출되는 리드(30)와, 아일랜드(28)에 실장되고 금속 세선(46)을 경유하여 리드(30)와 전기적으로 접속된 반도체 소자(44)를 구비하고 있다. 또한, 리드(30)가 노출되는 단부는, 외측을 향하여 끝자락이 넓어지는 형상을 갖고 있다. 리드(30)의 형상을 이와 같이 함으로써, 리드(30)와 땜납재(6)가 접촉하는 면적이 커지므로, 양자의 접속 강도를 향상시킬 수 있다.
회로 소자, 회로 장치, 리드, 유닛, 타이 바, 밀봉 수지, 다이싱

Description

회로 장치 및 그 제조 방법 {CIRCUIT APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은 내장되는 회로 소자와 전기적으로 접속된 리드가 밀봉 수지의 측면으로부터 외부에 노출되는 소형의 회로 장치 및 그 제조 방법에 관한 것이다.
반도체 장치는 해마다 대용량화되고 있으며, 이에 수반하여 각종 신호선으로 되는 리드 단자수도 증가 경향에 있다. 그리고, 이 경향에 수반하여 리드 단자가 4방향으로부터 도출되는 QFP(Quad Flat Package)형의 반도체 장치 및 QFN(Quad Flat Non-leaded Package)형의 반도체 장치가 사용되고 있다. 그 한편으로, 반도체 장치는 휴대 전화, 휴대용의 컴퓨터 등에 채용되기 때문에, 소형화, 박형화, 경량화가 요구되고 있다. 그 때문에, 실장 면적의 저감이 요구되는 반도체 장치에서는, 수지 밀봉체 이면으로부터 리드를 노출시켜, 그 실장 면적을 칩 사이즈와 동등 혹은 약간 크게 하는 CSP(Chip Size Package)형의 패키지가 이용되고 있다.
종래의 수지 밀봉 금형 내에서 밀봉 시트를 통하여 수지 몰드를 행하는 반도체 장치의 제조 방법에서는, 반도체 소자가 고착된 리드 프레임의 대향면 전체에 밀봉 시트를 접착하고, 밀봉 시트가 접착된 리드 프레임을 수지 밀봉 금형 내에 설 치하여, 수지 몰드를 행하는 기술이 알려져 있다(예를 들면, 특허 문헌 1).
이하에, 도 10 내지 도 12를 참조로 하여, 반도체 장치의 제조 방법을 설명한다. 도 10은 밀봉 시트를 접착한 리드 프레임을 설명하기 위한 단면도이고, 도 11은 리드 프레임을 수지 밀봉 금형에 설치한 상황을 설명하기 위한 단면도이고, 도 12는 수지 패키지 형성 후의 상황을 설명하기 위한 단면도이다.
도 10에 도시한 바와 같이, 우선, 리드 프레임(101)에 적어도 신호 접속용 단자(102), 반도체 칩(104)을 탑재하는 다이 패드(103)로 이루어지는 탑재부(111)를 복수 형성한다. 그리고, 리드 프레임(101)의 이면에 밀봉 시트(106)를 접합한 후, 다이 패드(103)의 상면에 접착제에 의해 반도체 칩(104)을 접합한다. 그 후, 다이 패드(103) 위에 접합된 반도체 칩(104)과 신호 접속용 단자(102)를 금속 세선(105)에 의해 전기적으로 접합한다.
도 11에 도시한 바와 같이, 다음으로, 밀봉 시트(106)를 접합하고, 반도체 칩(104)을 접합한 리드 프레임(101)을 상부 금형(107) 및 하부 금형(108)으로 이루어지는 수지 밀봉 금형의 캐비티(109) 내에 설치한다. 이 때, 리드 프레임(101) 및 밀봉 시트(106)의 단부를 상부 금형(107) 및 하부 금형(108) 사이에서 협지함으로써, 캐비티(109)를 구성한다. 그리고, 도시하고 있지 않지만, 수지 밀봉 금형에 형성된 수지 주입 게이트로부터 밀봉 수지를 주입하여, 수지 몰드를 행한다.
도 12에 도시한 바와 같이, 다음으로, 수지 밀봉 금형 내를 밀봉 수지로 충전하여, 수지 패키지(110)를 형성한 후, 공통의 수지 패키지(110)가 형성된 리드 프레임(101)을 수지 밀봉 금형으로부터 이형한다. 그 후, 도시하고 있지 않지만, 공통의 수지 패키지(110)를, 다이싱에 의해 개개의 탑재부(111)마다 절단하여, 반도체 장치가 완성된다.
[특허 문헌 1] 일본 특허 공개 2004-172542호 공보
전술한 구성의 반도체 장치에서는, 신호 접속용 단자(102)의 하면 및 측면이 외부에 노출되고, 이 노출되는 부분의 신호 접속용 단자(102)에 땜납을 부착시켜 반도체 장치를 실장하고 있다. 그러나, 몇십개 정도의 다수의 전극을 갖는 반도체 칩(104)이 소형으로 패키징되면, 개개의 신호 접속용 단자(102)의 사이즈가 작아진다. 따라서, 신호 접속용 단자(102)가 외부에 노출되는 면적이 좁아져, 접속을 위해 이용되는 땜납재와 신호 접속용 단자(102)가 접촉하는 면적도 작아진다. 이에 의해, 땜납재에 의해 실장되는 반도체 소자의 접속 신뢰성이 양호하지 않다는 문제가 있었다.
또한, 상기한 반도체 장치의 제조 방법에서는, 각 탑재부(111)의 신호 접속용 단자(102)는, 핵 탑재부(111)의 사이에 형성되는 타이 바에 의해 일체로 지지된다. 그러나, 반도체 칩(104)의 다핀화에 수반하여, 각 신호 접속용 단자(102)가 가늘게 형성되면, 신호 접속용 단자(102)와 타이 바의 접속 강도를 충분히 확보하는 것이 곤란하게 된다. 이로부터, 제조 공정의 도중 단계에서, 타이 바에 연결된 신호 접속용 단자(102)가 변형하게 된다는 문제가 있었다.
본 발명은 전술한 문제를 감안하여 이루어지며, 본 발명의 주요 목적은 실장 시의 접속 신뢰성이 향상된 회로 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 회로 장치는, 회로 소자와, 상기 회로 소자와 전기적으로 접속되고 일부가 외부에 노출되는 리드와, 상기 리드의 하면 및 측면이 외부에 노출된 상태에서 상기 회로 소자 및 상기 리드를 일체적으로 피복하는 밀봉 수지를 구비하고, 상기 리드는, 상기 밀봉 수지의 내부로부터 주변부를 향하여 끝자락이 넓어지는 형상을 갖는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 회로 소자와 전기적으로 접속되는 복수의 리드로 이루어지는 유닛이 배치되고, 상기 유닛을 둘러싸는 타이 바에 의해 상기 리드가 연결됨과 함께, 상기 리드와 상기 타이 바의 연결부가 다른 영역의 상기 리드보다도 굵게 형성된 리드 프레임을 준비하는 공정과, 상기 각 유닛에 회로 소자를 배치함과 함께, 상기 회로 소자와 상기 리드를 전기적으로 접속하는 공정과, 상기 리드의 이면이 노출된 상태에서, 상기 리드 및 상기 회로 소자가 피복되도록 밀봉 수지를 형성하는 공정과, 상기 유닛끼리의 경계에서 상기 밀봉 수지를 분리함과 함께, 상기 타이 바를 제거함으로써, 분리된 상기 밀봉 수지의 측면으로부터 상기 리드의 측면을 노출시키는 공정을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 리드의 단부가 주변부를 향하여 끝자락이 넓어지는 형상을 가지므로, 밀봉 수지로부터 외부에 노출되는 리드의 면적이 커진다. 따라서, 회로 장치를 실장할 때에, 외부에 노출되는 리드의 측면에 비교적 다량의 땜납재를 부착시키는 것이 가능해지므로, 회로 장치와 외부의 접속 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 도 4를 참조하여, 각 유닛(26)을 지지하기 위하여 형성되는 타이 바(32)와 리드(30)의 연결부에서, 리드(30)가 다른 영역보다도 굵게 형성되어 있다. 이에 의해, 리드(30)와 타이 바(32)의 연결부의 기계적 강도가 향상되므로, 제조 공정의 도중 단계에서의 리드(30)의 변형이 방지된다.
이하에, 도면을 참조하여, 본 발명의 회로 장치 및 그 제조 방법을 설명한다.
도 1 및 도 2를 참조하여, 본 발명의 회로 장치(5)의 구성을 설명한다. 도 1의 (a)는 실장면을 하면으로 한 회로 장치(5)의 사시도이고, 도 1의 (b)는 실장면을 상면으로 한 회로 장치(5)의 사시도이다. 도 2의 (a)는 회로 장치(5)를 상면으로부터 본 평면도이고, 도 2의 (b)는 회로 장치(5)가 실장 기판(8)에 실장된 상태를 나타내는 단면도이다.
도 1의 (a)를 참조하여, 본 형태의 회로 장치(5)는, 외형 형상이 박형의 6면체인 QFN이다. 회로 장치(5)의 구체적인 크기의 일례로서는, 세로×가로×두께=5mm×5mm×0.4mm 정도이다. 회로 장치(5)의 외면의 대부분은 밀봉 수지(36)로 구성된다. 그리고, 밀봉 수지(36)의 측면에는 리드(30)의 단부가 노출되어 있고, 밀봉 수지(36)의 측면과 리드(30)의 노출면은 동일 평면 상에 위치한다.
도 1의 (b)를 참조하면, 회로 장치(5)의 상면(실장되는 면)의 중앙부에는, 아일랜드(28)가 노출되어 있고, 이 아일랜드(28)의 사방을 둘러싸는 위치에 복수의 리드(30)가 노출되어 있다. 아일랜드(28)는 반도체 소자가 실장되는 부위이며, 리드(30)는 금속 세선을 통하여 반도체 소자의 전극과 전기적으로 접속된다.
본 실시 형태에서는, 리드(30)는, 회로 장치(5)의 사방의 주변부에 복수개가 배치되고, 하면 및 측면이 연속하여 외부에 노출되어 있다. 이에 의해, 회로 장치(5)를 실장할 때에, 리드(30)의 하면 및 측면의 양방에 땜납을 용착시키는 것이 가능하게 된다. 따라서, 리드(30)와 땜납이 접촉하는 면적이 커지므로, 회로 장치(5)의 접속 신뢰성이 향상된다.
도 1의 (C)를 참조하여, 아일랜드(28) 및 리드(30)의 하면은, 밀봉 수지(36)의 하면보다도 내측(상방)으로 우묵하게 들어가서 노출되어 있다. 아일랜드(28) 및 리드(30)의 하면이, 밀봉 수지(36)의 하면보다도 내측에 우묵하게 들어가는 거리 W3은, 예를 들면 1㎛～2㎛ 정도이다.
도 2의 (a)를 참조하여, 회로 장치(5)의 중심부 부근에는 아일랜드(28)가 배치되고, 이 아일랜드(28)를 둘러싸도록 다수개의 리드(30)가 이격하여 배치되어 있다. 아일랜드(28)의 상면에는 반도체 소자(44)가 고착되고, 반도체 소자(44)의 상면에 형성된 전극과 리드(30)는, 금속 세선(46)에 의해 접속되어 있다. 또한, 아일랜드(28)의 4코너로부터 외측을 향하여 현수 리드(29)가 연장되어 있다. 이 현수 리드(29)는 제조 공정의 도중 단계에서, 아일랜드(28)를 지지하기 위하여 형성되어 있다.
도 2의 (b)를 참조하여, 상기한 구성의 회로 장치(5)는, 실장 기판(8)의 상 면에 실장된다. 실장 기판(8)으로서는, 예를 들면 글래스 에폭시 수지 등의 수지 재료, 알루미늄 등의 금속, 세라믹 등으로 이루어지는 기판이다. 실장 기판(8)의 상면에는, 동박 등의 금속을 소정 형상으로 패터닝한 도전로(7)가 형성되어 있다. 본 형태의 회로 장치(5)는, 땜납재(6)(땜납)를 통하여, 실장 기판(8)의 상면에 형성된 도전로(7)에 고착된다.
땜납재(6)로서는, 납 공정 땜납 또는 납 프리 땜납이 채용된다. 땜납재(6)는, 리드(30)의 하면뿐만 아니라, 리드(30)의 측면에도 접촉되어 있다. 이와 같이, 리드(30)의 하면 및 측면의 양방에 땜납재(6)가 접촉함으로써, 땜납재(6)와 리드(30)가 밀착하는 면적이 증대되어, 양자의 접속 강도가 향상된다. 또한, 리드(30)의 측면에 용착된 땜납재(6)는, 회로 장치(5)의 측방으로부터 용이하게 시각적으로 확인 가능하므로, 땜납재(6)가 부착되어 있는 상황을 용이하게 판단할 수 있다.
본 실시 형태의 회로 장치(5)에서는, 리드(30)가, 회로 장치(5)의 주변부를 향하여 끝자락이 넓어지는 형상을 갖고 있다. 도 2의 (a)를 참조하여, 리드(30)의 대부분의 영역의 폭 L1이 0.25mm인 것에 대해, 끝자락이 넓어지는 형상을 나타내는 리드(30)의 단부의 폭 L2는 0.3mm이다. 이와 같이, 회로 장치(5)의 주변부에서의 리드(30)의 형상을 아래가 넓어지도록 함으로써, 회로 장치(5)의 주변부에서, 폭이 넓은 리드(30)의 하면과 땜납재(6)가 접촉하는 면적이 커진다. 또한, 회로 장치(5)의 주변부에서 외부에 노출되는 리드(30)의 측면의 면적도 커지므로, 리드(30)의 측면과 땜납재(6)가 접촉하는 면적도 커진다. 이상의 것에 의해, 리 드(30)의 하면 및 측면이 땜납재(6)에 접촉하는 면적이 커지므로, 땜납재(6)에 의한 접속 신뢰성이 향상된다.
다음으로, 도 3 내지 도 9를 참조하여, 상기한 구성의 회로 장치의 제조 방법을 설명한다.
도 3 및 도 4를 참조하여, 우선, 본 형태의 회로 장치의 제조 방법에 사용되는 리드 프레임(10)의 구성을 설명한다. 여기에서, 도 3의 (a)는 리드 프레임(10)을 전체적으로 도시하는 평면도이고, 도 3의 (b)는 리드 프레임(10)에 배치되는 블록(12)을 확대한 평면도이다. 또한, 도 4는 블록(12)에 포함되는 유닛의 구성을 도시하는 평면도이다.
도 3의 (a)를 참조하여, 리드 프레임(10)은, 예를 들면 두께가 0.2mm 정도인 구리 등의 금속으로 이루어지는 도전박에 대하여, 에칭 가공 또는 펀칭 가공을 실시하여 소정의 형상으로 성형되어 있다. 또한, 리드 프레임(10)은 단책형의 형상을 나타내고, 평면적인 사이즈는 예를 들면 세로×가로=60mm×140mm 정도이다. 또한, 리드 프레임(10)의 표면은, 예를 들면 니켈, 팔라듐, 금을 이 순번대로 순차적으로 적층시킨 도금막에 의해 피복되어 있다.
리드 프레임(10)에는, 다수개의 유닛으로 이루어지는 블록(12)이 복수개 이격되어 배치되어 있다. 여기에서는, 리드 프레임(10)의 길이 방향을 따라 일렬로 5개의 블록(12)이 배치되어 있지만, 배치되는 블록(12)의 개수는 1개이어도 되고, 6개 이상의 다수개이어도 된다.
블록(12)의 주변부에는, 블록(12)이 형성되지 않은 잔여의 영역인 제1 지지 부(14)와 제2 지지부(16)가 설치되어 있고, 이들로 리드 프레임(10)을 전체적으로 지지하는 외부 틀이 구성되어 있다. 제1 지지부(14)는, 리드 프레임(10)의 길이 방향에 대향하는 주변부에 위치하고 있다. 제2 지지부(16)는, 리드 프레임(10)의 폭 방향에 대향하는 주변부에 위치하고 있다. 또한, 제2 지지부(16)는, 각 블록(12)의 사이에도 설치되어 있다.
도 3의 (b)를 참조하여, 리드 프레임(10)에 형성되는 블록(12)의 구성을 상세하게 설명한다. 블록(12)의 내부에는, 매트릭스 형상으로 배치된 복수의 유닛(26)이 형성되어 있다. 여기에서, 유닛(26)이란, 1개의 회로 장치를 구성하는 단위 요소이다. 이 도면을 참조하면, 1개의 블록(12)에, 5행×5열로 25개의 유닛(26)이 형성되어 있지만, 다수개의 유닛(26)을 블록(12)에 더 형성하는 것도 가능하다.
이 도면에서는, 블록(12)의 내부에 형성된 각 유닛(26)끼리의 사이에 규정되는 분할선을 점선으로 나타내고 있다. 여기에서는, 유닛(26)이 매트릭스 형상으로 배치되어 있으므로, 분할선은 격자 형상으로 규정되어 있다. 분할선(20)은 지면 상에서 세로 방향으로 규정되어 있고, 분할선(18)은 지면 상에서 가로 방향으로 규정되어 있다.
분할선(20)은, 리드 프레임(10)의 하단으로부터 상단까지 연장되어 규정되어 있고, 이것은 회로 장치의 제조 공정에서, 리드 프레임(10)이 분할선(20)을 따라 상단으로부터 하단까지 절단되는 것을 나타내고 있다.
분할선(18)은, 리드 프레임(10)의 좌단으로부터 우단까지 연속하여 규정되어 있다. 이것도, 회로 장치의 제조 공정에서, 리드 프레임(10)이 분할선(18)을 따라 좌단으로부터 우단까지 절단되는 것을 나타내고 있다. 또한, 분할선(18)은, 리드 프레임(10)에 형성된 블록(12)에 공통되어 규정되어 있다. 즉, 제조 공정에서, 분할선(18)을 따라 다이싱을 행하면, 복수의 블록(12)에 포함되는 유닛(26)의 분리를 일괄하여 행할 수 있다.
본 발명에서는, 상기한 분할선(18, 20)에 대응하는 개소의 리드 프레임(10)의 절단을 쉽게 하기 위하여, 등간격으로 하프 홈(22) 및 관통 홈(24)을 형성하고 있다.
하프 홈(22)은, 분할선(20)에 대응하는 개소의 제1 지지부(14)를 부분적으로 박육으로 형성한 부위이다. 하프 홈(22)은, 제1 지지부(14)를 예를 들면 0.1mm 정도 하프 에칭하여 박육으로 함으로써 형성되어 있다. 이와 같이 분할선(20)이 규정된 개소에 하프 홈(22)을 형성함으로써, 이 부분의 제1 지지부(14)를 용이하게 분할할 수 있으므로, 다이싱에 이용하는 다이싱 소우의 마모를 저감시킬 수 있다. 또한, 하프 홈(22)은 리드 프레임(10)을 관통하는 것은 아니므로, 하프 홈(22)을 형성함에 따른 제1 지지부(14)의 기계적 강도의 저하가 억제된다.
관통 홈(24)은, 분할선(18)이 규정된 영역의 제2 지지부(16)를, 부분적으로 관통하여 형성된 부위이다. 관통 홈(24)이 형성된 부위에서는, 리드 프레임(10)을 구성하는 금속 재료가 위치하고 있지 않으므로, 분할선(18)을 따르는 다이싱에 의한 유닛(26)의 분리를 용이하게 행할 수 있다. 또한, 이 다이싱에 의한 다이싱 소우의 마모도 억제된다.
여기에서, 본 형태에서는, 리드 프레임(10)을 관통하는 관통 홈(24)을 폭 방향의 제2 지지부(16)에 형성하고, 리드 프레임(10)을 관통하지 않고 부분적으로 박육으로 한 하프 홈(22)을 길이 방향의 제1 지지부(14)에 형성하고 있다. 하프 홈(22)을 길이 방향의 제1 지지부(14)에 형성함으로써, 제1 지지부(14)의 기계적 강도가 소정 이상으로 유지되고, 제조 공정의 도중 단계에서의 리드 프레임(10)의 휨이나 절곡이 억제된다. 또한, 폭 방향의 제2 지지부(16)에 관해서는, 제1 지지부(14)와 비교하면 요구되는 기계적 강도가 약하므로, 다이싱을 쉽게 하기 위하여, 리드 프레임(10)을 관통하는 관통 홈(24)의 형성이 가능하게 된다.
여기에서, 상기한 하프 홈(22) 및 관통 홈(24)의 폭 W1은, 예를 들면 0.5mm ～1.0mm 정도이다.
여기에서, 분할선(20)이 통과하는 부분의 제1 지지부(14), 분할선(18)이 통과하는 부분의 제2 지지부(16)의 양방에 하프 홈(22)이 형성되어도 된다. 또한, 이들 영역의 양방에 관통 홈(24)이 형성되어도 된다.
또한, 분할선(20)에 의해 구획되는 각 제1 지지부(14)에는, 제1 지지부(14)를 관통하는 원형의 관통 구멍(34)이 형성되어 있다. 또한, 제2 지지부(16)에도 마찬가지로 관통 구멍(34)이 형성되어 있다. 이 관통 구멍(34)은, 제조 공정에서 도포되는 밀봉 수지와 리드 프레임(10)의 밀착성을 향상시키기 위한 것이다.
도 4를 참조하여, 상기한 블록(12)에 포함되는 유닛(26)의 구성을 설명한다. 유닛(26)은, 전술한 바와 같이 1개의 회로 장치를 구성하는 단위 요소이며, 여기에서는, 1개의 아일랜드(28)와, 이 아일랜드(28)의 사방을 둘러싸도록 배치된 복수개 의 리드(30)로 구성되어 있다.
각 유닛(26)끼리의 사이에는, 격자 형상으로 타이 바(32)가 형성되어 있다. 환언하면, 각 유닛(26)은, 타이 바(32)에 의해 둘러싸여져 있다. 그리고, 각 유닛(26)의 리드(30)는, 타이 바(32)로부터 연속하여 유닛(26)의 내측으로 연장되어 있다. 또한, 아일랜드(28)는, 현수 리드(29)를 경유하여 타이 바(32)에 연결되어 있다.
또한, 각 타이 바(32)의 위치는, 도 3을 참조하여 설명한 분할선(18, 20)에 정확하게 대응하고 있다. 따라서, 제조 공정에서, 분할선(18, 20)에 의해 다이싱을 행하면, 타이 바(32)는 제거된다.
또한, 상기한 제거를 확실하게 행하기 위해, 타이 바(32)는 가늘게 형성되어 있고, 그 폭 W2는 예를 들면 0.2mm 정도이다. 즉, 타이 바(32)의 폭 W2는, 도 3을 참조하여 설명한 관통 홈(24)이나 하프 홈(22)의 폭보다도 좁게 형성되고, 또한 제조 공정에서 사용되는 다이싱 블레이드의 폭보다도 좁게 형성된다.
또한 본 형태에서는, 리드(30)가 타이 바(32)에 연결되는 개소에서, 리드(30)의 폭이 다른 영역보다도 굵게 형성되어 있다. 예를 들면, 리드(30)의 대부분의 굵기는 0.25mm 정도이며, 리드(30)와 타이 바(32)의 접속 개소에서의 리드(30)의 굵기는 0.3mm 정도이다. 이와 같이, 타이 바(32)에 접속되는 부분 리드(30)를 굵게 함으로써, 리드(30)와 타이 바(32)가 연결되는 강도를 향상시킬 수 있다. 따라서, 제조 공정의 도중 단계에서의, 리드(30)의 절곡이 억제되고, 제조되는 회로 장치의 품질이 향상된다.
여기에서, 간단히 리드(30)와 타이 바(32)가 연결되는 강도를 향상시키는 것이라면, 각 리드(30)를 전체적으로 굵게 형성하면 된다. 그러나, 본 형태에서는, 매우 소형의 회로 장치가 제조되므로, 리드(30)는 조밀하게 배치되어 있고, 리드(30)끼리 이격되는 거리가 매우 짧다. 따라서, 리드(30)와 타이 바(32)가 연결되는 강도를 향상시키기 위하여 개개의 리드(30)를 전체적으로 굵게 형성하면, 리드(30) 간의 간격이 좁아진다. 이로부터 리드(30)끼리 접촉하여 쇼트가 발생하게 될 우려가 있다.
이 문제를 회피하기 위하여, 본 형태에서는 리드(30)가 타이 바(32)에 접촉하는 부분만을 아래가 넓게 형성하고 있다. 이와 같이 함으로써, 리드(30)끼리의 접촉이 방지되고, 또한, 제조 공정의 도중 단계에서의 리드(30)의 절곡이 방지된다.
다음으로, 도 5 내지 도 9를 참조하여, 상기한 구성의 리드 프레임(10)을 사용한 회로 장치의 제조 방법을 설명한다.
도 5를 참조하여, 우선, 리드 프레임(10)의 소정의 개소에 반도체 소자(44)를 고착한다. 도 5의 (a)는 1개의 유닛(26)을 도시하는 평면도이고, 도 5의 (b)는 도 5의 (a)의 B-B'선에서의 단면도이다.
본 공정에서는, 도 3에 도시한 구성의 리드 프레임(10)을, 펀칭 가공 또는 에칭 가공에 의해 준비한다. 그리고, 이 리드 프레임(10)의 각 블록(12)(도 3 참조)에 대하여, 반도체 소자(44)의 다이 본딩 및 와이어 본딩을 행한다. 본 공정에서는, 도 3에 도시하는 리드 프레임(10)에 배치된 모든 블록(12)에 대하여, 일괄하 여 다이 본딩 및 와이어 본딩을 행하고 있다.
도 5의 (a)를 참조하여, 우선, 땜납 등의 도전성 접착재 또는 에폭시 수지 등의 절연성의 접착재를 개재하여, 아일랜드(28)의 상면에 반도체 소자(44)를 실장한다. 그리고, 반도체 소자(44)의 상면에 형성된 전극과 리드(30)를, 금속 세선(46)을 경유하여 접속한다.
도 5의 (b)를 참조하여, 본 공정에서는, 리드 프레임(10)의 하면은, 거의 전면적으로 접착 시트(48)의 상면에 점착시키고 있다. 접착 시트(48)는, 상면에 얇게 접착 수지가 도포된 수지제의 시트이며, 그 재료로서는 예를 들면 폴리이미드 또는 PET(Polyethylene Terephthalate)가 채용된다. 리드 프레임(10)의 이면을 접착 시트(48)에 접착시키는 이유는, 다음 공정의 수지 밀봉의 공정에서, 리드 프레임(10)의 이면에 밀봉 수지가 감아 들어가는 것을 방지하기 위해서이다.
상기한 바와 같이, 본 실시 형태에서는, 리드(30)와 타이 바(32)의 연결부에서, 리드(30)의 폭이 아래가 넓게 형성되어 있다. 이에 의해, 타이 바(32)와 리드(30)가 강고하게 연결되어 있다. 따라서, 금속 세선(46)을 리드(30)의 상면에 접속시키기 위하여, 본딩 툴에 의해 리드(30)의 상면에 진동 에너지를 가하면, 강고하게 지지된 리드(30)에 양호하게 에너지가 전달된다. 결과적으로, 금속 세선(46)과 리드(30)의 밀착이 양호하게 되어, 양자의 접속 신뢰성이 향상된다.
도 6 및 도 7을 참조하여, 다음으로 도 5에 도시한 아일랜드(28), 리드(30), 금속 세선(46) 및 반도체 소자(44)가 피복되도록 밀봉 수지(36)를 형성한다.
도 6의 (a)를 참조하여, 본 공정에서는, 상부 금형(52) 및 하부 금형(54)으 로 구성되는 몰드 금형(50)을 사용하여 수지 밀봉을 행한다. 본 공정에서는, 에폭시 수지 등의 열경화성 수지를 이용하는 트랜스퍼 몰드 또는 폴리에틸렌 등의 열가소성 수지를 사용하는 인젝션 몰드가 채용된다.
본 공정에서는, 접착 시트(48)가 하면에 점착된 리드 프레임(10)을 하부 금형(54)의 평탄한 상면에 재치하고, 상부 금형(52)과 하부 금형(54)을 당접시킴으로써, 각 블록(12)을 1개의 캐비티(56)에 수납시켜 수지 밀봉을 행하고 있다.
금형(50)은, 상부 금형(52)과 하부 금형(54)으로 이루어지고, 블록(12)의 주변부에 대응하는 영역에 게이트(60)가 형성되어 있고, 게이트(60)에 대향하는 블록(12)의 주변부에 에어 벤트(58)가 형성되어 있다. 게이트(60)를 경유하여, 액상 또는 반고형상의 밀봉 수지가 캐비티(56)에 주입된다. 그리고, 게이트(60)로부터 주입된 밀봉 수지에 대응한 양의 캐비티(56) 내의 공기가, 에어 벤트(58)를 경유하여 외부에 방출된다. 캐비티(56)에 주입된 밀봉 수지(36)는, 필요에 따라서 가열 경화된다.
또한, 본 공정에서는, 블록(12)의 주위의 리드 프레임(10)의 잔여부(도 3의 (a)에 도시하는 제1 지지부(14) 및 제2 지지부(16))는, 상부 금형(52) 및 하부 금형(54)에 의해 압압되어 있다. 또한, 본 공정에서는, 리드 프레임(10)의 하면은 접착 시트(48)에 점착되어 있다. 따라서, 높은 압력을 갖고 밀봉 수지를 캐비티(56)에 주입하여도, 주입된 밀봉 수지가 리드의 하면에 감아 들어가는 것이 억제되어 있다. 또한, 도 5의 (b)를 참조하여, 리드 프레임(10)의 하면은, 접속 단자로서 외부에 노출되는 아일랜드(28) 및 리드(30)의 하면에 대응하고 있다. 이로부 터, 리드 프레임(10)의 하면이 밀봉 수지에 의해 피복되게 되면, 아일랜드(28) 및 리드(30)를 외부와 접속하는 것이 곤란하게 된다. 본 형태에서는, 상기한 접착 시트(48)를 채용함으로써, 리드 프레임(10)의 하면에의 밀봉 수지의 감아 들어감을 방지하고 있으므로, 아일랜드(28) 및 리드(30)의 하면은 양호하게 외부에 노출된다.
도 6의 (b)에 상기 공정이 종료된 리드 프레임(10)의 단면도를 도시한다. 여기에서는, 각 블록(12)이 개별적으로 밀봉 수지(36)에 의해 밀봉되어 있다.
도 7을 참조하여, 상기한 수지 밀봉의 공정이 종료된 각 블록(12)의 상태를 상세하게 설명한다. 도 7의 (a)는 밀봉 수지(36)가 부착되는 방향으로부터 리드 프레임(10)을 본 평면도이고, 도 7의 (b)는 그 반대면의 리드 프레임(10)의 평면도이다.
도 7의 (a)를 참조하여, 밀봉 수지(36)는, 블록(12)이 형성되는 영역뿐만 아니라, 블록(12)의 주변부의 제1 지지부(14) 및 제2 지지부(16)의 표면도 피복되도록 형성되어 있다. 이와 같이 함으로써, 리드 프레임(10)의 제1 지지부(14)에 형성된 하프 홈(22) 및 제2 지지부(16)에 형성된 관통 홈(24)도, 밀봉 수지(36)가 충전된다. 또한, 제1 지지부(14) 및 제2 지지부(16)를 관통하여 형성된 관통 구멍(34)에도, 밀봉 수지(36)가 충전된다.
도 7의 (b)를 참조하여, 리드 프레임(10)의 이면에는, 리드 프레임(10)의 상면에 형성된 밀봉 수지(36)가 일부 노출되어 있다. 구체적으로는, 상기한 관통 홈(24) 및 관통 구멍(34)에 충전된 밀봉 수지(36)가, 리드 프레임(10)의 하면에 노 출되어 있다. 하프 홈(22)에 관해서는, 리드 프레임(10)을 관통하고 있지 않으므로, 이 개소에 충전된 밀봉 수지(36)는 리드 프레임(10)의 하면에 노출되지 않는다.
도 8 및 도 9를 참조하여, 다음으로, 상기한 각 블록(12)의 유닛을 개별적으로 분리한다. 도 8은 다이싱의 공정을 도시하는 도면이고, 도 9는 블록(12)이 개별적으로 분리되는 상태를 나타내는 도면이다.
도 8을 참조하여, 우선 본 공정에서는, 수지 밀봉이 종료된 리드 프레임(10)을 다이싱 시트(42)에 점착한다. 다이싱 시트(42)는, 상면에 접착층이 형성된 수지 시트이며, 스테인레스 등의 금속을 원고리 형상으로 형성한 금속 틀(38)에 의해 주위가 지지되어 있다.
상기한 구성의 다이싱 시트(42)의 상면에 리드 프레임(10)이 점착된다. 여기에서, 전 공정에서는, 리드 프레임(10)의 하면에는 접착 시트(48)가 점착되어 있었지만(도 5의 (b) 참조), 이 접착 시트(48)는 미리 제거되어도 되고, 그대로 리드 프레임(10)과 함께 다이싱 시트(42)에 점착되어도 된다. 여기에서, 리드 프레임(10)은, 밀봉 수지(36)가 형성된 면이 점착되어도 되고, 밀봉 수지(36)가 형성된 면에 대향하는 면이 점착되어도 된다.
다이싱 시트(42)에 리드 프레임(10)을 점착시킨 후에는, 고속으로 회전하는 다이싱 블레이드(40)를 사용하여, 리드 프레임(10)에 형성된 각 블록(12)을 일괄적으로 다이싱한다. 본 공정에서는, 각 블록(12)의 밀봉 수지(36)를 다이싱함과 함께, 금속으로 이루어지는 리드 프레임(10)의 외부 틀(지지부)도 다이싱에 의해 분 할하고 있다.
본 공정의 다이싱은, 각 블록(12)의 밀봉 수지(36) 및 리드 프레임(10)이 완전하게 분리되는 깊이에서 행해진다.
또한 본 공정에서는, 지면 방향에서 가로 방향으로 행해지는 다이싱에 의해, 리드 프레임(10)에 형성되는 모든 블록(12)을 가로 방향으로 분리함과 함께, 리드 프레임(10)의 폭 방향의 지지부인 제2 지지부(16)가 분할된다. 또한, 지면 상에서 세로 방향으로 다이싱을 행함으로써, 각 블록(12)이 세로 방향으로 분할됨과 함께, 리드 프레임(10)의 길이 방향의 지지부인 제1 지지부(14)가 분할된다.
도 9를 참조하여, 상기한 다이싱의 상세를 설명한다. 우선, 밀봉 수지(36)에 의해 일체로 밀봉되는 1개의 블록(12)에는, 매트릭스 형상으로 다수개의 유닛(26)이 배치되어 있다. 그리고, 각 유닛(26)끼리의 사이에 격자 형상으로 분할선이 규정되어 있다. 여기에서는, 지면 상에서 가로 방향으로 분할선(18)이 규정되어 있고, 세로 방향으로 분할선(20)이 규정되어 있다.
또한, 분할선(18)을 따라, 리드 프레임(10)의 제2 지지부(16)를 관통하여 형성된 관통 홈(24)이 형성되어 있다. 그리고, 이 관통 홈(24)이 형성된 개소에서는 리드 프레임(10)을 구성하는 금속 재료는 제거되어 있고, 밀봉 수지(36)만이 위치하고 있다. 여기에서, 리드 프레임(10)을 구성하는 구리 등의 금속 재료는, 에폭시 수지 등으로 이루어지는 밀봉 수지(36)보다도 절단되기 어려운 재료이다. 따라서, 관통 홈(24)을 형성함으로써, 분할선(18)을 따라 다이싱을 행하였을 때의, 다이싱 블레이드(40)에 의해 절단되는 금속 재료가 감소한다. 이에 의해, 다이싱에 수반하는 다이싱 블레이드(40)의 마모가 억제된다.
한편, 지면 상에서 세로 방향으로 규정된 분할선(20)을 따라, 리드 프레임(10)의 제1 지지부(14)를 부분적으로 박육으로 한 하프 홈(22)이 형성되어 있다. 그리고, 하프 홈(22)이 형성된 부분은, 다른 영역보다도 다이싱 블레이드(40)에 의한 다이싱을 행하기 쉬운 조건에 있다. 따라서, 분할선(20)이 규정된 부분에 하프 홈(22)을 형성함으로써, 분할선(20)을 따라 밀봉 수지(36) 및 제1 지지부(14)를 분리하였을 때의, 다이싱 블레이드(40)의 마모가 억제되어 있다.
또한, 도 9의 (b)를 참조하여, 분할선(18) 및 분할선(20)을 따라 상기한 다이싱을 행함으로써, 각 유닛(26)끼리의 사이에 위치하고 있는 타이 바(32)가 제거된다. 따라서, 본 공정에 의해 타이 바(32)가 제거됨으로써, 각 유닛(26)끼리가 전기적으로 분리된다. 또한, 각 유닛(26)의 내부에 위치하는 리드(30) 및 아일랜드(28)도 전기적으로 분리된다.
본 실시 형태에서는, 도 9의 (b)를 참조하여, 분할선(18, 20)이 규정된 위치에 형성되어 있는 타이 바(32)의 폭 W2는, 본 공정에서 사용되는 다이싱 블레이드(40)의 폭보다도 좁다. 따라서, 다이싱 블레이드(40)를 이용하여, 분할선(18, 20)을 따라 다이싱을 행함으로써, 타이 바(32)는 전면적으로 제거된다. 본 공정의 다이싱을 행함으로써, 각 리드(30)의 아래가 넓은 단부가 외부에 노출되는 구조가 얻어진다.
이상의 공정에 의해, 도 1 및 도 2에 구성을 도시한 회로 장치가 제조된다.
도 1은 본 발명의 회로 장치를 도시하는 도면으로서, (a) 및 (b)는 사시도이고, (C)는 단면도.
도 2는 본 발명의 회로 장치를 도시하는 도면으로서, (a)는 평면도이고, (b)는 단면도.
도 3은 본 발명의 회로 장치의 제조 방법에 사용되는 리드 프레임을 도시하는 도면으로서, (a)는 평면도이고, (b)는 확대된 평면도.
도 4는 본 발명의 회로 장치의 제조 방법에 사용되는 리드 프레임을 도시하는 평면도.
도 5는 본 발명의 회로 장치의 제조 방법을 도시하는 도면으로서, (a)는 평면도이고, (b)는 단면도.
도 6은 본 발명의 회로 장치의 제조 방법을 도시하는 도면으로서, (a)는 단면도이고, (b)는 평면도.
도 7은 본 발명의 회로 장치의 제조 방법을 도시하는 도면으로서, (a)는 평면도이고, (b)는 평면도.
도 8은 본 발명의 회로 장치의 제조 방법을 도시하는 평면도.
도 9는 본 발명의 회로 장치의 제조 방법을 도시하는 도면으로서, (a)는 평면도이고, (b)는 확대된 평면도.
도 10은 배경 기술의 회로 장치의 제조 방법을 도시하는 단면도.
도 11은 배경 기술의 회로 장치의 제조 방법을 도시하는 단면도.
도 12는 배경 기술의 회로 장치의 제조 방법을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
5: 회로 장치
6: 땜납재
7: 도전로
8: 실장 기판
10: 리드 프레임
12: 블록
14: 제1 지지부
16: 제2 지지부
18: 분할선
20: 분할선
22: 하프 홈
24: 관통 홈
26: 유닛
28: 아일랜드
29: 현수 리드
30: 리드
32: 타이 바
34: 관통 구멍
36: 밀봉 수지
38: 금속 틀
40: 다이싱 블레이드
42: 다이싱 시트
44: 반도체 소자
46: 금속 세선
48: 접착 시트
50: 금형
52: 상부 금형
54: 하부 금형
56: 캐비티
60: 게이트
58: 에어 벤트

Claims (7)

  1. 회로 소자와, 상기 회로 소자와 전기적으로 접속되고 일부가 외부에 노출되는 리드와, 상기 리드의 하면 및 측면이 외부에 노출된 상태에서 상기 회로 소자 및 상기 리드를 일체적으로 피복하는 밀봉 수지를 구비하고,
    상기 리드는, 상기 밀봉 수지의 내부로부터 주변부를 향하여 끝자락이 넓어지는 형상을 갖고, 상기 리드의 폭은 상기 밀봉 수지의 외부에 노출된 상기 리드의 측면이 가장 넓은 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서,
    상기 밀봉 수지로부터 노출되는 상기 리드의 하면 및 측면에 땜납재가 부착되는 것을 특징으로 하는 회로 장치.
  3. 제1항에 있어서,
    상기 회로 소자는 반도체 소자이고,
    상기 리드는, 상기 반도체 소자를 둘러싸도록 복수가 배치됨과 함께, 금속 세선을 경유하여 상기 반도체 소자의 전극과 전기적으로 접속되는 것을 특징으로 하는 회로 장치.
  4. 회로 소자와 전기적으로 접속되는 복수의 리드로 이루어지는 유닛이 배치되고, 상기 유닛을 둘러싸는 타이 바에 의해 상기 리드가 연결됨과 함께, 상기 리드가 상기 타이 바에 연결되는 방향을 향하여 상기 리드의 폭이 상기 유닛의 내측으로부터 외측을 향하여 끝자락이 넓어지는 형상을 갖는 리드 프레임을 준비하는 공정과,
    상기 각 유닛에 회로 소자를 배치함과 함께, 상기 회로 소자와 상기 리드를 전기적으로 접속하는 공정과,
    상기 리드의 이면이 노출된 상태에서, 상기 리드 및 상기 회로 소자가 피복되도록 밀봉 수지를 형성하는 공정과,
    상기 유닛끼리의 경계에서 상기 밀봉 수지를 분리함과 함께, 상기 타이 바를 제거함으로써, 분리된 상기 밀봉 수지의 측면으로부터 상기 리드의 측면을 노출시키는 공정
    을 구비하고,
    상기 리드의 측면을 노출시키는 공정에 있어서, 상기 리드의 폭은 상기 밀봉 수지의 외부에 노출된 상기 리드의 측면이 가장 넓게 형성하는 것을 특징으로 하는 회로 장치의 제조 방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 타이 바의 폭은, 상기 밀봉 수지의 다이싱에 이용되는 다이싱 소우의 폭보다도 좁은 것을 특징으로 하는 회로 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 유닛은, 중앙부에 형성되는 아일랜드와 상기 아일랜드를 둘러싸도록 배치된 복수의 상기 리드로 구성되고,
    상기 회로 소자는 상기 아일랜드에 고착되는 반도체 소자이며, 상기 반도체 소자와 상기 리드는 금속 세선을 경유하여 접속되는 것을 특징으로 하는 회로 장치의 제조 방법.
KR1020080127213A 2008-02-06 2008-12-15 회로 장치 및 그 제조 방법 KR101132529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-025929 2008-02-06
JP2008025929A JP5285289B2 (ja) 2008-02-06 2008-02-06 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090086147A KR20090086147A (ko) 2009-08-11
KR101132529B1 true KR101132529B1 (ko) 2012-04-02

Family

ID=41071115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127213A KR101132529B1 (ko) 2008-02-06 2008-12-15 회로 장치 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP5285289B2 (ko)
KR (1) KR101132529B1 (ko)
TW (1) TWI408783B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809119B1 (en) * 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
JP6946870B2 (ja) * 2017-09-04 2021-10-13 大日本印刷株式会社 リードフレーム、半導体装置、および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0160146B1 (ko) * 1992-07-06 1998-12-01 조희재 반도체용 리드 프레임
JP2002083918A (ja) * 2000-06-22 2002-03-22 Mitsui High Tec Inc リードフレーム及び半導体装置
US20020144396A1 (en) 1998-06-24 2002-10-10 Amkor Technology Method of making an integrated circuit package
JP2005166695A (ja) 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617459A (en) * 1979-07-23 1981-02-19 Nec Corp Information processor
JPS60206156A (ja) * 1984-03-30 1985-10-17 Nec Corp 半導体装置およびその製造方法
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPS63104457A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd リ−ドフレ−ム
JPH06268140A (ja) * 1991-02-19 1994-09-22 Hitachi Ltd 半導体装置およびそれに使用されるリードフレーム
JP3286765B2 (ja) * 1993-03-09 2002-05-27 株式会社日立製作所 半導体装置
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4507452B2 (ja) * 2001-05-17 2010-07-21 パナソニック株式会社 電子部品、その製造方法及び電子回路装置
JP2004200243A (ja) * 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0160146B1 (ko) * 1992-07-06 1998-12-01 조희재 반도체용 리드 프레임
US20020144396A1 (en) 1998-06-24 2002-10-10 Amkor Technology Method of making an integrated circuit package
JP2002083918A (ja) * 2000-06-22 2002-03-22 Mitsui High Tec Inc リードフレーム及び半導体装置
JP2005166695A (ja) 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW200939432A (en) 2009-09-16
JP2009188149A (ja) 2009-08-20
KR20090086147A (ko) 2009-08-11
TWI408783B (zh) 2013-09-11
JP5285289B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
KR100859624B1 (ko) 반도체 장치의 제조 방법
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US6674154B2 (en) Lead frame with multiple rows of external terminals
US6927483B1 (en) Semiconductor package exhibiting efficient lead placement
US20030015775A1 (en) Resin-encapsulation semiconductor device and method for fabricating the same
JP2011077278A (ja) 半導体装置およびその製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5144294B2 (ja) リードフレームおよびそれを用いた回路装置の製造方法
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
KR100369203B1 (ko) 반도체 장치의 제조 방법
KR101132529B1 (ko) 회로 장치 및 그 제조 방법
KR100369204B1 (ko) 반도체 장치의 제조 방법
JP4784945B2 (ja) 半導体装置の製造方法
US7172924B2 (en) Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof
JP2011035142A (ja) 回路装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP2009188147A (ja) 回路装置の製造方法
JP2011091146A (ja) 半導体装置の製造方法
JP4162303B2 (ja) 半導体装置の製造方法
JP4097486B2 (ja) 回路装置の製造方法
JP3877448B2 (ja) 半導体装置の製造方法
JP3600134B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee