JP2003243596A - リードフレーム、半導体装置および半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置および半導体装置の製造方法

Info

Publication number
JP2003243596A
JP2003243596A JP2002045242A JP2002045242A JP2003243596A JP 2003243596 A JP2003243596 A JP 2003243596A JP 2002045242 A JP2002045242 A JP 2002045242A JP 2002045242 A JP2002045242 A JP 2002045242A JP 2003243596 A JP2003243596 A JP 2003243596A
Authority
JP
Japan
Prior art keywords
lead frame
lead
plating
tin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002045242A
Other languages
English (en)
Inventor
Toshihiko Kobayashi
俊彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002045242A priority Critical patent/JP2003243596A/ja
Publication of JP2003243596A publication Critical patent/JP2003243596A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83418Zinc [Zn] as principal constituent

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームのメッキ処理の効率化を図り
つつ、リードフレームの信頼性を向上させる。 【解決手段】 インナーリード1a、アウターリード1
bおよびダイパッド1cを含むリードフレーム1全面に
スズメッキ2を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレーム、
半導体装置および半導体装置の製造方法に関し、特に、
リードフレームのメッキ処理を行なう場合に適用して好
適なものである。
【0002】
【従来の技術】従来のICチップの実装に使われるリー
ドフレームでは、ボンディング用の銀メッキをインナー
リード先端とダイパッドにのみ部分的に施す方法が行わ
れていた。図5(a)は、従来のチップマウント後のリ
ードフレームの概略構成を示す上面図、図5(b)は、
従来のワイヤボンディング後のリードフレームの概略構
成を示す側面図である。
【0003】図5において、リードフレーム21には、
インナーリード21a、アウターリード21bおよびダ
イパッド21cが設けられ、インナーリード21aの先
端およびダイパッド21cには、銀メッキ22が施され
ている。そして、銀メッキ22が施されたダイパッド2
1c上に、ICチップ23がダイボンドされ、銀メッキ
22が施されたインナーリード21aの先端とICチッ
プ23とがワイヤボンドされることにより、インナーリ
ード21aの先端とICチップ23とがAuワイヤ24
で接続される。
【0004】そして、トランスファーモールドを行なう
ことにより、ICチップ23、インナーリード21aお
よびAuワイヤ24がモールド樹脂25で封止される。
【0005】
【発明が解決しようとする課題】しかしながら、リード
フレーム21上に銀メッキ22を部分的に施す方法で
は、リードフレーム21を部分的にマスキングしなが
ら、リードフレーム21のメッキ処理を行なう必要があ
り、手間がかかるだけでなく、高価な銀を使用する必要
があるため、リードフレーム21のコストアップに繋が
るという問題があった。
【0006】また、リードフレーム21に銀メッキ22
を施すと、銀が酸化・変色するため、リードフレーム2
1とモールド樹脂25との密着性が悪化し、ICチップ
23の信頼性が低下するという問題があった。さらに、
リードフレーム21のメッキ処理に銀を用いる方法で
は、コストアップを抑えるため、銀の使用量を減らす必
要があり、アウターリード21bには、銀メッキ22が
施されない。
【0007】このため、アウターリード21bの酸化が
進行し、アウターリード21bにハンダメッキを施す際
に、鉛フリーハンダメッキでの対応が困難になるという
問題があった。そこで、本発明の目的は、メッキ処理の
効率化を図りつつ、信頼性を向上させることが可能なリ
ードフレーム、半導体装置および半導体装置の製造方法
を提供することである。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1記載のリードフレームによれば、全面
にスズメッキが施されていることを特徴とする。これに
より、メッキ処理時にリードフレームのマスキングを行
なう必要がなくなることから、メッキ処理時の手間を軽
減して、リードフレームのコストダウンを図ることが可
能となるとともに、リードフレームの酸化・変色を抑制
して、モールド樹脂との密着性を向上させることがで
き、半導体装置の信頼性を向上させることが可能とな
る。
【0009】また、安価なスズを用いるため、リードフ
レームのコストアップを抑制しつつ、アウターリードに
もスズメッキ処理を行なうことが可能となり、アウター
リードの酸化を抑制することが可能となる。このため、
スズメッキ処理されたアウターリード上に、鉛フリーハ
ンダメッキを容易に行なうことが可能となり、環境汚染
を抑制することができる。
【0010】また、請求項2記載の半導体装置によれ
ば、全面にスズメッキが施されたリードフレームと、前
記リードフレームのダイパット上にマウントされたIC
チップと、前記リードフレームのインナーリードと前記
ICチップとを接続するワイヤと、前記ICチップ、前
記インナーリードおよび前記ワイヤを封止するモールド
樹脂と、前記リードフレームのアウターリードに形成さ
れたハンダメッキとを備えることを特徴とする。
【0011】これにより、メッキ処理時にリードフレー
ムのマスキングを行なう必要がなくなることから、メッ
キ処理時の手間を軽減して、リードフレームのコストダ
ウンを図ることが可能となるとともに、ワイヤボンド時
のインナーリードとワイヤとの密着性を向上させて、配
線の信頼性を向上させることができる。また、スズメッ
キされたリードフレームの酸化・変色を抑制して、モー
ルド樹脂との密着性を向上させることができ、半導体装
置の信頼性を向上させることが可能となるとともに、リ
ードフレームのコストアップを抑制しつつ、アウターリ
ードにもスズメッキ処理を行なうことが可能となり、ア
ウターリードの酸化を抑制して、鉛フリーハンダメッキ
に容易に対応することが可能となる。
【0012】また、請求項3記載の半導体装置の製造方
法によれば、リードフレーム全面にスズメッキを行なう
工程と、前記スズメッキが行なわれたリードフレームの
ダイパット上にICチップをダイポンドする工程と、前
記スズメッキが行なわれたリードフレームのインナーリ
ードと前記ICチップとをワイヤボンドする工程と、前
記ワイヤボンドされたICチップおよびインナーリード
をモールド樹脂で封止する工程と、前記リードフレーム
のアウターリードにハンダメッキを行なう工程と、前記
リードフレームをリードカットする工程とを備えること
を特徴とする。
【0013】これにより、スズメッキを行なう際に、リ
ードフレームのマスキングを行なう必要がなくなること
から、メッキ処理時の手間を軽減して、リードフレーム
のコストダウンを図ることが可能となる。また、リード
フレームにスズメッキを行なうことにより、ワイヤボン
ド時のインナーリードとワイヤとの密着性を向上させる
ことが可能となり、配線の信頼性を向上させることがで
きる。
【0014】さらに、スズメッキされたリードフレーム
の酸化・変色を抑制することが可能となることから、モ
ールド樹脂でICチップを封止した場合においても、リ
ードフレームとモールド樹脂との密着性を向上させるこ
とができ、半導体装置の信頼性を向上させることが可能
となる。さらにまた、アウターリードにもスズメッキ処
理を行なうことが可能となることから、ハンダメッキと
の相性を向上させつつ、アウターリードの酸化を抑制す
ることが可能となり、鉛フリーハンダメッキに容易に対
応することが可能となるとともに、サンドブラスト処理
を省略して、製造工程を簡略化することが可能となる。
【0015】
【発明の実施の形態】以下、本発明の実施形態に係る半
導体装置およびその製造方法について、図面を参照しな
がら説明する。図1(a)は、本発明の一実施形態に係
るチップマウント後のリードフレームの概略構成を示す
上面図、図1(b)は、本発明の一実施形態に係るワイ
ヤボンディング後のリードフレームの概略構成を示す側
面図である。
【0016】図1において、リードフレーム1には、イ
ンナーリード1a、アウターリード1bおよびダイパッ
ド1cが設けられ、これらのインナーリード1a、アウ
ターリード1bおよびダイパッド1cを含むリードフレ
ーム1全面には、スズメッキ2が施されている。なお、
リードフレーム1の材質としては、CuやCu合金、4
2アロイなどを使うことができる。また、スズメッキ2
の厚みは、例えば、5〜10μm程度が好ましい。
【0017】そして、スズメッキ2が施されたダイパッ
ド1c上に、ICチップ3がダイボンドされ、スズメッ
キ2が施されたインナーリード1aの先端とICチップ
3とがワイヤボンドされることにより、インナーリード
1aの先端とICチップ3とがAuワイヤ4で接続され
ている。そして、トランスファーモールドを行なうこと
により、ICチップ3、インナーリード1aおよびAu
ワイヤ4がモールド樹脂5で封止される。
【0018】ここで、リードフレーム1上には、スズメ
ッキ2が全面に施されるため、スズメッキ2を行なう際
に、リードフレーム1のマスキングを行なう必要がなく
なる。このため、リードフレーム1上にスズメッキ2を
行なう際の手間を軽減して、リードフレーム1のコスト
ダウンを図ることが可能となる。
【0019】また、リードフレーム1にスズメッキ2を
行なうことにより、ワイヤボンド時のインナーリード1
aとAuワイヤ4との密着性を向上させることが可能と
なり、配線の信頼性を向上させることができる。さら
に、スズメッキ2の酸化・変色を抑制することが可能と
なるため、モールド樹脂5でICチップ3を封止する際
に、スズメッキ2が施されたリードフレーム1とモール
ド樹脂5との密着性を向上させることができ、ICチッ
プ3の信頼性を向上させることが可能となる。
【0020】さらにまた、安価なズズを用いてリードフ
レーム1のメッキ処理を行なうことが可能となり、コス
トアップを抑制しつつ、アウターリード1bにもスズメ
ッキ2を行なうことが可能となることから、アウターリ
ード1bの酸化を抑制することが可能となり、鉛フリー
ハンダメッキに容易に対応して、環境汚染を抑制するこ
とができる。
【0021】図2〜4は、本発明の一実施形態に係る半
導体装置の製造工程を示す上面図である。図2(a)に
おいて、例えば、Cu板にエッチングまたは打ち抜きな
どを行なうことにより、インナーリード11a、アウタ
ーリード11bおよびダイパッド11cが設けられたリ
ードフレーム11を形成する。
【0022】次に、図2(b)に示すように、インナー
リード11a、アウターリード11bおよびダイパッド
11cが設けられたリードフレーム11を電解曹に浸
し、このリードフレーム11に対しスズの電解メッキを
行なうことにより、リードフレーム11全面にスズメッ
キ12を施す。ここで、リードフレーム11全面にスズ
メッキ12を施すことにより、スズメッキ12を行なう
際に、リードフレーム11のマスキングを行なう必要が
なくなり、リードフレーム11上にスズメッキ12を行
なう際の手間を軽減することが可能となり、メッキ処理
されたリードフレーム11のコストダウンを図ることが
可能となる。
【0023】次に、図2(c)に示すように、スズメッ
キ12が施されたダイパッド11c上にAgペーストを
塗布し、Agペーストが塗布されたダイパッド11c上
にICチップ13をマウントする。次に、図3(a)に
示すように、ダイパッド11c上にマウントされたIC
チップ13のワイヤボンドを行なうことにより、ICチ
ップ13上に形成されているパッドと、スズメッキ12
が施されたインナーリード11aとをAuワイヤ14で
接続する。
【0024】ここで、インナーリード11aにはスズメ
ッキ12が施されているので、ワイヤボンド時のインナ
ーリード11aとAuワイヤ14との密着性を向上させ
ることが可能となり、配線の信頼性を向上させることが
できる。次に、図3(b)に示すように、スズメッキ1
2が施されたリードフレーム11のトランスファーモー
ルドを行なうことにより、インナーリード11a、IC
チップ13およびAuワイヤ14をモールド樹脂15で
封止する。なお、モールド樹脂15としては、例えば、
エポキシ樹脂などを用いることができる。
【0025】これにより、Agの酸化・変色に比べ、ス
ズの酸化膜の方が安定しているため、図5のAgメッキ
23が施されたリードフレーム21に比べ、スズメッキ
12が施されたリードフレーム11の方が、モールド樹
脂15との密着性を向上させることが可能となり、パッ
ケージング時の気密性や耐湿性を向上させることが可能
となることから、ICチップ13の信頼性を向上させる
ことができる。
【0026】次に、図3(c)に示すように、モールド
樹脂15が形成されたリードフレーム11をハンダメッ
キ曹に浸し、電解メッキを行なうことにより、アウター
リード11bにハンダメッキ16を施す。ここで、安価
なスズを用いることにより、コストアップを抑制しつ
つ、アウターリード11bにもスズメッキ12を施すこ
とが可能となることから、ハンダメッキ16との相性を
向上させつつ、アウターリード11bの酸化を抑制する
ことが可能となる。
【0027】このため、アウターリード11bにハンダ
メッキ16を施す際に、アウターリード11bのサンド
ブラスト処理を省略して、製造工程を簡略化することが
可能となるとともに、鉛フリーハンダメッキに容易に対
応することを可能として、環境汚染を抑制することが可
能となる。次に、図4に示すように、ハンダメッキ16
が施されたリードフレーム11のリードカットを行なう
ことにより、樹脂封止されたICチップ13を1個づつ
切り離す。
【0028】
【発明の効果】以上説明したように、本発明によれば、
リードフレーム全面にスズメッキを施すことにより、リ
ードフレームのコストダウンを図りつつ、リードフレー
ムの酸化・変色を抑制して、半導体装置の信頼性を向上
させることが可能となるとともに、アウターリードの酸
化を抑制して、鉛フリーハンダメッキに容易に対応する
ことが可能となる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の一実施形態に係るチッ
プマウント後のリードフレームの概略構成を示す上面
図、図1(b)は、本発明の一実施形態に係るワイヤボ
ンディング後のリードフレームの概略構成を示す側面図
である。
【図2】本発明の一実施形態に係る半導体装置の製造工
程を示す上面図である。
【図3】本発明の一実施形態に係る半導体装置の製造工
程を示す上面図である。
【図4】本発明の一実施形態に係る半導体装置の製造工
程を示す上面図である。
【図5】図5(a)は、従来のチップマウント後のリー
ドフレームの概略構成を示す上面図、図5(b)は、従
来のワイヤボンディング後のリードフレームの概略構成
を示す側面図である。
【符号の説明】
1、11 リードフレーム 1a、11a インナーリード 1b、11b アウターリード 1c、11c ダイパッド 2、12 スズメッキ 3、13 ICチップ 4、14 Auワイヤ 5、15 モールド樹脂 16 ハンダメッキ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 全面にスズメッキが施されていることを
    特徴とするリードフレーム。
  2. 【請求項2】 全面にスズメッキが施されたリードフレ
    ームと、 前記リードフレームのダイパット上にマウントされたI
    Cチップと、 前記リードフレームのインナーリードと前記ICチップ
    とを接続するワイヤと、 前記ICチップ、前記インナーリードおよび前記ワイヤ
    を封止するモールド樹脂と、 前記リードフレームのアウターリードに形成されたハン
    ダメッキとを備えることを特徴とする半導体装置。
  3. 【請求項3】 リードフレーム全面にスズメッキを行な
    う工程と、 前記スズメッキが行なわれたリードフレームのダイパッ
    ト上にICチップをダイポンドする工程と、 前記スズメッキが行なわれたリードフレームのインナー
    リードと前記ICチップとをワイヤボンドする工程と、 前記ワイヤボンドされたICチップおよびインナーリー
    ドをモールド樹脂で封止する工程と、 前記リードフレームのアウターリードにハンダメッキを
    行なう工程と、 前記リードフレームをリードカットする工程とを備える
    ことを特徴とする半導体装置の製造方法。
JP2002045242A 2002-02-21 2002-02-21 リードフレーム、半導体装置および半導体装置の製造方法 Pending JP2003243596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002045242A JP2003243596A (ja) 2002-02-21 2002-02-21 リードフレーム、半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045242A JP2003243596A (ja) 2002-02-21 2002-02-21 リードフレーム、半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003243596A true JP2003243596A (ja) 2003-08-29

Family

ID=27784280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045242A Pending JP2003243596A (ja) 2002-02-21 2002-02-21 リードフレーム、半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003243596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108666A (ja) * 2004-10-05 2006-04-20 Samsung Techwin Co Ltd 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
JP2020035778A (ja) * 2018-08-27 2020-03-05 株式会社ジェイテクト 樹脂モールド品、センサ装置、および樹脂モールド品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108666A (ja) * 2004-10-05 2006-04-20 Samsung Techwin Co Ltd 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
JP2020035778A (ja) * 2018-08-27 2020-03-05 株式会社ジェイテクト 樹脂モールド品、センサ装置、および樹脂モールド品の製造方法

Similar Documents

Publication Publication Date Title
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US9059185B2 (en) Copper leadframe finish for copper wire bonding
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7788800B2 (en) Method for fabricating a leadframe
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP2014154785A (ja) 樹脂封止型半導体装置およびその製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
KR20050079145A (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US20040183166A1 (en) Preplated leadframe without precious metal
JP2003243596A (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2002026168A (ja) 半導体装置およびその製造方法
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2000294718A (ja) 半導体装置及びその製造方法
JP2001156233A (ja) 半導体装置の製造方法
KR20120121797A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법