DE102021120258A1 - Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler - Google Patents

Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler Download PDF

Info

Publication number
DE102021120258A1
DE102021120258A1 DE102021120258.2A DE102021120258A DE102021120258A1 DE 102021120258 A1 DE102021120258 A1 DE 102021120258A1 DE 102021120258 A DE102021120258 A DE 102021120258A DE 102021120258 A1 DE102021120258 A1 DE 102021120258A1
Authority
DE
Germany
Prior art keywords
semiconductor device
sealing resin
lead
exposed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021120258.2A
Other languages
English (en)
Inventor
Keitaro ICHIKAWA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021120258A1 publication Critical patent/DE102021120258A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Innere Zuleitungen (3e), die Die-Pads (3a und 3b) mit oberen Oberflächen aufweisen, an die Halbleiterelemente (1a und 1b) montiert sind, haben jeweils ein gestuftes Profil, und Oberflächen von Teilbereichen der inneren Zuleitungen (3e) sind in Draufsicht aus einem Versiegelungsharz (5) freigelegt. Äußere Zuleitungen (3f), die mit den inneren Zuleitungen (3e) verbunden sind, weisen erste Biegungen (3g) an seitlichen Oberflächen des Versiegelungsharzes (5) so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads (3a) erstrecken, sodass eine miniaturisierte Halbleitervorrichtung erhalten werden kann.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung, die darauf montierte Leistungs-Halbleitervorrichtungen aufweist, ein Verfahren zum Herstellen einer Halbleitervorrichtung und einen Leistungswandler.
  • Beschreibung der Hintergrundtechnik
  • In einer herkömmlichen Halbleitervorrichtung ragt eine Zuleitung aus einer seitlichen Oberfläche eines versiegelnden Harzteilbereichs heraus und wird durch Biegen unter einem im Wesentlichen rechten Winkel an einem gebogenen Teilbereich nahe dem Harzteilbereich gebogen (siehe beispielsweise die offengelegte japanische Patentanmeldung Nr. S62-229865 (die fünfte Zeile der unteren rechten Spalte auf Seite 2 bis zur sechsten Zeile in der oberen linken Spalte auf Seite 3 und 1 bis 5)).
  • Die Miniaturisierung von Halbleitervorrichtungen wurde in den letzten Jahren gefordert, da eine Halbleitervorrichtung zusammen mit einer Vielzahl elektronischer Komponenten auf einem Steuerungssubstrat implementiert wird. Die Halbleitervorrichtung wird miniaturisiert, indem man einen erhabenen Teilbereich eines Zuleitungsanschlusses nach unten aus einer unteren Oberfläche eines Versiegelungsharzes herausragen lässt (siehe beispielsweise die offengelegte japanische Patentanmeldung Nr. H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 11)).
  • In solch einer Halbleitervorrichtung ist es jedoch erforderlich, eine Gussform mit einem Schlitz, um ein Einführen einer Zuleitung in einem Versiegelungsschritt zum Durchführen eines Transfer-Molding-Verfahrens zu ermöglichen, neu zu präparieren bzw. vorzubereiten, wenngleich die Halbleitervorrichtung miniaturisiert werden kann, indem man die Zuleitung aus einem Versiegelungsharz der Halbleitervorrichtung vertikal herausragen lässt. Darüber hinaus ist es erforderlich, für jede der Halbleitervorrichtungen eine Gussform vorzubereiten, da die Stelle, wo die Zuleitung angeordnet wird, mit einer Spezifikation der Halbleitervorrichtung variiert.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung wurde konzipiert, um ein Problem wie oben beschrieben zu lösen, und es ist eine Aufgabe der vorliegenden Offenbarung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, die eine Miniaturisierung aufgrund der Form einer Zuleitung ermöglichen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist ein Halbleiterelement, eine innere Zuleitung, ein Versiegelungsharz und eine äußere Zuleitung auf. Die innere Zuleitung weist ein Die-Pad mit einer oberen Oberfläche auf, an die das Halbleiterelement montiert ist. Das Versiegelungsharz versiegelt das Halbleiterelement und die innere Zuleitung. Die äußere Zuleitung ist mit dem Halbleiterelement und der inneren Zuleitung elektrisch verbunden und ragt aus gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes heraus. Die innere Zuleitung weist ein gestuftes Profil auf. Eine Oberfläche eines Teilbereichs der inneren Zuleitung ist in Draufsicht aus dem Versiegelungsharz freigelegt. Die äußere Zuleitung weist eine erste Biegung an jeder der seitlichen Oberflächen des Versiegelungsharzes so auf, dass sie sich in eine Richtung auf einer Seite der oberen Oberfläche des Die-Pads erstreckt.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst einen Bauteilvorbereitungsschritt, um einen Leiterrahmen vorzubereiten, der eine innere Zuleitung mit einem Die-Pad, einen Verbindungssteg (engl.: tie bar), einen Rahmen und eine äußere Zuleitung aufweist und ein gestuftes Profil hat; einen Die-Bondingschritt, um ein Halbleiterelement an das Die-Pad zu montieren; einen Verdrahtungsschritt, um das Halbleiterelement und die innere Zuleitung unter Verwendung eines Metalldrahts zu verdrahten; einen Versiegelungsschritt, um das Halbleiterelement, den Metalldraht und die innere Zuleitung mit einem Versiegelungsharz so zu versiegeln, dass die innere Zuleitung eine freigelegte Oberfläche aufweist, die eine Oberfläche eines Teilbereichs der inneren Zuleitung ist und in Draufsicht freigelegt ist; einen Verbindungssteg-Schneidschritt, um den Verbindungssteg zu schneiden und zu entfernen; einen Plattierungsschritt, um die äußere Zuleitung, die freigelegte Oberfläche der inneren Zuleitung, die aus dem Versiegelungsharz freigelegt ist, und den Rahmen zu plattieren; einen Rahmen-Schneidschritt, um den Rahmen zu schneiden und zu entfernen; und einen Zuleitungs-Umformschritt, um die äußere Zuleitung an gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes zu biegen.
  • Gemäß der vorliegenden Offenbarung kann eine einfach miniaturisierte Halbleitervorrichtung erhalten werden und wird die Layout-Fläche der auf einem Steuerungssubstrat implementierten Halbleitervorrichtung durch die gebogene Form der äußeren Zuleitung reduziert.
  • Entsprechend dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Offenbarung kann die einfach miniaturisierte Halbleitervorrichtung erhalten werden und wird die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung durch die gebogene Form der äußeren Zuleitung reduziert.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform 1;
    • 2 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform 1;
    • 3 ist ein Flussdiagramm, das ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 4 ist eine Draufsicht, die einen Zustand nach einem Bauteilvorbereitungsschritt zum Vorbereiten eines Leiterrahmens des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 5 ist eine Querschnittsansicht, die den Zustand nach dem Bauteilvorbereitungsschritt zum Vorbereiten des Leiterrahmens des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 6 ist eine Draufsicht, die einen Zustand nach einem Die-Bondingschritt zum Montieren von Halbleiterelementen des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 7 ist eine Draufsicht, die einen Zustand nach einem Verdrahtungsschritt zum Durchführen einer Verdrahtung unter Verwendung von Metalldrähten des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 8 ist eine Querschnittsansicht, die den Zustand nach dem Verdrahtungsschritt zum Durchführen einer Verdrahtung unter Verwendung der Metalldrähte des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 9 ist eine Querschnittsansicht, die einen Versiegelungsschritt zum Durchführen eines Versiegelns mit einem Harz des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 10 ist eine Draufsicht, die einen Zustand nach dem Versiegelungsschritt zum Durchführen einer Versiegelung mit dem Harz des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 11 ist eine Querschnittsansicht, die den Zustand nach dem Versiegelungsschritt zum Durchführen einer Versiegelung mit dem Harz des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 12 ist eine Draufsicht, die einen Zustand nach einem Verbindungssteg-Schneidschritt zum Schneiden von Verbindungsstegen des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 13 ist eine Draufsicht, die einen Zustand nach einem Rahmen-Schneidschritt zum Schneiden eines Rahmens des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 14 ist eine Querschnittsansicht, die einen Zustand eines Zuleitungs-Umformschritts zum Biegen äußerer Zuleitungen des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 1 darstellt;
    • 15 ist eine Querschnittsansicht einer Halbleitervorrichtung, die RC-IGBTs als die Halbleiterelemente gemäß der Ausführungsform 1 enthält;
    • 16 ist eine Querschnittsansicht einer ein thermisch leitfähiges Material enthaltenden Halbleitervorrichtung gemäß der Ausführungsform 1;
    • 17 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform 2;
    • 18 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform 2;
    • 19 ist eine Draufsicht einer Modifikation der Halbleitervorrichtung gemäß der Ausführungsform 2;
    • 20 ist eine Querschnittsansicht der Modifikation der Halbleitervorrichtung gemäß der Ausführungsform 2;
    • 21 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform 3;
    • 22 ist eine Draufsicht, die einen Zustand nach dem Bauteilvorbereitungsschritt zum Vorbereiten des Leiterrahmens in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 3 darstellt;
    • 23 ist eine Querschnittsansicht, die einen Zustand nach dem Versiegelungsschritt zum Durchführen einer Versiegelung mit dem Harz des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform 3 darstellt; und
    • 24 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems, das einen Leistungswandler gemäß einer Ausführungsform 4 enthält, darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ausführungsform 1
  • Eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 wird beschrieben. 1 ist eine Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform 1, und 2 ist eine Querschnittsansicht entlang einer Linie A-A von 1.
  • Wie in 1 und 2 dargestellt ist, weist die Halbleitervorrichtung 202 Halbleiterelemente 1a, Halbleiterelemente 1b, Verbindungsmaterialien 2, innere Zuleitungen 3e mit Die-Pads 3a, äußere Zuleitungen 3f, Metalldrähte 4a, Metalldrähte 4b, ein Versiegelungsharz 5 und eine isolierende Wärmeableitungsplatte 6 auf.
  • Die Halbleiterelemente 1a sind Leistungs-Halbleiterelemente. Die Halbleiterelemente 1a sind zum Beispiel Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Freilaufdioden (FWDs), die aus Silizium (Si) gebildet sind. Eine Seite von jedem der Halbleiterelemente 1a weist in Draufsicht eine Länge von 3 mm bis 13 mm auf.
  • Die Halbleiterelemente 1a sind durch die Verbindungsmaterialien 2 an obere Oberflächen der Die-Pads 3a montiert. Zwei Halbleiterelemente 1a sind durch Verbindungsmaterialien 2 in 2 an eine obere Oberfläche eines Die-Pads 3a montiert; die Anzahl an Halbleiterelementen 1a ist aber nicht auf Zwei beschränkt, und die erforderliche Anzahl an Halbleiterelementen 1 a kann gemäß einer Spezifikation der Halbleitervorrichtung 202 montiert werden.
  • Die oberen Oberflächen der Die-Pads 3a beziehen sich auf Oberflächen, an die die Halbleiterelemente 1a montiert werden. Beispielsweise gibt eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads 3a eine Aufwärtsrichtung auf der Seite von 2 an.
  • Die Halbleiterelemente 1b sind integrierte Schaltungen (ICs) zur Steuerung, um die Halbleiterelemente 1a zu steuern. Die Halbleiterelemente 1b sind durch die Verbindungsmaterialien 2 an obere Oberflächen von Die-Pads 3b montiert.
  • Die oberen Oberflächen der Die-Pads 3b beziehen sich auf Oberflächen, an die die Halbleiterelemente 1b montiert werden. Beispielsweise gibt eine Richtung auf einer Seite der oberen Oberflächen der Die-Pads 3b eine Aufwärtsrichtung auf der Seite von 2 an.
  • Die Verbindungsmaterialien 2 verbinden untere Oberflächen der Halbleiterelemente 1a und die oberen Oberflächen der Die-Pads 3a und verbinden untere Oberflächen der Halbleiterelemente 1b und die oberen Oberflächen der Die-Pads 3b. Die Verbindungsmaterialien 2 sind Zinn (Sn) enthaltende Lötmetallmaterialien.
  • Die Verbindungsmaterialien 2 können gesinterte Materialien sein, die Silber (Ag) oder Kupfer (Cu) enthalten, oder Klebstoffe, die von den Halbleiterelementen 1a erzeugte Wärme ableiten können. Die Verwendung der gesinterten Materialien als die Verbindungsmaterialien 2 ermöglicht, dass die Verbindungsmaterialien 2 eine hohe Zuverlässigkeit und lange Lebensdauern aufweisen, da sie eine ausgezeichnete Wärmebeständigkeit aufweisen und eine Entwicklung von Rissen gegen thermische Spannung und thermische Belastung unterdrücken können, die aufgrund von Koeffizienten der linearen thermischen Ausdehnung der Halbleiterelemente 1a und der Die-Pads 3a erzeugt werden.
  • Die inneren Zuleitungen 3e mit den Die-Pads 3a und den Die-Pads 3b, die Verbindungsstege 3c, ein Rahmen 3d und die äußeren Zuleitungen 3f sind wie in 4 dargestellt als ein einziger Leiterrahmen 3 integral verbunden. Somit sind die inneren Zuleitungen 3e mit den Die-Pads 3a und den Die-Pads 3b, die Verbindungsstege 3c, der Rahmen 3d und die äußeren Zuleitungen 3f aus dem gleichen Material gebildet und haben die gleiche Dicke.
  • Ein Material für die inneren Zuleitungen 3e mit den Die-Pads 3a und den Die-Pads 3b, die Verbindungsstege 3c, den Rahmen 3d und die äußeren Zuleitungen 3f enthält Kupfer (Cu), ist aber nicht auf das Kupfer enthaltende Material beschränkt und kann jedes beliebige Material mit einer geforderten Leitfähigkeit und Wärmeableitung sein. Beispielsweise kann das Material eine Kupfer (Cu) oder Aluminium (AI) enthaltende Legierung oder ein geschichtetes Verbundmaterial sein.
  • Der Leiterrahmen 3, der die inneren Zuleitungen 3e mit den Die-Pads 3a und den Die-Pads 3b, die Verbindungsstege 3c, den Rahmen 3d und die äußeren Zuleitungen 3f umfasst, hat eine Dicke von 0,3 mm bis 0,8 mm.
  • Die oberen Oberflächen der Die-Pads 3a und der Die-Pads 3b können mit Silber (Ag) plattiert sein, um eine Verbindung mit den Verbindungsmaterialien 2 zu verbessern. Eine Silberplattierung kann durch eine Gold- (Au-) Plattierung oder Zinn- (Sn-) Plattierung ersetzt werden. Die oben erwähnte Plattierung hat eine Dicke von 0,001 mm bis 0,002 mm.
  • Zumindest ein Teilbereich der inneren Zuleitungen 3e kann mikroskopische Oberflächenunregelmäßigkeiten aufweisen, um die Haftung am Versiegelungsharz 5 zu verbessern. Eine Grundierung kann die Haftung der inneren Zuleitungen 3e am Versiegelungsharz 5 verbessern, um dadurch eine Isolierung sicherzustellen.
  • Die inneren Zuleitungen 3e liegen innerhalb des Versiegelungsharzes 5 und haben jeweils ein gestuftes Profil. Die inneren Zuleitungen 3e weisen die Die-Pads 3a als Montagebereiche für die Halbleiterelemente 1a und die Die-Pads 3b als Montagebereiche für die Halbleiterelemente 1 b auf.
  • Auf der Seite von 2 befinden sich die Die-Pads 3a und die Die-Pads 3b auf dem gleichen Stufenniveau; aber die Lagen der Die-Pads 3a und der Die-Pads 3b sind nicht auf diese Lagen beschränkt. Das heißt, die Die-Pads 3a und die Die-Pads 3b können auf unterschiedlichen Stufenniveaus liegen. Wie in 1 und 2 dargestellt ist, sind Oberflächen von Teilbereichen der inneren Zuleitungen 3e in Draufsicht aus einer oberen Oberfläche (auf einer oberen Seite auf der Seite von 2) des Versiegelungsharzes 5 freigelegt.
  • Die äußeren Zuleitungen 3f sind mit den inneren Zuleitungen 3e elektrisch und strukturell verbunden. Die äußeren Zuleitungen 3f ragen aus gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus. Die äußeren Zuleitungen 3f weisen erste Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 so auf, dass sie sich entlang den seitlichen Oberflächen des Versiegelungsharzes 5 in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a erstrecken.
  • Das heißt, die äußeren Zuleitungen 3f sind mit den inneren Zuleitungen 3e verbunden und ragen, wie in 2 dargestellt ist, aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, sind an den seitlichen Oberflächen des Versiegelungsharzes 5 gebogen und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a.
  • Die Metalldrähte 4a und die Metalldrähte 4b sind Metalle, die jedes beliebige Element von Aluminium (AI), Kupfer (Cu), Silber (Ag) und Gold (Au) enthalten. Die Metalldrähte 4a und die Metalldrähte 4b werden mittels Druckbeaufschlagung und Ultraschallschwingungen verbunden und verdrahten elektrisch die Halbleiterelemente 1a, die Halbleiterelemente 1b und die inneren Zuleitungen 3e.
  • Materialien für die Metalldrähte 4a und die Metalldrähte 4b, Durchmesser der Metalldrähte 4a und der Metalldrähte 4b und die Anzahl an Metalldrähten 4a und Metalldrähten 4b entsprechen den geforderten Stromführungskapazitäten. Beispielsweise müssen die Metalldrähte 4a große Stromführungskapazitäten aufweisen und haben folglich jeweils einen Durchmesser von 0,1 mm bis 0,5 mm. Da die Halbleiterelemente 1 b die Steuerungs-ICs sind, weisen auf der anderen Seite die Metalldrähte 4b geringe Stromführungskapazitäten auf und sind Verbindungsflächen für eine Verdrahtung unter Verwendung der Metalldrähte 4b klein. Die Metalldrähte 4b haben somit jeweils einen Durchmesser von 0,02 bis 0,08 mm.
  • Das Versiegelungsharz 5 enthält ein Epoxidharz mit wärmehärtenden Eigenschaften; das Versiegelungsharz 5 ist aber nicht auf das Epoxidharz beschränkt und kann jedes beliebige wärmehärtende Harz mit einem gewünschten Elastizitätsmodul und einer gewünschten Haftung sein. Eine Versiegelung mit dem Versiegelungsharz 5 wird mittels eines Transfer-Molding-Verfahrens durchgeführt.
  • Die isolierende Wärmeableitungsplatte 6 ist eine Platte mit Isolierung und Wärmeableitung. Die isolierende Wärmeableitungsplatte 6 haftet an unteren Oberflächen der Die-Pads 3a, das heißt Oberflächen der Die-Pads 3a, die den Oberflächen entgegengesetzt sind, auf denen sich die Verbindungsmaterialien 2 befinden, und leiten von den Halbleiterelementen 1a erzeugte Wärme über die Die-Pads 3a ab.
  • Die isolierende Wärmeableitungsplatte 6 hat eine Doppelschichtstruktur aus einer isolierenden Schicht 6a und einer Metallschicht 6b, und eine untere Oberfläche der Metallschicht 6b, das heißt eine Oberfläche der Metallschicht 6b, die der Oberfläche entgegengesetzt ist, auf der sich die isolierende Schicht 6a befindet, ist aus dem Versiegelungsharz 5 freigelegt. Die isolierende Wärmeableitungsplatte 6 weist eine Wärmeleitfähigkeit von 2 W/(m. K) bis 18 W/(m. K) und eine Dicke von 0,1 mm bis 0,2 mm auf. Die isolierende Schicht 6a enthält ein Epoxidharz, das irgendeines von Aluminiumoxid (Al2O3), Aluminiumnitrid (AIN), Siliziumnitrid (Si3N4), Siliziumdioxid (SiO2) und Bornitrid (BN) enthält und zum Beispiel mit einem Füllstoff gefüllt ist.
  • Die Metallschicht 6b enthält ein Metall, das Kupfer (Cu) oder Aluminium (AI) enthält und eine ausgezeichnete Wärmeleitfähigkeit aufweist.
  • Wenn eine Betriebstemperatur der Halbleiterelemente 1a aufgrund von Nutzungsbedingungen der Halbleitervorrichtung 202 einen Sollwert überschreitet, wird die Leistung der Halbleiterelemente 1a reduziert und tritt im schlimmsten Fall thermisches Durchgehen auf, was zum Bruch der Halbleiterelemente 1a führt. Die isolierende Wärmeableitungsplatte 6 ist somit erforderlich, um in einigen Fällen eine hohe Wärmeableitung zu haben, und die Wärmeableitung kann verbessert werden, indem man veranlasst, dass die Metallschicht 6b eine Dicke von 1 mm bis 3 mm aufweist.
  • Obgleich nicht veranschaulicht kann ein Kühler über eine Wärmeleitpaste an eine untere Oberfläche der isolierenden Wärmeableitungsplatte 6, das heißt eine Oberfläche der isolierenden Wärmeableitungsplatte 6, die der Oberfläche entgegengesetzt ist, auf der sich die Die-Pads 3a befinden, angebracht sein. Ein Material für den Kühler ist ein Metall, das Aluminium (AI) enthält und eine ausgezeichnete Wärmeleitfähigkeit aufweist, und der Kühler enthält eine Vielzahl von Rippen.
  • Gemäß dem Vorhergehenden sind in der Halbleitervorrichtung 202 die Halbleiterelemente 1a durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3a montiert und sind die Halbleiterelemente 1b durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3b montiert. Die Metalldrähte 4a und die Metalldrähte 4b verdrahten elektrisch die Halbleiterelemente 1a, die Halbleiterelemente 1b und die inneren Zuleitungen 3e. Die isolierende Wärmeableitungsplatte 6 haftet an den unteren Oberflächen der Die-Pads 3a und leitet von den Halbleiterelementen 1a erzeugte Wärme ab.
  • Während die Halbleiterelemente 1a, die Halbleiterelemente 1b, die Die-Pads 3a, die Die-Pads 3b und die inneren Zuleitungen 3e mit dem Versiegelungsharz 5 versiegelt sind, sind die Teilbereiche der inneren Zuleitungen 3e aus dem Versiegelungsharz 5 freigelegt.
  • Das heißt, wie in 2 dargestellt ist, sind die Oberflächen der Teilbereiche der inneren Zuleitungen 3e, die sich auf einer linken Seite und einer rechten Seite auf der Seite von 2 befinden, aus der oberen Oberfläche des Versiegelungsharzes 5 parallel zur oberen Oberfläche des Versiegelungsharzes 5 freigelegt. Die mit den inneren Zuleitungen 3e verbundenen äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, weisen die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 auf, sind unter im Wesentlichen rechten Winkeln gebogen und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a.
  • Eine Seite der Halbleitervorrichtung 202 hat in Draufsicht eine Länge von 15 mm bis 130 mm.
  • Es ist erforderlich, die Halbleitervorrichtung 202 einzuspannen bzw. zu fixieren, um die äußeren Zuleitungen 3f unter Verwendung eines (nicht veranschaulichten) Zuleitungs-Umformwerkzeugs zu biegen. Das Biegen unter Verwendung des (nicht veranschaulichten) Zuleitungs-Umformwerkzeugs wird typischerweise durchgeführt, während Teilbereiche der äußeren Zuleitungen 3f nahe den Stellen, wo die äußeren Zuleitungen 3f aus den seitlichen Oberflächen des Versiegelungsharzes 5 herausragen, durch eine (nicht veranschaulichte) Klemmvorrichtung fixiert sind. Die ersten Biegungen 3g können somit nicht an den seitlichen Oberflächen des Versiegelungsharzes 5 vorgesehen werden.
  • Das Fixieren des Versiegelungsharzes 5 ist die einzige Möglichkeit, die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 vorzusehen. Falls das Biegen unter Verwendung des (nicht veranschaulichten) Zuleitungs-Umformwerkzeugs durchgeführt wird, während das Versiegelungsharz 5 fixiert ist, kann jedoch eine große Spannung auf das Versiegelungsharz 5 aufgebracht werden was eine Rissbildung des Versiegelungsharzes 5 verursacht, da das Versiegelungsharz 5 aus einem Harz gebildet ist.
  • In der Halbleitervorrichtung 202 sind jedoch die Oberflächen der Teilbereiche der inneren Zuleitungen 3e, die mit den äußeren Zuleitungen 3f verbunden sind, wie oben beschrieben aus dem Versiegelungsharz 5 freigelegt.
  • Wenn die äußeren Zuleitungen 3f unter Verwendung des (nicht veranschaulichten) Zuleitungs-Umformwerkzeugs gebogen werden, kann somit eine Haltevorrichtung 10 mit den Teilbereichen der inneren Zuleitungen 3f, die aus dem Versiegelungsharz 5 freigelegt sind, in Kontakt gebracht und daran fixiert werden, wie in 14 dargestellt ist, so dass die äußeren Zuleitungen 3f an den seitlichen Oberflächen des Versiegelungsharzes 5 gebogen werden können.
  • Somit können die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 vorgesehen werden, ohne eine Rissbildung des Versiegelungsharzes 5 zu verursachen, und können die äußeren Zuleitungen 3f so gebogen werden, dass sie sich in die Richtung auf der Seite der oberen Oberfläche der Die-Pads 3a erstrecken.
  • Wie in 2 dargestellt ist, sind darüber hinaus die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 angeordnet, und ein Abstand L1 zwischen den von den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 ausgehenden äußeren Zuleitungen 3f kann reduziert werden.
  • Wie oben beschrieben wurde, sind die Oberflächen der Teilbereiche der inneren Zuleitungen 3e aus dem Versiegelungsharz 5 freigelegt und ragen die äußeren Zuleitungen 3f aus den gegenüberliegen seitlichen Oberflächen des Versiegelungsharzes 5 heraus und weisen die ersten Biegungen 3g derart auf, dass sie sich so erstrecken, dass der Abstand L1 zwischen den äußeren Zuleitungen 3f reduziert werden kann. Die Halbleitervorrichtung 202, die die äußeren Zuleitungen 3f aufweist, kann dadurch miniaturisiert werden. Die Layout-Fläche zur Implementierung der Halbleitervorrichtung 202 auf einem Steuerungssubstrat kann reduziert werden.
  • Darüber hinaus ragen die äußeren Zuleitungen 3f aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, so dass es nicht notwendig ist, eine Gussform 7 mit einem Schlitz wie in der offengelegten japanischen Patentanmeldung Nr. H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 11) offenbart in einem Versiegelungsschritt neu vorzubereiten. Das Versiegeln kann unter Verwendung der herkömmlichen Gussform 7, die bisher verwendet wurde, durchgeführt werden, so dass die Häufigkeit eines Ersatzes der Gussform 7 durch eine neue Gussform 7 und eine Zunahme des Wartungsaufwands der Gussform 7 unterdrückt bzw. gedrückt werden können, und somit kann die Halbleitervorrichtung 202 mit hoher Produktivität erhalten werden.
  • Als Nächstes wird ein Verfahren zum Herstellen einer Halbleitervorrichtung beschrieben.
  • 3 ist ein Flussdiagramm, das sich auf das Verfahren zum Herstellen einer Halbleitervorrichtung bezieht.
  • Ein Bauteilvorbereitungsschritt (S1) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 4 ist eine Draufsicht, die einen Zustand nach dem Bauteilvorbereitungsschritt, um den Leiterrahmen vorzubereiten, darstellt, und 5. ist eine Querschnittsansicht entlang der Linie B-B von 4.
  • Wie in 4 und 5 dargestellt ist, wird der einzelne Leiterrahmen 3, der die inneren Zuleitungen 3e mit den Die-Pads 3a und den Die-Pads 3b, die Verbindungsstege 3c, den Rahmen 3d und die äußeren Zuleitungen 3f aufweist, vorbereitet (S1).
  • Die Verbindungsstege 3c verbinden die äußeren Zuleitungen 3f in einer zu den äußeren Zuleitungen 3f orthogonalen Richtung. Der Rahmen 3d ist ein peripherer Teilbereich des Leiterrahmens 3 und verbindet die äußeren Zuleitungen 3f und die Verbindungsstege 3c. Wie in 5 dargestellt ist, weisen die inneren Zuleitungen 3e jeweils ein gestuftes Profil auf. Das gestufte Profil jeder der inneren Zuleitungen 3e wird durch Pressen gebildet.
  • Der in 4 dargestellte Leiterrahmen 3 ist derjenige für eine einzige Halbleitervorrichtung 202; aber der Leiterrahmen 3 kann eine Vielzahl von Halbleitervorrichtungen 202 enthalten. Die Vielzahl von Halbleitervorrichtungen 202 kann durch gemeinsames und gleichzeitiges Versiegeln in einem unten beschriebenen Versiegelungsschritt (S4) erhalten werden, was eine höhere Produktivität ermöglicht.
  • Ein Die-Bondingschritt (S2) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 6 ist eine Draufsicht, die einen Zustand nach dem Die-Bondingschritt, um die Halbleiterelemente 1a und die Halbleiterelemente 1b zu montieren, darstellt.
  • Die Halbleiterelemente 1a werden durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3a montiert. Ähnlich werden die Halbleiterelemente 1b durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3b montiert. Die Verbindungsmaterialien 2 können Pasten oder Folien sein. Die Halbleiterelemente 1a und die Halbleiterelemente 1b können zusammen und gleichzeitig mittels Reflow bzw. Wiederaufschmelzen verbunden werden.
  • Ein Verdrahtungsschritt (S3) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 7 ist eine Draufsicht, die einen Zustand nach dem Verdrahtungsschritt, um eine Verdrahtung unter Verwendung der Metalldrähte 4a und der Metalldrähte 4b durchzuführen, darstellt, und 8 ist eine Querschnittsansicht entlang der Linie C-C von 7.
  • Die Metalldrähte 4a verdrahten die Halbleiterelemente 1a und die inneren Zuleitungen 3e, und die Metalldrähte 4b verdrahten die Halbleiterelemente 1b, die Halbleiterelemente 1a und die inneren Zuleitungen 3e. In einem Verdrahtungsverfahren wendet ein (nicht veranschaulichtes) Ultraschallwerkzeug Ultraschallschwingungen während einer Druckbeaufschlagung an, um die Metalldrähte 4a und die Metalldrähte 4b mit Ultraschall zu verbinden.
  • Die Anzahl an Richtungen der Ultraschallschwingungen kann Eins oder Zwei sein. Ein Verbinden mittels Ultraschall wird durchgeführt, während der Leiterrahmen 3 unter einer inerten Atmosphäre, die nach Bedarf Stickstoff (N2) enthält, erhitzt wird, um eine Verdrahtung mit einer hohen Verbindungsstärke und hoher Zuverlässigkeit zu erhalten.
  • Der Versiegelungsschritt (S4) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 9 ist eine Querschnittsansicht, die den Versiegelungsschritt (S4), um ein Versiegeln mit einem Harz durchzuführen, darstellt.
  • Ein Versiegelungsverfahren ist ein eine Gussform nutzendes Spritzpress- bzw. Transfer-Molding-Verfahren. Die Gussform 7 umfasst ein Paar aus einer oberen Gussform 7a und einer unteren Gussform 7b, und (nicht veranschaulichte) Heizeinrichtungen sind in der oberen Gussform 7a und der unteren Gussform 7b eingebettet. Die (nicht veranschaulichten) Heizeinrichtungen erhöhen die Temperatur der oberen Gussform 7a und der unteren Gussform 7b. Der Leiterrahmen 3 und die isolierende Wärmeableitungsplatte 6 werden nach Abschluss des Verdrahtungsschritt (S3) in einen Innenraum der die obere Gussform 7a und die untere Gussform 7b umfassenden Gussform 7 platziert, und ein wärmehärtendes Harz wird durch einen (nicht veranschaulichten) Anschnitt als ein zwischen der oberen Gussform 7a und der unteren Gussform 7b angeordneter Harzeinlass in den Innenraum der Gussform 7 eingespritzt.
  • Der Versiegelungsschritt (S4) wird abgeschlossen, indem eine Nachhärtung aufgrund einer Erwärmung nach der Einspritzung des Harzes durchgeführt wird, um das Versiegelungsharz 5 vollständig auszuhärten.
  • 10 ist eine Draufsicht, die einen Zustand nach dem Versiegelungsschritt, um ein Versiegeln mit dem Harz durchzuführen, darstellt, und 11 ist eine Querschnittsansicht entlang der Linie D-D von 10. Die inneren Zuleitungen 3e sind mit dem wärmehärtenden Harz versiegelt und liegen innerhalb des Versiegelungsharzes 5; wie in 10 und 11 dargestellt ist, sind aber die Oberflächen der Teilbereiche der inneren Zuleitungen 3e so versiegelt, dass sie in Draufsicht aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt sind.
  • Im Versiegelungsschritt (S4) wird die isolierende Wärmeableitungsplatte 6 mittels eines Transfer-Molding-Verfahrens gebildet und kann an den unteren Oberflächen der Die-Pads 3a aufgrund einer Erwärmung von der Gussform 7 mit der erhöhten Temperatur haften, wodurch eine extrem hohe Produktivität ermöglich wird.
  • Ein Verbindungssteg-Schneidschritt (S5) und ein Plattierungsschritt (S6) des Verfahrens zum Herstellen einer Halbleitervorrichtung werden beschrieben. 12 ist eine Draufsicht, die einen Zustand nach dem Verbindungssteg-Schneidschritt, um die Verbindungsstege zu schneiden, darstellt.
  • Die Verbindungsstege 3c werden unter Verwendung eines (nicht veranschaulichten) Verbindungssteg-Schneidwerkzeugs mittels Scherung geschnitten und entfernt. Die äußeren Zuleitungen 3f, die Oberflächen der Teilbereiche der inneren Zuleitungen 3e, die aus dem Versiegelungsharz 5 freigelegt sind, und der Rahmen 3d werden dann im Plattierungsschritt (S6) plattiert. Ein Plattierungsmaterial ist Zinn (Sn) oder eine Zinn (Sn) enthaltende Legierung.
  • Ein Rahmen-Schneidschritt (S7) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 13 ist eine Draufsicht, die einen Zustand nach dem Rahmen-Schneidschritt, um den Rahmen 3d zu schneiden, darstellt. Der Rahmen 3d wird unter Verwendung eines (nicht veranschaulichten) Rahmen-Schneidwerkzeugs mittels Scherung geschnitten und entfernt.
  • Ein Zuleitungs-Umformschritt (S8) des Verfahrens zum Herstellen einer Halbleitervorrichtung wird beschrieben. 14 ist eine Querschnittsansicht, die einen Zustand des Zuleitungs-Umformschritts (S8), um die äußeren Zuleitungen 3f zu biegen, darstellt.
  • Die Haltevorrichtung 10 wird mit den Teilbereichen der inneren Zuleitungen 3e, die mit den äußeren Zuleitungen 3f verbunden und aus dem Versiegelungsharz 5 freigelegt sind, in Kontakt gebracht und daran fixiert. Die äußeren Zuleitungen 3f werden in Richtung der in 14 dargestellten Pfeile W durch das (nicht veranschaulichte) Zuleitungs-Umformwerkzeug einer Last ausgesetzt. Die ersten Biegungen 3g werden dadurch an den seitlichen Oberflächen des Versiegelungsharzes 5 vorgesehen, und die äußeren Zuleitungen 3f, die aus den seitlichen Oberflächen des Versiegelungsharzes 5 herausragen, werden gebogen und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a entlang den seitlichen Oberflächen des Versiegelungsharzes 5.
  • Infolgedessen können die äußeren Zuleitungen 3f unter im Wesentlichen rechten Winkeln an den an den seitlichen Oberflächen des Versiegelungsharzes 5 vorgesehenen ersten Biegungen 3g gebogen werden, ohne eine Rissbildung des Versiegelungsharzes 5 zu verursachen.
  • Die äußeren Zuleitungen 3f können mittels Rollenbiegen oder Nockenbiegen gebogen werden.
  • Selbst wenn die Stellen, an denen die äußeren Zuleitungen 3f angeordnet sind, mit einer Spezifikation der Halbleitervorrichtung 202 variieren, kann ein Versiegeln unter Verwendung der gleichen Gussform 7 durchgeführt werden, da nur die Anordnung und die Formen der inneren Zuleitungen 3e und der äußeren Zuleitungen 3f variieren. Das (nicht veranschaulichte) Zuleitungs-Umformwerkzeug kann einfach so eingestellt werden, dass die äußeren Zuleitungen 3f derart gebogen werden, dass sie die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 so aufweisen, dass sie sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a erstrecken.
  • Wie oben beschrieben wurde, werden gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung die Oberflächen der Teilbereiche der inneren Zuleitungen 3e aus dem Versiegelungsharz 5 freigelegt, und die äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus und weisen die ersten Biegungen 3g derart auf, dass sie sich so erstrecken, dass der Abstand L1 zwischen den äußeren Zuleitungen 3f reduziert werden kann. Die Halbleitervorrichtung 202, die die äußeren Zuleitungen 3f aufweist, kann dadurch miniaturisiert werden. Die Layout-Fläche zur Implementierung der Halbleitervorrichtung 202 auf dem Steuerungssubstrat kann reduziert werden.
  • Darüber hinaus ragen die äußeren Zuleitungen 3f aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, sodass es nicht notwendig ist, die Gussform 7 mit dem Schlitz wie in der offengelegten japanischen Patentanmeldung Nr. H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 10) offenbart im Versiegelungsschritt (S4) neu vorzubereiten. Die Versiegelung kann unter Verwendung der herkömmlichen Gussform 7, die bisher verwendet worden ist, durchgeführt werden, sodass die Häufigkeit eines Ersatzes der Gussform 7 durch die neue Gussform 7 und die Zunahme des Wartungsaufwands der Gussform 7 gedrückt werden können, und somit ermöglicht das Verfahren zum Herstellen einer Halbleitervorrichtung eine hohe Produktivität.
  • In der Ausführungsform 1 sind die Halbleiterelemente 1a durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3a montiert und sind die Halbleiterelemente 1b durch die Verbindungsmaterialien 2 an die oberen Oberflächen der Die-Pads 3b montiert. Die Metalldrähte 4a und die Metalldrähte 4b verdrahten elektrisch die Halbleiterelemente 1a, die Halbleiterelemente 1b und die inneren Zuleitungen 3e. Die isolierende Wärmeableitungsplatte 6 haftet an den unteren Oberflächen der Die-Pads 3a und leitet von den Halbleiterelementen 1a erzeugte Wärme ab.
  • Die Halbleiterelemente 1a, die Halbleiterelemente 1b, die Die-Pads 3a, die Die-Pads 3b und die inneren Zuleitungen 3e sind mit dem Versiegelungsharz 5 versiegelt; die Oberflächen der Teilbereiche der inneren Zuleitungen 3e sind aber aus dem Versiegelungsharz 5 freigelegt.
  • Die mit den inneren Zuleitungen 3e verbundenen äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, weisen die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 auf, sind unter im Wesentlichen rechten Winkeln gebogen und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a.
  • Mit der Konfiguration wie oben beschrieben kann die Halbleitervorrichtung 202 einfach miniaturisiert erhalten werden. Darüber hinaus kann die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202 reduziert werden.
  • Die Halbleitervorrichtung 202 kann 8% bis 20% kleiner als eine Halbleitervorrichtung wie in der offengelegten japanischen Patentanmeldung Nr. S62-229865 (die fünfte Zeile in der unteren rechten Spalte auf Seite 2 bis zur sechsten Zeile in der oberen linken Spalte auf Seite 3 und 1 bis 5) offenbart sein.
  • Es besteht keine Notwendigkeit, die Gussform 7 mit dem Schlitz wie in der offengelegten japanischen Patentanmeldung Nr. H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 11) offenbart neu vorzubereiten, und eine Versiegelung kann unter Verwendung der herkömmlichen Gussform 7, die bisher verwendet worden ist, durchgeführt werden, was eine hohe Produktivität ermöglicht.
  • Die Teilbereiche der inneren Zuleitungen 3e sind in Draufsicht aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt, und die äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 wie in 2 dargestellt heraus, sodass ein ausreichender Isolierabstand als Abstand L2 von einer Grenzfläche zwischen der Metallschicht 6b der isolierenden Wärmeableitungsplatte 6 und dem an der isolierenden Wärmeableitungsplatte 6 angebrachten (nicht veranschaulichten) Kühler bis zu den ersten Biegungen 3g gewährleistet werden kann.
  • Darüber hinaus kann jedes der Halbleiterelemente 1a ein rückwärtsleitender Bipolartransistor mit isoliertem Gate (RC-IGBT) sein, der einen IGBT und eine Freilaufdiode aufweist, die als ein einziges Stück ausgebildet sind. 15 ist eine Querschnittsansicht einer Halbleitervorrichtung 202a, die RC-IGBTs als die Halbleiterelemente 1a enthält.
  • Da ein Paar aus dem IGBT und der FWD durch einen einzigen RC-IGBT ersetzt werden kann, kann die zur Montage der Halbleiterelemente 1a erforderliche Fläche der Die-Pads 3a signifikant reduziert werden. Die Größe des Versiegelungsharzes 5 wird folglich reduziert, sodass die Halbleitervorrichtung 202a miniaturisiert werden kann. Die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202a kann reduziert werden.
  • Die Halbleiterelemente 1a können jeweils einen sogenannten Halbleiter mit breiter Bandlücke aufweisen, der aus einem Material wie etwa Siliziumcarbid (SiC), Galliumnitrid (GaN) und Diamant gebildet ist und eine breitere Bandlücke als Silizium (Si) aufweist.
  • Die Verwendung der Elemente, die jeweils den Halbleiter mit breiter Bandlücke enthalten, ermöglicht eine Reduzierung der Größe der Halbleiterelemente 1a, da sie verglichen mit jenen, die Silizium (Si) enthalten, einen Leistungsverlust reduzieren und einen Betrieb bei hoher Temperatur durchführen können. Das heißt, die Fläche der Die-Pads 3a kann reduziert werden, um dadurch die Größe des Versiegelungsharzes 5 zu reduzieren, sodass die Halbleitervorrichtung 202 miniaturisiert werden kann. Die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202 kann reduziert werden.
  • Ein thermisch leitfähiges Material 8 kann auf einer unteren Seite der isolierenden Wärmeableitungsplatte 6, das heißt der Oberfläche der isolierenden Wärmeableitungsplatte 6, die der Oberfläche entgegengesetzt ist, auf der die Die-Pads 3a liegen, vorgesehen werden. 16 ist eine Querschnittsansicht einer das thermisch leitfähige Material 8 enthaltenden Halbleitervorrichtung 202b.
  • Das thermisch leitfähige Material 8 ist ein plattenartiges Thermal-Interface-Material (TIM). Das thermisch leitfähige Material 8 ermöglicht, dass die isolierende Wärmeableitungsplatte 6 von den Halbleiterelementen 1a erzeugte Wärme zum an der isolierenden Wärmeableitungsplatte 6 angebrachten (nicht dargestellten) Kühler effizient ableitet. Das thermisch leitfähige Material 8 kann beispielsweise eine Graphitfolie sein. Da die Halbleitervorrichtung 202b aufgrund der Halbleiterelemente 1a eine große Temperaturänderung erfährt, kann eine typische Wärmeleitpaste eine Verschlechterung aufgrund eines Pump-out (engl.: pump-out) verursachen und den thermischen Widerstand erhöhen.
  • Das TIM wird jedoch weicher und durchläuft mit der Temperatur eine Phasenänderung und kann folglich auf die große Temperaturänderung der Halbleitervorrichtung 202b reagieren und einen stabilen thermischen Widerstand aufrechterhalten. Die Halbleitervorrichtung 202b kann dadurch gewünschte elektrische Eigenschaften aufrechterhalten.
  • Das thermisch leitfähige Material 8 hat eine Dicke von 0,03 mm bis 0,2 mm. Das thermisch leitfähige Material 8 kann eine hohe Wärmeleitfähigkeit aufweisen, indem ein Metallfüllstoff darin beigemischt wird.
  • Zur Vereinfachung der Produktion kann das thermisch leitfähige Material 8 nicht nur auf der unteren Seite der isolierenden Wärmeableitungsplatte 6, sondern auch auf der gesamten Oberfläche vorgesehen werden, die mit dem (nicht veranschaulichten) Kühler in Kontakt sein soll, einschließlich einer unteren Oberfläche des Versiegelungsharzes 5 wie in 16 dargestellt.
  • Die Halbleitervorrichtung 202b kann miniaturisiert werden, indem Bedenken bezüglich einer Zunahme des thermischen Widerstands und der Sicherstellung einer ausreichenden Wärmeableitung an einer Grenzfläche zwischen der Halbleitervorrichtung 202b und dem (nicht veranschaulichten) Kühler Rechnung getragen wird. Die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202b kann reduziert werden.
  • Ausführungsform 2
  • 17 ist eine Draufsicht einer Halbleitervorrichtung 202c gemäß einer Ausführungsform 2, und 18 ist eine Querschnittsansicht entlang der Linie E-E von 17. Die Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung in der vorliegenden Ausführungsform weisen viele, mit jenen in Ausführungsform 1 gemeinsame Komponenten auf. Folglich wird nur der Unterschied gegenüber der Halbleitervorrichtung und dem Verfahren zum Herstellen einer Halbleitervorrichtung in der Ausführungsform 1 beschrieben, und die gleichen oder entsprechenden Komponenten tragen das gleiche Bezugszeichen, und deren Beschreibung wird weggelassen. Der Unterschied gegenüber der Ausführungsform 1 ist eine Konfiguration, in der die äußeren Zuleitungen 3f zusätzlich zu den ersten Biegungen 3g zweite Biegungen 3h aufweisen und parallel zu freigelegten Oberflächen der inneren Zuleitungen 3e angeordnet sind, die aus dem Versiegelungsharz 5 freigelegt sind, wie in 17 und 18 dargestellt ist.
  • Wie in 17 und 18 dargestellt ist, weisen die inneren Zuleitungen 3e die freigelegten Oberflächen auf, die die Oberflächen der Teilbereiche der inneren Zuleitungen 3e sind, die aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt sind. Die äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus. Die äußeren Zuleitungen 3f weisen die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 auf, die parallel zu den freigelegten Oberflächen der inneren Zuleitungen 3e angeordnet sind. Darüber hinaus weisen die parallel zu den freigelegten Oberflächen der inneren Zuleitungen 3e angeordneten äußeren Zuleitungen 3f die zweiten Biegungen 3h so auf, dass sie sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a erstrecken.
  • Eine Vielzahl von Teilbereichen von jeder der äußeren Zuleitungen 3f ist gebogen. Die zweiten Biegungen 3h werden unter Verwendung des (nicht veranschaulichten) Zuleitungs-Umformwerkzeug im Zuleitungs-Umformschritt zum Biegen der äußeren Zuleitungen 3f vorgesehen. Die ersten Biegungen 3g werden dann unter Verwendung des (nicht veranschaulichten) Zuleitungs-Formwerkzeugs an den seitlichen Oberflächen des Versiegelungsharzes 5 so vorgesehen, dass die äußeren Zuleitungen 3f parallel zu den freigelegten Oberflächen der inneren Zuleitungen 3e angeordnet sind.
  • Die äußeren Zuleitungen 3f ragen, wie oben beschrieben wurde, aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, weisen die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 auf, sind parallel zu den freigelegten Oberflächen der inneren Zuleitungen 3e angeordnet, die aus dem Versiegelungsharz 5 freigelegt sind, und erstrecken sich in die Richtung auf der Seite der oberen Oberfläche der Die-Pads 3a.
  • Ein Abstand L3 zwischen den äußeren Zuleitungen 3f, die sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a erstrecken, kann folglich kürzer als der Abstand L1 in der Ausführungsform 1 sein.
  • Die mit den inneren Zuleitungen 3e verbundenen äußeren Zuleitungen 3f ragen in der Ausführungsform 2 aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, weisen die ersten Biegungen 3g an den seitlichen Oberflächen des Versiegelungsharzes 5 auf und sind parallel zu den freigelegten Oberflächen angeordnet, die die Oberflächen der Teilbereiche der inneren Zuleitung 3e sind, die aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt sind. Darüber hinaus weisen die parallel zu den freigelegten Oberflächen der inneren Zuleitungen 3e angeordneten äußeren Zuleitungen 3f die zweiten Biegungen 3h auf und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a.
  • Mit einer Konfiguration wie oben beschrieben kann die Halbleitervorrichtung 202c einfach miniaturisiert erhalten werden. Darüber hinaus kann die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202c reduziert werden.
  • Es besteht keine Notwendigkeit, die Gussform 7 mit dem Schlitz wie in der offengelegten japanischen Patentanmeldung H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 11) offenbart neu vorzubereiten, und die Versiegelung kann unter Verwendung der herkömmlichen Gussform 7, die bisher verwendet wurde, durchgeführt werden, was eine hohe Produktivität ermöglicht.
  • Die inneren Zuleitungen 3e weisen die freigelegten Oberflächen auf, die die Oberflächen der Teilbereiche der inneren Zuleitungen 3e sind, die in Draufsicht aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt sind, und die äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 wie in 18 dargestellt heraus, sodass ein ausreichender Isolierabstand als der Abstand L2 von der Grenzfläche zwischen der Metallschicht 6b der isolierenden Wärmeableitungsplatte 6 und dem an der isolierenden Wärmeableitungsplatte 6 angebrachten (nicht dargestellten) Kühler bis zu den ersten Biegungen 3g sichergestellt werden kann.
  • Wie in 19 und 20 dargestellt ist, müssen die äußeren Zuleitungen 3f die zweiten Biegungen 3h nicht aufweisen. 19 ist eine Draufsicht einer Halbleitervorrichtung 202d, in der die zweiten Biegungen 3h nicht vorgesehen sind, und 20 ist eine Querschnittsansicht entlang der Linie F-F von 19.
  • Die äußeren Zuleitungen 3f können, ohne in Durchgangslöcher des Steuerungssubstrats eingesetzt zu werden, an der Oberfläche auf dem Steuerungssubstrat realisiert werden. Dies verbessert eine Wärmeableitung von den äußeren Zuleitungen 3f zum Steuerungssubstrat und ermöglicht einen hohen Stromfluss.
  • Ausführungsform 3
  • 21 ist eine Querschnittsansicht einer Halbleitervorrichtung 202e gemäß einer Ausführungsform 3. Die Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung in der vorliegenden Ausführungsform können viele, mit jenen in der Ausführungsform 1 gemeinsame Komponenten aufweisen. Folglich wird nur der Unterschied gegenüber der Halbleitervorrichtung und dem Verfahren zum Herstellen der Halbleitervorrichtung in der Ausführungsform 1 beschrieben, und die gleichen oder entsprechenden Komponenten tragen das gleiche Bezugszeichen, und deren Beschreibung wird weggelassen. Der Unterschied gegenüber der Ausführungsform 1 ist eine Konfiguration, in der die äußeren Zuleitungen 3f an den ersten Biegungen 3g Kerben 9 aufweisen, wie in 21 dargestellt ist.
  • 22 ist eine Draufsicht, die einen Zustand nach dem Bauteilvorbereitungsschritt, um den Leiterrahmen 3 der Halbleitervorrichtung 202e vorzubereiten, darstellt. Wie in 22 dargestellt ist, werden die Kerben 9, die jeweils eine Tiefe von annähernd 20% der Dicke des Leiterrahmens 3 aufweisen, durch Pressen in Oberflächen vorgesehen, die die ersten Biegungen 3g sein sollen und beim Biegen einer Druckspannung ausgesetzt sind. Die Kerben 9 können durch Pressen einfach vorgesehen werden, was eine hohe Produktivität ermöglicht.
  • 23 ist eine Querschnittsansicht, die einen Zustand nach dem Versiegelungsschritt, um ein Versiegeln der Halbleitervorrichtung 202e mit dem Harz durchzuführen, darstellt. Wie in 23 dargestellt ist, sind die Kerben 9 in den Oberflächen angeordnet, die beim Biegen der Druckspannung ausgesetzt werden, sodass die äußeren Zuleitungen 3f einfach und genau im Zuleitungs-Umformschritt (S8) gebogen werden können, was eine hohe Produktivität ermöglicht.
  • Wenn die Halbleitervorrichtung 202e auf dem Steuerungssubstrat implementiert wird, kann eine Fehlausrichtung der äußeren Zuleitungen 3f durch genaues Biegen unterdrückt werden und kann die Halbleitervorrichtung 202e einfach realisiert werden.
  • Die mit den inneren Zuleitungen 3e verbundenen äußeren Zuleitungen 3f ragen auch in der Ausführungsform 3 aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 heraus, weisen an den seitlichen Oberflächen des Versiegelungsharzes 5 die ersten Biegungen 3g mit den Kerben 9 in den Oberflächen auf, die beim Biegen der Druckspannung ausgesetzt werden, sind unter im Wesentlichen rechten Winkeln gebogen und erstrecken sich in die Richtung auf der Seite der oberen Oberflächen der Die-Pads 3a.
  • Mit einer Konfiguration wie oben beschrieben kann die Halbleitervorrichtung 202e einfach miniaturisiert erhalten werden. Die Layout-Fläche der auf dem Steuerungssubstrat implementierten Halbleitervorrichtung 202e kann reduziert werden. Darüber hinaus kann die Halbleitervorrichtung 202e auf dem Steuerungssubstrat einfach positioniert und implementiert werden.
  • Es besteht keine Notwendigkeit, die Gussform 7 mit dem Schlitz wie in der offengelegten japanischen Patentanmeldung Nr. H10-223825 (Absätze 0030, 0032 bis 0033, 0036 und 9 und 11) offenbart neu vorzubereiten, und eine Versiegelung kann unter Verwendung der herkömmlichen Gussform 7, die bisher verwendet worden ist, durchgeführt werden, was eine hohe Produktivität ermöglicht.
  • Die inneren Zuleitungen 3e weisen die freigelegten Oberflächen auf, die die Oberflächen der Teilbereiche der inneren Zuleitung 3e sind, die in Draufsicht aus der oberen Oberfläche des Versiegelungsharzes 5 freigelegt sind, und die äußeren Zuleitungen 3f ragen aus den gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes 5 wie in 21 dargestellt so heraus, dass ein ausreichender Isolierabstand als der Abstand L2 von der Grenzfläche zwischen der Metallschicht 6b der isolierenden Wärmeableitungsplatte 6 und dem an der isolierenden Wärmeableitungsplatte 6 angebrachten (nicht veranschaulichten) Kühler bis zu den ersten Biegungen 3g sichergestellt werden kann.
  • Ausführungsform 4
  • Die Halbleitervorrichtung 202 gemäß der Ausführungsform 1, die oben beschrieben wurde, wird für einen Leistungswandler in der vorliegenden Ausführungsform verwendet. Die vorliegende Erfindung ist nicht auf einen besonderen Leistungswandler beschränkt; es wird aber in der Ausführungsform 4 ein Fall beschrieben, in dem die vorliegende Erfindung für einen Dreiphasen-Inverter verwendet wird.
  • 24 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems darstellt, für das der Leistungswandler gemäß der Ausführungsform 4 verwendet wurde.
  • Das in 24 dargestellte Leistungsumwandlungssystem enthält eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt dem Leistungswandler 200 DC-Leistung bereit. Die Stromversorgung 100 kann in verschiedenen Formen ausgestaltet sein und kann beispielsweise von einem DC-System, einer Solarzelle oder einer Speicherbatterie gebildet werden und kann von einer Gleichrichterschaltung oder einem mit einem AC-System verbundenen AC/DC-Wandler gebildet werden. Die Stromversorgung 100 kann von einem DC/DC-Wandler gebildet werden, der vom DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Der Leistungswandler 200 ist ein zwischen die Stromversorgung 100 und die Last 300 geschalteter Dreiphasen-Inverter und wandelt die von der Stromversorgung 100 bereitgestellte und eingespeiste DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Wie in 24 dargestellt ist, enthält der Leistungswandler 200 eine Hauptumwandlungsschaltung 201, um die DC-Leistung in die AC-Leistung zur Abgabe umzuwandeln, und eine Steuerungsschaltung 203, um an die Hauptumwandlungsschaltung 201 ein Steuerungssignal abzugeben, um die Hauptumwandlungsschaltung 201 zu steuern.
  • Die Last 300 ist ein Dreiphasenmotor, der durch die vom Leistungswandler 200 bereitgestellte AC-Leistung angetrieben wird. Die Last 300 ist nicht auf diese für eine bestimmte Anwendung beschränkt, ist ein an verschiedenen Arten eines elektrischen Geräts montierter Motor und wird beispielsweise als Motor für Hybridfahrzeuge, Elektrofahrzeuge, Schienenfahrzeuge, Aufzüge und eine Klimaanlage verwendet.
  • Im Folgenden wird der Leistungswandler 200 im Detail beschrieben. Die Hauptumwandlungsschaltung 201 enthält (nicht veranschaulichte) Schaltelemente und Freilaufdioden und wandelt die von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 durch Schalten der Schaltelemente die AC-Leistung bereit. Die Hauptumwandlungsschaltung 201 kann verschiedene spezifische Schaltungskonfigurationen aufweisen, und die Hauptumwandlungsschaltung 201 gemäß der vorliegenden Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und kann sechs Schaltelemente und sechs Freilaufdioden enthalten, die mit den jeweiligen Schaltelementen antiparallel verbunden sind. Die Schaltelemente und die Freilaufdioden der Hauptumwandlungsschaltung 201 werden jeweils von der Halbleitervorrichtung entsprechend jener in einer beliebigen der oben beschriebenen Ausführungsform 1 bis 3 gebildet. Ein Fall, in dem die Schaltelemente und die Freilaufdioden jeweils von der Halbleitervorrichtung 202 gemäß der Ausführungsform 1 gebildet werden, wird hierin beschrieben. Je zwei Schaltelemente aus den sechs Schaltelementen sind miteinander in Reihe geschaltet, um Paare oberer und unterer Arme zu bilden, und die Paare oberer und unterer Arme bilden jeweilige Phasen (eine U-Phase, eine V-Phase und eine W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse der jeweiligen Paare oberer und unterer Arme, das heißt drei Ausgangsanschlüsse, der Hauptumwandlungsschaltung 201 sind mit der Last 300 verbunden.
  • Die Hauptumwandlungsschaltung 201 enthält eine (nicht veranschaulichte) Ansteuerungsschaltung, um jedes der Schaltelemente anzusteuern, und die Ansteuerungsschaltung kann in der Halbleitervorrichtung 202 eingebaut sein oder kann getrennt von der Halbleitervorrichtung 202 vorgesehen sein. Die Ansteuerungsschaltung erzeugt ein Ansteuerungssignal, um jedes der Schaltelemente der Hauptumwandlungsschaltung 201 anzusteuern, und stellt einer Steuerungselektrode von jedem der Schaltelemente der Hauptumwandlungsschaltung 201 das Ansteuerungssignal bereit. Konkret gibt die Ansteuerungsschaltung gemäß dem Steuerungssignal von der Steuerungsschaltung 203, die unten beschrieben werden wird, an die Steuerungselektrode jedes der Schaltelemente ein Ansteuerungssignal, um das Schaltelement in einen Ein-Zustand zu schalten, und ein Ansteuerungssignal, um das Schaltelement in einen Aus-Zustand zu schalten, ab. Das Ansteuerungssignal ist ein Spannungssignal (ein Ein-Signal), das gleich einer oder größer als eine Schwellenspannung des Schaltelements ist, wenn das Schaltelement im Ein-Zustand gehalten wird, und ist ein Spannungssignal (ein Aus-Signal), das gleich der oder geringer als die Schwellenspannung des Schaltelements ist, wenn das Schaltelement im Aus-Zustand gehalten wird.
  • Die Steuerungsschaltung 203 steuert die Schaltelemente der Hauptumwandlungsschaltung 201, sodass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret wird basierend auf der der Last 300 bereitzustellenden Leistung eine Zeit (Ein-Zeit), während der jedes der Schaltelemente der Hauptumwandlungsschaltung 201 im Ein-Zustand sein soll, berechnet. Beispielsweise kann die Hauptumwandlungsschaltung 201 durch eine PWM-Steuerung gesteuert werden, um die Ein-Zeit von jedem der Schaltelemente gemäß einer abzugebenden Spannung zu modulieren. Ein Steuerungsbefehl (das Steuerungssignal) wird an die Ansteuerungsschaltung der Hauptumwandlungsschaltung 201 so zu jedem Zeitpunkt abgegeben, dass das Ein-Signal an ein Schaltelement abgegeben wird, das im Ein-Zustand sein soll, und das Aus-Signal an ein Schaltelement abgegeben wird, das im Aus-Zustand sein soll. Die Ansteuerungsschaltung gibt als das Ansteuerungssignal das Ein-Signal oder das Aus-Signal an die Steuerungselektrode jedes der Schaltelemente gemäß dem Steuerungssignal ab.
  • Im Leistungswandler gemäß der vorliegenden Ausführungsform wird die Halbleitervorrichtung 202 gemäß der Ausführungsform 1 für sowohl die Schaltelemente als auch die Freilaufdioden der Hauptumwandlungsschaltung 201 verwendet, um die Betriebssicherheit zu verbessern.
  • Ein Beispiel, in dem die vorliegende Erfindung für den Dreiphasen-Inverter mit zwei Niveaus verwendet wird, wurde in der vorliegenden Ausführungsform beschrieben; die vorliegende Erfindung ist aber nicht auf dieses Beispiel beschränkt und kann für verschiedene Leistungswandler verwendet werden. Obgleich der Leistungswandler in der vorliegenden Ausführungsform ein Leistungswandler mit zwei Niveaus ist, kann der Leistungswandler ein Leistungswandler mit drei Niveaus oder mehr Niveaus sein, und die vorliegende Erfindung kann für einen einphasigen Inverter verwendet werden, wenn einer einphasigen Last Leistung bereitgestellt wird. Die vorliegende Erfindung kann für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden, wenn einer DC-Last und dergleichen Leistung bereitgestellt wird.
  • Der Leistungswandler, für den die vorliegende Offenbarung verwendet wurde, ist nicht auf jenen im oben erwähnten Fall beschränkt, in dem die Last der Motor ist, und kann beispielsweise als Stromversorgungsvorrichtung einer Elektroerosionsmaschine, einer Lasermaschine, eines Induktionsherds und eines berührungslosen Stromversorgungssystems verwendet werden und kann ferner als Leistungskonditionierer eines Photovoltaiksystems, eines Speichersystems und dergleichen genutzt werden.
  • Ausführungsformen der vorliegenden Offenbarung können frei miteinander kombiniert werden und können wie jeweils geeignet modifiziert oder weggelassen werden.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 62229865 [0002, 0079]
    • JP H10223825 [0003, 0048, 0074, 0080, 0099, 0109]

Claims (18)

  1. Halbleitervorrichtung (202), aufweisend: ein Halbleiterelement (1a); eine innere Zuleitung (3e), die ein Die-Pad (3a) mit einer oberen Oberfläche aufweist, an die das Halbleiterelement (1a) montiert ist; ein Versiegelungsharz (5), das das Halbleiterelement (1a) und die innere Zuleitung (3e) versiegelt; und eine äußere Zuleitung (3f), die mit dem Halbleiterelement (1a) und der inneren Zuleitung (3e) elektrisch verbunden ist und aus gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes (5) herausragt, wobei die innere Zuleitung (3e) ein gestuftes Profil aufweist und eine Oberfläche eines Teilbereichs der inneren Zuleitung (3e) in Draufsicht aus dem Versiegelungsharz (5) freigelegt ist und die äußere Zuleitung (3f) eine erste Biegung (3g) an jeder der seitlichen Oberflächen des Versiegelungsharzes (5) so aufweist, dass sie sich in eine Richtung auf einer Seite der oberen Oberfläche des Die-Pads (3a) erstreckt.
  2. Halbleitervorrichtung (202) nach Anspruch 1, wobei die äußere Zuleitung (3f) an der ersten Biegung (3g) eine Kerbe (9) in einer Oberfläche aufweist, die beim Biegen einer Druckspannung ausgesetzt wird.
  3. Halbleitervorrichtung (202) nach Anspruch 1 oder 2, ferner aufweisend eine isolierende Wärmeableitungsplatte (6), die sich auf einer unteren Oberfläche des Die-Pads (3a) befindet, an das das Halbleiterelement (1a) montiert ist, und aus dem Versiegelungsharz (5) freigelegt ist.
  4. Halbleitervorrichtung (202) nach Anspruch 3, ferner aufweisend ein plattenartiges thermisch leitfähiges Material (8), das sich auf einer Oberfläche der isolierenden Wärmeableitungsplatte (6) befindet, die aus dem Versiegelungsharz (5) freigelegt ist.
  5. Halbleitervorrichtung (202) nach einem der Ansprüche 1 bis 4, wobei das Halbleiterelement (1a) ein RC-IGBT ist.
  6. Halbleitervorrichtung (202) nach einem der Ansprüche 1 bis 5, wobei das Halbleiterelement (1a) einen Halbleiter mit breiter Bandlücke aufweist.
  7. Leistungswandler (200), aufweisend eine Hauptumwandlungsschaltung (201), um eingespeiste Leistung zur Abgabe umzuwandeln, wobei die Hauptumwandlungsschaltung die Halbleitervorrichtung (202) nach einem der Ansprüche 1 bis 6 enthält; und eine Steuerungsschaltung (203), um an die Hauptumwandlungsschaltung (201) ein Steuerungssignal abzugeben, um die Hauptumwandlungsschaltung (201) zu steuern.
  8. Halbleitervorrichtung (202c), aufweisend: ein Halbleiterelement (1a); eine innere Zuleitung (3e), die ein Die-Pad (3a) mit einer oberen Oberfläche aufweist, an die das Halbleiterelement (1a) montiert ist; ein Versiegelungsharz (5), das das Halbleiterelement (1a) und die innere Zuleitung (3e) versiegelt; und eine äußere Zuleitung (3f), die mit dem Halbleiterelement (1a) und der inneren Zuleitung (3e) elektrisch verbunden ist und aus gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes (5) herausragt, wobei die innere Zuleitung (3e) ein gestuftes Profil und eine freigelegte Oberfläche aufweist, die eine Oberfläche eines Teilbereichs der inneren Zuleitung (3e) ist und in Draufsicht aus dem Versiegelungsharz (5) freigelegt ist, und die äußere Zuleitung (3f) eine erste Biegung (3g) an jeder der seitlichen Oberflächen des Versiegelungsharzes (5) aufweist und parallel zu der freigelegten Oberfläche der inneren Zuleitung (3e) angeordnet ist, die aus dem Versiegelungsharz (5) freigelegt ist.
  9. Halbleitervorrichtung (202c) nach Anspruch 8, wobei die äußere Zuleitung (3f) eine zweite Biegung (3g) so aufweist, dass sie sich in eine Richtung auf einer Seite der oberen Oberfläche des Die-Pads (3a) erstreckt.
  10. Halbleitervorrichtung (202c) nach Anspruch 8 oder 9, wobei die äußere Zuleitung (3f) an der ersten Biegung (3g) eine Kerbe (9) in einer Oberfläche aufweist, die beim Biegen einer Druckspannung ausgesetzt wird.
  11. Halbleitervorrichtung (202c) nach einem der Ansprüche 8 bis 10, ferner aufweisend eine isolierende Wärmeableitungsplatte (6), die sich auf einer unteren Oberfläche des Die-Pads (3a) befindet, an das das Halbleiterelement (1a) montiert ist, und aus dem Versiegelungsharz (5) freigelegt ist.
  12. Halbleitervorrichtung (202c) nach Anspruch 11, ferner aufweisend ein plattenartiges thermisch leitfähiges Material (8), das sich auf einer Oberfläche der isolierenden Wärmeableitungsplatte (6) befindet, die aus dem Versiegelungsharz (5) freigelegt ist.
  13. Halbleitervorrichtung (202c) nach einem der Ansprüche 8 bis 12, wobei das Halbleiterelement (1a) ein RC-IGBT ist.
  14. Halbleitervorrichtung (202c) nach einem der Ansprüche 8 bis 13, wobei das Halbleiterelement (1a) einen Halbleiter mit breiter Bandlücke aufweist.
  15. Leistungswandler (200), aufweisend: eine Hauptumwandlungsschaltung (201), um eingespeiste Leistung zur Abgabe umzuwandeln, wobei die Hauptumwandlungsschaltung die Halbleitervorrichtung (202c) nach einem der Ansprüche 8 bis 14 enthält; und eine Steuerungsschaltung (203), um an die Hauptumwandlungsschaltung (201) ein Steuerungssignal abzugeben, um die Hauptumwandlungsschaltung (201) zu steuern.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: einen Bauteilvorbereitungsschritt, um einen Leiterrahmen (3) vorzubereiten, der eine innere Zuleitung (3e) mit einem Die-Pad (3a), einen Verbindungssteg (3c), einen Rahmen (3d) und eine äußere Zuleitung (3f) aufweist, wobei der Leiterrahmen ein gestuftes Profil hat; einen Die-Bondingschritt, um ein Halbleiterelement (1a) an das Die-Pad (3a) zu montieren; einen Verdrahtungsschritt, um das Halbleiterelement (1a) und die innere Zuleitung (3e) unter Verwendung eines Metalldrahts (4a) zu verdrahten; einen Versiegelungsschritt, um das Halbleiterelement (1a), den Metalldraht (4a) und die innere Zuleitung (3e) mit einem Versiegelungsharz (5) so zu versiegeln, dass die innere Zuleitung (3e) eine freigelegte Oberfläche aufweist, die eine Oberfläche eines Teilbereichs der inneren Zuleitung (3e) ist und in Draufsicht freigelegt ist; einen Verbindungssteg-Schneidschritt, um den Verbindungssteg (3c) zu schneiden und zu entfernen; einen Plattierungsschritt, um die äußere Zuleitung (3f), die freigelegte Oberfläche der inneren Zuleitung (3e), die aus dem Versiegelungsharz (5) freigelegt ist, und den Rahmen (3d) zu plattieren; einen Rahmen-Schneidschritt, um den Rahmen (3d) zu schneiden und zu entfernen; und einen Zuleitungs-Umformschritt, um die äußere Zuleitung (3f) an gegenüberliegenden seitlichen Oberflächen des Versiegelungsharzes (5) zu biegen.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 16, wobei der Zuleitungs-Umformschritt ein Biegen einer Vielzahl von Teilbereichen der äußeren Zuleitung (3f) umfasst.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 16 oder 17, wobei der Bauteilvorbereitungsschritt ein Vorbereiten des Leiterrahmens (3) umfasst, der die äußere Zuleitung (3f) mit einer Kerbe (9) aufweist.
DE102021120258.2A 2020-10-01 2021-08-04 Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler Pending DE102021120258A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-166641 2020-10-01
JP2020166641A JP7479771B2 (ja) 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置

Publications (1)

Publication Number Publication Date
DE102021120258A1 true DE102021120258A1 (de) 2022-04-07

Family

ID=80738186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021120258.2A Pending DE102021120258A1 (de) 2020-10-01 2021-08-04 Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler

Country Status (4)

Country Link
US (1) US11652032B2 (de)
JP (1) JP7479771B2 (de)
CN (1) CN114284226A (de)
DE (1) DE102021120258A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229865A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体装置及びその製造方法
JPH10223825A (ja) 1997-02-04 1998-08-21 Rohm Co Ltd 樹脂パッケージ型半導体装置、およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905208B2 (ja) * 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP3547045B2 (ja) * 1999-04-22 2004-07-28 株式会社三井ハイテック 半導体装置
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
KR100801621B1 (ko) * 2007-06-05 2008-02-11 서울반도체 주식회사 Ｌｅｄ 패키지
US8569872B2 (en) * 2008-07-01 2013-10-29 Stats Chippac Ltd. Integrated circuit package system with lead-frame paddle scheme for single axis partial saw isolation
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5564369B2 (ja) * 2010-08-31 2014-07-30 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
US9331068B2 (en) * 2013-10-30 2016-05-03 United Silicon Carbide, Inc. Hybrid wide-bandgap semiconductor bipolar switches
DE112014006660B4 (de) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112014007140B4 (de) * 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
US9818675B2 (en) * 2015-03-31 2017-11-14 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
JP6508384B2 (ja) * 2018-03-30 2019-05-08 住友ベークライト株式会社 熱伝導性シートおよび半導体装置
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
JP6999807B2 (ja) * 2018-06-06 2022-01-19 三菱電機株式会社 半導体装置及び電力変換装置
JP7241763B2 (ja) * 2018-09-06 2023-03-17 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229865A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体装置及びその製造方法
JPH10223825A (ja) 1997-02-04 1998-08-21 Rohm Co Ltd 樹脂パッケージ型半導体装置、およびその製造方法

Also Published As

Publication number Publication date
JP7479771B2 (ja) 2024-05-09
CN114284226A (zh) 2022-04-05
JP2022059117A (ja) 2022-04-13
US20220108941A1 (en) 2022-04-07
US11652032B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
DE102012206596B4 (de) Halbleitervorrichtung
DE102015219852A1 (de) Leistungsmodul mit zweiseitiger Kühlung und Verfahren zur Herstellung desselben
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE102018210721A1 (de) Semiconductor module, method for manufacturing the same and electric power conversion device
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112019007349T5 (de) Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
DE112019007411T5 (de) Halbleitermodul und leistungswandlervorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112019007175T5 (de) Leistungshalbleitermodul und leistungswandlergerät
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung
DE112019008007T5 (de) Leistungsmodul und leistungswandlereinheit
DE112019006927T5 (de) Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung sowie leistungswandler
DE112019007415T5 (de) Halbleitermodul und stromwandler
DE112019002333T5 (de) Leistungshalbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsvorrichtung
DE102015115132A1 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed