DE102006012429A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102006012429A1
DE102006012429A1 DE200610012429 DE102006012429A DE102006012429A1 DE 102006012429 A1 DE102006012429 A1 DE 102006012429A1 DE 200610012429 DE200610012429 DE 200610012429 DE 102006012429 A DE102006012429 A DE 102006012429A DE 102006012429 A1 DE102006012429 A1 DE 102006012429A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor device
electrode
chip electrode
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610012429
Other languages
English (en)
Other versions
DE102006012429B4 (de
Inventor
Tetsujiro Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006012429A1 publication Critical patent/DE102006012429A1/de
Application granted granted Critical
Publication of DE102006012429B4 publication Critical patent/DE102006012429B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
    • A47G1/06—Picture frames
    • A47G1/10—Corner clips or corner-connecting appliances for frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Einer der Aspekte der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, die ein Gehäuse (12) aufweist und ein Isolationssubstrat (14), das innerhalb des Gehäuses (12) vorgesehen ist. Sie beinhaltet ebenfalls eine Mehrzahl von Halbleiterchips (20, 22), die auf das Isolationssubstrat (14) montiert sind und von denen jeder eine erste Chipelektrode zum Entgegennehmen eines Steuersignals aufweist, und eine flexible Platine (34), die durch das Gehäuse (12) unterstützt wird, welche einen Rumpfabschnitt (40) und eine Mehrzahl von Leitungsabschnitten (36) aufweist, die sich von dem Rumpfabschnitt (40) ausgehend erstrecken. Jede der ersten Chipelektroden ist elektrisch mit dem entsprechenden der Leitungsabschnitte (36) verbunden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, die die elektrische Verbindung zwischen einer Steuerschaltung und einem Halbleiterchip, der in der Halbleitervorrichtung integriert ist, erleichtert.
  • Bislang wurden Halbleitervorrichtungen auf verschiedenen technischen Gebieten verwendet. Unter ihnen zieht ein Leistungsmodul zum Zuführen eines großen Betrags eines kontrollierten Stroms zu einem Hochleistungsmotor als eine Schlüsselvorrichtung die intensive Aufmerksamkeit von beispielsweise der Industrie für elektrische Schwermaschinen und der Automobilindustrie auf sich.
  • Obwohl dieses hier nicht gezeigt ist, beinhaltet das Leistungsmodul im Allgemeinen ein Gehäuse und ein Isolationssubstrat, das innerhalb des Gehäuses vorgesehen ist. Auf das Isolationssubstrat ist ein Leistungs-Halbleiterchip, beispielsweise ein Chip mit einem Bipolartransistor mit isoliertem Gate oder ein Chip mit einer Freilaufdiode (die hier einfach als „IGBT"-Chip bzw. „FWD"-Chip bezeichnet werden) montiert. Das Leistungsmodul beinhaltet ebenfalls eine Steuerplatine mit einer Steuerschaltung zum Liefern eines Steuersignals (Steuerstroms) mit dem Leistungs-Halbleiterchip und eine Mehrzahl von Anschlußrahmen zum Leiten der Ausgabe des gesteuerten Stroms von dem Leistungs-Halbleiterchip zu einer externen Last, beispielsweise einem Motor, als Antwort auf die Steuersignale.
  • Gemäß dem bekannten Leistungsmodul ist die Steuerplatine im Allgemeinen eine gedruckte Leiterplatine aus einem Material wie beispielsweise Epoxidharz, die steif ist und eine plattenartige Konfiguration aufweist. Die gedruckte Leiterplatine hat zumindest eine Steuerschaltung und eine Mehrzahl von Anschlußflächen, die elektrisch mit den Gateelektroden auf den IGBT-Chips über eine Mehrzahl von leitenden Drähten (dünnen Metallleitungen) verbunden sind. Deshalb werden die Gatesignale von der Steuerschaltung der Gateelektrode der IGBT-Chips zugeführt, welche wiederum einen Schaltvorgang durchführen als Antwort auf die Gatesignale.
  • Das bekannte Leistungsmodul beinhaltet oft ebenfalls einen FWD-Chip, der umgekehrt parallel zu dem IGBT-Chip geschaltet ist, wobei eine Anodenelektrode des FWD-Chips und eine Emitterelektrode des IGBT-Chips ebenfalls über eine Mehrzahl von leitenden Drähten elektrisch mit den Anschlußrahmen verbunden sind. Wenn vier der leitenden Drähte verwendet werden zum elektrischen Verbinden der Emitterelektroden des IGBT-Chips und der Anodenelektroden des FWD-Chips mit dem Anschlußrahmen und ebenfalls vier der leitenden Drähte verwendet werden zum elektrischen Verbinden der Steuerelektroden (beispielsweise der Gateelektrode, einer Stromerfassungselektrode und einer Temperaturerfassungselektrode) des IGBT-Chips mit den Anschlußflächen der Steuerplatine, werden also insgesamt acht der leitenden Drähte benötigt. Wenn das Leistungsmodul sechs Paare (drei Paare von Phasenzweigen, d. h. U-, V- und W-Phasenzweige) der IGBT-Chips und der FWD-Chips aufweist, sind mindestens 48 leitende Drähte erforderlich zum Erreichen der elektrischen Verbindung zum Zusammenbau des Leistungsmoduls.
  • So viele leitende Drähte durch den bekannten Ultraschall-Drahtbondvorgang zu schaffen, erfordert zu viel Zeit, was mehr kostet und dadurch verhindert, daß das Leistungsmodul zu vernünftigen Kosten hergestellt wird.
  • Um diesem Nachteil zu begegnen, wurden verschiedene Techniken zur Erleichterung der elektrischen Verbindung zwischen den Anschlußflächen vorgeschlagen. Beispielsweise offenbart eine der bekannten Techniken, JP A 2004-111619, ein Leistungsmodul in 1-3, das ein Isolationssubstrat 4, eine zweite Harzplatine 8 mit Kupferstrukturen 8b, die auf das Isolationssubstrat 4 montiert ist, einen Kühlkörper 3, der ebenfalls auf dem Isolationssubstrat 4 vorgesehen ist, einen Halbleiterchip (IGBT-Chip) 1, der auf den Kühlkörper 3 montiert ist, und eine erste Harzplatine 5 mit Kupferstrukturen 5b, die auf den Kupferstrukturen 8b der zweiten Harzplatine 8 mittels Lot angebracht sind, beinhaltet. Dabei ist die Chip-Elektrode des Halbleiterchips 1 elektrisch mit der Kupferstruktur 5b der ersten Harzplatine 5 über einen Lotball und eine Lotschicht verbunden. Dadurch weist die erste Harzplatine 5 an beiden Enden Anschlüsse auf, die an den Kupferstrukturen 8b der zweiten Harzplatine 8 angeschlossen sind, sowie ein Paar von Anschlüssen in der Mitte, die an die Chip-Elektroden (d. h. die Gateelektrode und die Emitterelektrode) des IGBT-Chips 1 angeschlossen sind.
    •
  • Wenn jedoch die erste Harzplatine 5 zum Verbinden des Paares ihrer Anschlüsse mit der Gate- und der Emitterelektrode des IGBT-Chips 1, welche nah beieinander angeordnet sind, zusammengebaut wird, müssen sowohl die Anschlüsse als auch die Elektroden auf präzise Weise zueinander ausgerichtet werden. Andernfalls kann der Gateanschluß (oder Emitteranschluß) der Platine 5 eine Brücke (einen Kurzschluß) zwischen der Gate- und der Emitterelektrode des IGBT-Chips 1 machen. Weiterhin weist die erste Harzplatine 5 ein Grundsubstrat aus Weichharz auf, das empfindlich gegenüber der Umgebungstemperatur ist. Eine hohe Temperatur während der Lötung für die elektrische Verbindung zwischen den Anschlüssen der Platine 5 und den Chip-Elektroden des IGBT-Chips 1 kann so Schwierigkeiten beim Ausrichten der Platine 5 zu dem IGBT-Chip 1 verursachen. Mit anderen Worten, eine Fehlausrichtung der Platine 5 zu dem IGBT-Chip 1 kann den Verbindungsfehler des Kurzschlusses verursachen, was die Produktionsausbeute herabsetzt. Andererseits erfordert eine präzise Ausrichtung eine besondere Aufmerksamkeit eines Ausführenden, was die Montagezeit und die Herstellungskosten vergrößert.
  • Weiterhin ist die Kupferstruktur 5b auf der flexiblen Platine 5 eine leitende dünne Schicht, deren Verdrahtungswiderstand eine zu erreichende untere Grenze aufweist. Wenn ein großer Betrag des Stroms zwischen der Emitterelektrode und der Kollektorelektrode des Halbleiterchips, wie dem IGBT-Chip 1, fließt, kann die Kupferstruktur 5b überhitzt werden und die flexible Platine 5 kann während des Schaltvorgangs weich werden und schmelzen, wodurch deshalb eine hinreichende Zuverlässigkeit des Leistungsmoduls während des Betriebs verhindert wird.
  • Der weitere Umfang der Anwendbarkeit der vorliegenden Erfindung wird ersichtlich aus der detaillierten Beschreibung, die hier im Folgenden gegeben wird. Es sollte jedoch beachtet werden, daß die detaillierte Beschreibung und die speziellen Beispiele, die bevorzugte Ausführungsformen der Erfindung zeigen, lediglich zum Zwecke der Veranschaulichung gegeben werden, da verschiedene Abänderungen und Abwandlungen innerhalb des Gedankens und Umfangs der Erfindung für den Fachmann aus dieser detaillierten Beschreibung ersichtlich sind.
  • Einer der Aspekte der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, die ein Gehäuse und ein innerhalb des Gehäuses vorgesehenes Isolationssubstrat beinhaltet. Sie beinhaltet ebenfalls eine Mehrzahl von Halbleiterchips, die auf das Isolationssubstrat montiert sind, von denen jeder eine erste Chip-Elektrode zum Entgegennehmen eines Steuersignals aufweist, und eine flexible Platine, die durch das Gehäuse gehaltert wird, welche einen Rumpfabschnitt und eine Mehrzahl von Leitungsabschnitten, die von dem Rumpfabschnitt ausgehen, beinhaltet. Jede der ersten Chip-Elektroden ist elektrisch mit einem entsprechenden Leitungsabschnitt verbunden.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen und unter Zuhilfenahme der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 eine Draufsicht auf eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 2 eine Querschnittsansicht entlang der Linie II-II von 1,
  • 3 einen Schaltplan der Halbleitervorrichtung von 1,
  • 4 eine Draufsicht auf eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
  • 5 eine Querschnittsansicht entlang der Linie IV-IV von 4,
  • 6 eine vergrößerte Draufsicht, die einen Leitungsabschnitt einer flexiblen Platine, einen langgestreck ten Anschlußrahmen und Chip-Elektroden veranschaulicht,
  • 7 eine Querschnittsansicht entlang der Linie VI-VI von 6,
  • 8 eine Querschnittsansicht der Abwandlung der zweiten Ausführungsform, ähnlich zu 7,
  • 9 eine Querschnittsansicht der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung, ähnlich zu 2,
  • 10A und 10B vergrößerte Querschnittsansichten, die den Leitungs- abschnitt der flexiblen Leiterplatte vor bzw. nach der Verbindung mit der Chip-Elektrode veranschaulichen,
  • 11 eine Draufsicht auf eine Abwandlung der dritten Ausführungsform, ähnlich zu 4,
  • 12 eine Querschnittsansicht entlang der Linie XI-XI von 11,
  • 13 eine Draufsicht auf die Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung, ähnlich zu 4,
  • 14 eine Querschnittsansicht der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung, ähnlich zu 5.
  • Bezugnehmend auf die beigefügten Zeichnungen werden die Details der Ausführungsformen gemäß der vorliegenden Erfindung im Folgenden beschrieben. Obwohl in dieser Beschreibung die Terminologie, die die Richtungen andeutet (beispielsweise „obere" und „untere") zweckmäßigerweise lediglich für ein besseres Verständnis verwendet wird, sollte sie nicht so interpretiert werden, daß diese Terminologie den Umfang der vorliegenden Erfindung einschränkt.
  • Ausführungsform 1
  • Bezugnehmend auf 1 und 2 wird hier eine Halbleitervorrichtung (Leistungsmodul) gemäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben. Das Leistungsmodul 1 der ersten Ausführungsform beinhaltet allgemein eine Metall-Grundplatte 10 eines thermisch leitenden Metalls, beispielsweise Kupfer, und ein Gehäuse 12 eines Isolationsmaterials, beispielsweise Harz, welches an der Metall-Grundplatte 10 angebracht ist.
  • Das Leistungsmodul beinhaltet ebenfalls ein Isolationssubstrat 14, das auf die Metall-Grundplatte 10 über ein leitendes Haftmittel, beispielsweise Lot, montiert ist. Das Isolationssubstrat 14 hat auf einem Paar seiner Hauptoberflächen strukturierte dünne Schichten 16, 17 aus Metall. Auf die obere Oberfläche der strukturierten dünnen Schicht 16 ist ebenfalls zumindest ein Halbleiterchip montiert, der beispielsweise aus sechs Paaren von IGBT-Chips 20 und FWD-Chips 22, wie in 1 veranschaulicht, bestehen kann. Jeder der IGBT-Chips 20 weist eine Steuerelektrode 26 und eine Emitterelektrode 28 auf der oberen Oberfläche auf. Jeder der FWD-Chips 22 hat eine Anodenelektrode 30 auf der oberen Oberfläche. Die Steuerelektrode 26 kann eine Gateelektrode, eine Stromerfassungselektrode und eine Temperaturerfassungselektrode beinhalten.
  • Wie in 2 veranschaulicht, weist das Gehäuse 12 ein Paar von Plateau-Abschnitten 32, 33 auf, die im Wesentlichen auf dem gleichen Niveau sind, wie die oberen Oberflächen des IGBT-Chips 20 und des FWD-Chips 22. Das Leistungsmodul 1 der ersten Ausführungsform beinhaltet eine flexible Platine 34, die auf dem Plateau-Abschnitt 32 näher zu dem IGBT-Chip 20 angebracht ist, und eine Mehrzahl von Anschlußrahmen 42, die durch einen anderen Plateau-Abschnitt 33, der näher zu dem FWD-Chip 22 ist, unterstützt werden und sich durch das Gehäuse 12 nach außen erstrecken. Dadurch ist die untere Oberfläche 37 der flexiblen Platine 34 im Wesentlichen bündig mit der Steuerelektrode 26 und der Emitterelektrode 28 des IGBT-Chips 20 angeordnet.
  • Die flexible Platine 34 der ersten Ausführungsform beinhaltet eine flexible Isolationsschicht aus Polyimidharz und darauf ausgebildete Kupferstrukturen und kann auf flexible Weise deformiert werden zum Absorbieren von mechanischer Belastung, wenn sie gebogen wird und zum Absorbieren von thermischer Belastung bei Temperaturzyklen.
  • Die flexible Platine 34 weist ebenfalls einen Rumpfabschnitt 40 mit im Wesentlichen rechteckigem Aufbau und eine Mehrzahl von langgestreckten Leitungsabschnitten 36 (sechs der Leitungsabschnitte 36 sind in 1 gezeigt), von denen jeder eine Mehrzahl (z. B. vier) von dünnen Kupferleitungen (Leiterbahnen oder Kupferstrukturen) aufweist, die sich auf der unteren Oberfläche 37 des langgestreckten Leitungsabschnitts 36 erstrecken, auf.
  • Weiterhin ist jede der Steuerelektroden 26 des IGBT-Chips 20 elektrisch mit dem entsprechenden Anschluß des Steuer-IC-Chips 66 über die Spitze 38 und die dünne Leitung des Leitungsabschnitts 36 verbunden. Ebenfalls ist ein Leiter 44 auf der flexiblen Platine 34 so vorgesehen, daß die Anschlüsse des Steuer-IC-Chips 66 mit einer externen Steuerschaltung (nicht gezeigt) über die Kupferstrukturen der flexiblen Platine 34 und die Stifte 45 des Verbinders 44 verbunden sind.
  • Der Rumpfabschnitt 40 der flexiblen Platine 34 hat eine Seite gegenüberliegend der Isolationsplatine 14 und die Leitungsabschnitte 36, die in 1 gezeigt sind, erstrecken sich von der gegenüberliegenden Seite des Rumpfabschnitts 40. Wie jedoch nicht veranschaulicht ist, können die Leitungsabschnitte 36 sich von irgendeiner oder mehreren der Seiten, die den rechteckigen Rumpfabschnitt 40 definieren, erstrecken.
  • Jeder der Anschlußrahmen 42 ist elektrisch mit der Anodenelektrode 30 des FWD-Chips 22 und der Emitterelektrode 28 des IGBT-Chips 20 über leitende dünne Drähte aus Metall, beispielsweise Aluminium, verbunden. Der IGBT-Chip 20 und der FWD-Chip 22 sind umgekehrt parallel zueinander geschaltet.
  • Im Allgemeinen ist das Gehäuse 12 mit Silicongel über das Isolationssubstrat 14, die Halbleiterchips 20, 22 (IGBT-Chip und FWD-Chip), die flexible Platine 34 und die leitenden Drähte 46 hinaus zum Schutz derselben aufgefüllt. Das Leistungsmodul 1 beinhaltet weiterhin ein Epoxidharz, das den oberen Abschnitt des Silicongels versiegelt und einen Deckel, der das Epoxidharz bedeckt. Zum besseren Verständnis der vorliegenden Erfindung wurde jedoch die Veranschaulichung des Silicongels, des Epoxidharzes und des Deckels unterlassen.
  • Mit Bezug auf 3 wird hier der Schaltplan des in 1 und 2 gezeigten Leistungsmoduls 1 beschrieben. Das Leistungsmodul 1 beinhaltet drei Phasen (U-, V- und W-Phasen) von Inverterschaltungen, von denen jede ein unteres Potentialpaar des IGBT 20 und des FWD 22 und ein oberes Potentialpaar des IGBT 20 und des FWD 22 aufweist. Ganz oben in den 1 und 3 ist das untere Potentialpaar des IGBT 20 und des FWD 22 gezeichnet, das teilweise die U-Phase der Inverterschaltung definiert. Nahe (unterhalb) dem obersten ist ebenfalls das obere Potentialpaar des IGBT 20 und des FWD 22 veranschaulicht, das teilweise die U-Phase der Inverterschaltung definiert. In ähnlicher Weise sind die Paare des IGBT 20 und des FWD 22, die das untere V-Phasen-Potentialpaar, das obere V-Phasen-Potentialpaar, das untere W-Phasen-Potentialpaar und das obere W-Phasen-Potentialpaar des IGBT 20 und des FWD 22 bilden, aufeinanderfolgend veranschaulicht.
  • Das untere Potentialpaar des IGBT 20 und des FWD 22 beinhaltet bei jeder Phase der Inverterschaltung die Emitterelektrode 28 bzw. die Anodenelektrode 30, welche über leitende Drähte 46 elektrisch mit dem Anschlußrahmen 42 verbunden sind, welcher wiederum mit dem negativen Anschluß einer Gleichspannungsstromversorgung (nicht gezeigt) verbunden ist. Das obere Potentialpaar des IGBT 20 und des FWD 22 beinhaltet bei jeder Phase der Inverterschaltung die Kollektorelektrode bzw. die Kathodenelektrode, welche über die gleiche strukturierte dünne Schicht 16 und ebenfalls über die leitenden Drähte 46 (in 1 ganz unten gezeichnet) elektrisch mit dem Anschlußrahmen 42 verbunden sind, welcher wiederum mit dem positiven Anschluß der Gleichspannungsversorgung verbunden ist.
  • In 3 ist weiterhin die strukturierte dünne Schicht 16, auf der das untere Potentialpaar des IGBT 20 und des FWD 22 montiert ist, elektrisch über die leitenden Drähte 46 sowohl mit dem Anschlußrahmen 42 als auch mit der Emitterelektrode 28 und der Anodenelektrode 30 des entsprechenden oberen Potentialpaars des IGBT 20 bzw. des FWD 22 verbunden. Während in 1 der planare Aufbau des Anschlußrahmens 42 nicht im Detail veranschaulicht ist, wird der in 1 zuoberst gezeigte Anschlußrahmen 42 mit dem U-Phasen-Lastanschluß verbunden und die zweitobersten und drittobersten Anschlußrahmen 42 sind aufeinanderfolgend gezeigt als die V-Phasen- und W-Phasen-Lastanschlüsse.
  • Es sollte beachtet werden, daß, obwohl dies in 1 nicht gezeigt ist, jeder der IGBTs 20 den Steueranschluß 26, beispielsweise die Gateelektrode, die Stromerfassungselektrode und die Temperaturerfassungselektrode, beinhaltet, die elektrisch mit dem Steuer-IC-Chip 66 über die Kupferstruktur auf jedem der Leitungsabschnitte 36 der flexiblen Platine 34 verbunden sind, wie in 3 veranschaulicht.
  • Gemäß der ersten Ausführungsform kann, wie im Detail unten beschrieben wird, jede der Spitzen 38 der Leitungsabschnitte 36 auf einfache Weise mit der entsprechenden Steuerelektrode 26 des IGBT-Chips 20 über irgendein Verbindungsmittel oder irgendein leitendes Haftmittel, beispielsweise Lot, verbunden werden, so daß die IGBT-Chips 20 insgesamt und auf einfache Weise elektrisch mit der flexiblen Platine 34 verbunden werden können. Dies ermöglicht den Austausch von Daten zwischen der externen Steuerschaltung (nicht gezeigt) und dem IGBT-Chip 20 über die Stifte 45 des Verbinders 44, den Steuer-IC-Chip 66 und die Leitungsabschnitte 36 (und die Spitzen 38 davon) der flexiblen Platine 34.
  • Für dieses Ergebnis führt der IGBT-Chip 20 einen Schaltvorgang als Antwort auf die den Steuerelektroden 26 zugeführten Steuersignale aus und führt der externen Last einen großen Betrag des gesteuerten Stroms zu, der durch die Emitterelektroden 28, die leitenden Drähte 46 und die Anschlußrahmen 42 fließt. Da gemäß der vorliegenden Ausführungsform der große Betrag des gesteuerten Stroms durch die leitenden Drähte 46 mit einem Leitungswiderstand, der geringer ist als jener der dünnen Kupferstrukturen auf der flexiblen Platine bei der oben erwähnten bekannten Technik, fließt, kann dadurch eine Überhitzung der leitenden Drähte 46 verhindert werden, so daß ein zuverlässiges Leistungsmodul verwirklicht werden kann.
  • Da, wie oben beschrieben, die untere Oberfläche 37 der flexiblen Platine 34 bündig mit der oberen Oberfläche der Steuerelektrode 26 und der Emitterelektrode 28 des IGBT-Chips 20 angeordnet ist, kann die dem Leitungsabschnitt 36 zugeführte Belastung minimiert werden zur Verbesserung der Zuverlässigkeit des Leistungsmoduls 1. Zusätzlich kann die Länge der Leitungsabschnitte 36 in vernünftiger Weise gekürzt werden, wodurch die Herstellungskosten verringert werden.
  • Ausführungsform 2
  • Bezugnehmend auf 4 bis 8 wird eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung hier beschrieben. Das Leistungsmodul 2 der zweiten Ausführungsform weist Komponenten auf, die ähnlich zu jenen der ersten Ausführungsform sind, mit der Ausnahme, daß eine Mehrzahl von langgestreckten Anschlußrahmen 50 anstelle der leitenden Drähte 46 der ersten Ausführungsform für die elektrische Verbindung zwischen den Emitterelektroden 28 des IGBT-Chips 20, den Anodenelektroden 30 des FWD-Chips 22 und den Anschlußrahmen verwendet wird. Deshalb wird für die Komponenten, die ähnlich zu jenen der ersten Ausführungsform sind, die mit ähnlichen Bezugszeichen bezeichnet sind, keine doppelte Beschreibung gegeben.
  • Wie in 5 veranschaulicht, wird jeder der langgestreckten Anschlußrahmen 50 der zweiten Ausführungsform durch das Gehäuse 12 unterstützt und erstreckt sich zu den entsprechenden FWD- bzw. IGBT-Chips 22, 20 hin mit gebogenen Abschnitten (oder Vorsprüngen) 52, 54, die nach unten gebogen sind. Wie in den vergrößerten Ansichten von 6 und 7 gezeigt, stehen die gebogenen Abschnitte 52, 54 des Anschlußrahmens 50 zu der Anodenelektrode 30 und der Emitterelektrode 28 hervor und sind mittels eines leitenden Haftmittels bzw. Klebers, beispiels weise Lot, elektrisch mit dem FWD-Chip 22 bzw. dem IGBT-Chip 20 verbunden.
  • Jeder der Leitungsabschnitte 36 weist einen leitenden Höcker (Bump) 58 an der Spitze 38 auf, der elektrisch mit den Steuerelektroden 26 des IGBT-Chips 20 ebenfalls durch ein leitendes Haftmittel, beispielsweise Lot, verbunden ist, wodurch die elektrische Verbindung zwischen den Leitungsabschnitten 36 und den Steuerelektroden 26 sichergestellt wird. Das leitende Hafmittel kann von irgendeiner Gestalt sein, beispielsweise neben Lot 56, 60 eine leitende Paste.
  • Anstelle der gebogenen Abschnitte 52, 54, die in 7 gezeigt sind, kann jeder der Anschlußrahmen 50 die Vorsprünge 52, 54 aufweisen, die zu der Anodenelektrode 30 und der Emitterelektrode 28 hervorstehen, wie in 8 gezeigt. Alternativ kann der leitende Bump 58 auf der Steuerelektrode 26 anstelle der Spitze 38 der flexiblen Platine 34 ausgebildet sein.
  • 4 veranschaulicht drei Paare von Phasenzweigen des IGBT-Chips 20 und des FWD-Chips 22, wobei jedes Paar eine Hochspannungs- und eine Niederspannungsseite der IGBT-Chips 20 und der FWD-Chips 22 definiert. Somit weisen in 4 der zweite, der vierte und der sechste Anschlußrahmen 50, die die Emitterelektrode und die Anodenelektrode der Hochspannungsseite des IGBT-Chips und des FWD-Chips verbinden, einen anderen gebogenen Abschnitt 68 auf, wie durch eine gestrichelte Linie angedeutet, der hervorsteht zum elektrischen Verbinden mit den dünnen Metallschichten, an welchen die Niederspannungsseite der IGBT-Chips und der FWD-Chips befestigt ist. Die elektrische Verbindung zwischen dem gebogenen Abschnitt 68 und der dünnen Metallschicht 16 kann mittels irgendeines leitenden Haftmittels, beispielsweise Lot, durchgeführt sein.
  • Gemäß der zweiten Ausführungsform sind deshalb die Emitterelektroden 28 des IGBT-Chips 20 und die Anodenelektroden des FWD-Chips 22 auf einfache Weise und insgesamt an dem verlängerten Anschlußrahmen 50 elektrisch befestigt. Dies beseitigt die Notwendigkeit einer mehrfachen Drahtbefestigung (mehrfacher Draht-Bond), wodurch die Herstellungskosten verringert werden.
  • Wenn die IGBT-Chips 20 entsprechend den Steuersignalen, die den Steuerelektroden 26 zugeführt werden, den Schaltvorgang durchführen, wird der große Betrag des Stroms der externen Last über die Emitterelektroden 28 und die verlängerten Anschlußrahmen 50 zugeführt. Da gemäß der zweiten Ausführungsform der große Betrag des Stroms, der durch die verlängerten Anschlußrahmen 50 mit dem Leitungswiderstand, der sogar niedriger ist als jener der leitenden Drähte der ersten Ausführungsform, fließt, kann somit verhindert werden, daß der Stromweg sich überhitzt und unterbrochen wird, so daß die Zuverlässigkeit des Leistungsmoduls verbessert werden kann.
  • Ausführungsform 3
  • Bezugnehmend auf 9 bis 12 wird hier eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung beschrieben. Das Leistungsmodul 3 der dritten Ausführungsform weist Komponenten ähnlich zu jenen der zweiten Ausführungsform auf, mit der Ausnahme, daß die Leitungsabschnitte 36 der flexiblen Platine 34 ein elastisches Teil und den Plateauabschnitt 32 mit einem vertikalen Niveau, das höher als jenes der oberen Oberflächen der IGBT- und FWD-Chips 20, 22 ist, beinhalten. Deshalb wird für die Komponenten, die ähnlich zu jenen der ersten Ausführungsform sind, welche mit gleichen Bezugszeichen bezeichnet sind, keine doppelte Beschreibung gegeben.
  • Gemäß dem Leistungsmodul 3, das in 9 veranschaulicht ist, ist der Rumpfabschnitt 40 der flexiblen Platine 34 auf einem Niveau angeordnet, das höher ist als die Deckflächen der IGBT- und FWD-Chips 20, 22. Wie in den vergrößerten Ansichten von 10A und 10B veranschaulicht, weist der Leitungsabschnitt 36 das elastische Teil 62 auf, das sich in einer Längsrichtung erstreckt. 10A und 10B sind Querschnittsansichten vor und nach dem Montieren des Rumpfabschnitts 40 auf den Plateauabschnitt 32 des Gehäuses 12 bzw. dem Verbinden der Spitze 38 des Leitungsabschnitts 36 mit der Steuerelektrode 26. Das elastische Teil 62 ist so ausgelegt, daß es den leitenden Höcker 58 an der Spitze 38 zu der Steuerelektrode 26 hin drückt (unter Vorspannung setzt), wenn die Spitze 38 des Leitungsabschnitts 36 auf der Steuerelektrode 26 angeschlossen wird. Das elastische Teil 62 kann irgendeinen Aufau aufweisen, solange es die Spitze 38 zu der Steuerelektrode 26 hin unter eine Vorspannung setzt nach dem Zusammenbau und beispielsweise kann das elastische Teil 62 eine dünne Metallplatte sein. Obwohl 10A und 10B das elastische Teil 62 umgeben von dem Leitungsabschnitt 36 zeigen, kann das elastische Teil 62 auf der Deckfläche 39 des Leitungsabschnitts 36 befestigt werden.
  • Da gemäß der dritten Ausführungsform das elastische Teil 62 den leitenden Höcker 58 an der Spitze 38 zu der Steuerelektrode 26 hin unter eine Vorspannung setzt, kann der Leitungsabschnitt 36 auf einfache Weise und in der Gesamtheit auf der Steuerelektrode 26 angeschlossen werden ohne ein leitendes Haftmittel, wie z. B. Lot. Aufgrund der Beseitigung eines thermischen Behandlungsvorgangs, wie z. B. eines Rückfluß(Reflow)-Lötvorgangs, muß die flexible Platine 34 nicht immer aus einem thermisch stabilen Material ausgebildet sein, das ziemlich teuer ist, und eine kostengünstigere flexible Platine kann verwendet werden, wodurch die Herstellungskosten verringert werden. Wenn einer der IGBT-Chips 20 des Leistungs moduls 3 einen Defekt aufweist und ersetzt werden muß, erleichtert die Nicht-Verwendung von Lot für den Anschluß der Steuerelektrode 26 das Entfernen des fehlerhaften IGBT von dem Leistungsmodul 3.
  • Es sollte jedoch beachtet werden, daß ein weiterer Lötschritt hinzugefügt werden kann zur Verstärkung der elektrischen Verbindung zwischen dem leitenden Höcker 58 und der Steuerelektrode 26 nachdem der leitende Höcker 58 zu der Steuerelektrode 26 hin unter eine Vorspannung gesetzt wurde.
  • Wie in 11 und 12 veranschaulicht, kann vorzugsweise ein drückendes Teil 64 an dem Gehäuse 12 vorgesehen sein zum Drücken der Leitungsabschnitte 36 der flexiblen Platine 34 zu den IGBT-Chips 20 hin. Während in 11 und 12 das drückende Teil 64 nahe dem Rumpfabschnitt 40 angeordnet ist, kann es benachbart zu der Spitze 38 der Leitungsabschnitte 36 oder über den leitenden Höckern 58 angeordnet sein. Das drückende Teil 64 erleichtert ebenfalls die elektrische Verbindung zwischen dem leitenden Höcker 58 und der Steuerelektrode 26 zum Erhalt des gleichen Vorteils wie bei der dritten Ausführungsform.
  • Ausführungsform 4
  • Bezugnehmend auf 13 und 14 wird eine Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung hier beschrieben. Das Leistungsmodul 4 der vierten Ausführungsform weist Komponenten ähnlich zu jenen der zweiten Ausführungsform auf, mit der Ausnahme, daß ein Steuer-IC-Chip nicht auf den Rumpfabschnitt 40 der flexiblen Platine 34 montiert ist zum Zuführen der Steuersignale zu den Steuerelektroden 26. Deshalb wird keine doppelte Beschreibung für die Komponenten gegeben, die ähnlich zu jenen der ersten Ausführungsform sind, welche mit ähnlichen Bezugszeichen bezeichnet sind.
  • Während das Leistungsmodul 2 der zweiten Ausführungsform eine Mehrzahl der Steuer-IC-Chips 66 aufweist, umfaßt das Leistungsmodul 4 der vierten Ausführungsform keinen Steuer-IC-Chip zum Zuführen der Steuersignale zu den Steuerelektroden 26, sondern empfängt die Steuersignale von einer externen Steuerschaltung über den Verbinder 44 zu den Leitungsabschnitten 36 und den Steuerelektroden 26.
  • Gemäß der vierten Ausführungsform, kann deshalb ähnlich zu den vorstehenden Ausführungsformen die Zuverlässigkeit des Leistungsmoduls 4 verbessert werden durch Anschließen der Spitze 38 des Leitungsabschnitts 36 auf der Steuerelektrode 26 des IGBT-Chips 20 in einer einfachen und kollektiven Weise.
  • Wie oben bei der ersten Ausführungsform beschrieben wurde, können die Leitungsabschnitte 36 so ausgelegt sein, daß sie sich von irgendeiner oder mehreren der Seiten, die den rechteckigen Rumpfabschnitt 40 begrenzen, ausgehend erstrecken. Während beispielsweise 13 ein Isolationssubstrat 14 zeigt, das auf der linken Seite der flexiblen Platine 34 angeordnet ist, kann somit ein anderes Isolationssubstrat auf der rechten Seite der flexiblen Platine 34 vorgesehen sein, und eine Mehrzahl der Steuer-IC-Chips 66 kann mit den Steuerelektroden 26 der IGBT-Chips 20 auf beiden Seiten der flexiblen Platinen kommunizieren. Dies verbessert wesentlich den Auslegungsspielraum des Leistungsmoduls.
  • Es sollte ebenfalls beachtet werden, daß der FWD-Chip (der zweite Halbleiterchip) 22 nicht eine wesentliche Komponente ist und weggelassen werden kann und daß der erste Halbleiterchip 20 irgendein anderer Halbleiterchip sein kann, beispielsweise ein Bipolar-Darlington-Transistor, ein MOSFET oder ein Halbleiterchip mit einem Substrat aus SiC.

Claims (12)

  1. Halbleitervorrichtung mit: einem Gehäuse (12), einem Isolationssubstrat (14), das innerhalb des Gehäuses (12) vorgesehen ist, einer Mehrzahl von Halbleiterchips (20, 22), die auf das Isolationssubstrat (14) montiert sind, wobei jeder der Halbleiterchips (20, 22) eine erste Chipelektrode zum Entgegennehmen eines Steuersignals aufweist, und einer flexiblen Platine (34), die durch das Gehäuse (12) unterstützt wird, welche einen Rumpfabschnitt (40) und eine Mehrzahl von Leitungsabschnitten (36), die sich von dem Rumpfabschnitt (40) aus erstrecken, aufweist, wobei jede der ersten Chipelektroden elektrisch mit dem entsprechenden der Leitungsabschnitte verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die erste Chipelektrode und der Leitungsabschnitt elektrisch durch Lot verbunden sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die erste Chipelektrode oder der Leitungsabschnitt einen leitenden Höcker (58) aufweisen.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die erste Chipelektrode und der Leitungsabschnitt elektrisch verbunden sind durch Drücken des Leitungsabschnitts zu der ersten Chipelektrode hin.
  5. Halbleitervorrichtung nach Anspruch 4, bei der der Leitungsabschnitt ein Vorspannungsteil (62) aufweist, zum Setzen des Leitungsabschnitts (36) unter eine Vorspannung zu der ersten Chipelektrode hin.
  6. Halbleitervorrichtung nach Anspruch 4, bei der ein Druckteil (64) vorgesehen ist auf dem Gehäuse zum Drücken des Leitungsabschnitts zu der ersten Chipelektrode hin.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der der Rumpfabschnitt (40) eine rechteckige ebene Gestaltung aufweist, die durch vier Seiten begrenzt ist, und bei der eine Mehrzahl der Leitungsabschnitte (36) sich ausgehend von einer oder mehreren der Seiten des Rumpfabschnitts erstreckt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die flexible Platine (34) eine untere Oberfläche aufweist, die bündig mit einer oberen Oberfläche der ersten Chipelektrode angeordnet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der zumindest eine Steuerschaltung auf den Rumpfabschnitt montiert ist zum Zuführen des Steuersignals zu den ersten Chipelektroden.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der der Halbleiterchip eine zweite Chipelektrode beinhaltet, über welche ein gesteuerter Strom fließt, wobei der gesteuerte Strom in Reaktion auf das Steuersignal gesteuert wird, und bei der eine Mehrzahl von langgestreckten Anschlußrahmen (50) vorgesehen ist, die sich aus dem Gehäuse (12) heraus erstrecken, wobei jeder der langgestreckten Anschlußrahmen (50) elektrisch mit der entsprechenden der zweiten Chipelektroden verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 10, bei der der langgestreckte Anschlußrahmen (50) einen Vorsprung zum elektrischen Verbinden mit der zweiten Chipelektrode aufweist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, bei der jeder der Halbleiterchips ein Chip mit einem Bipolartransistor mit einem isolierten Gate ist, und bei der eine Mehrzahl von Freilaufdiodenchips weiterhin auf das Isolationssubstrat montiert ist, wobei jeder der Freilaufdiodenchips umgekehrt parallel zu dem entsprechenden der Chips mit einem Bipolartransistor mit einem isolierten Gate geschaltet ist.
DE200610012429 2005-04-28 2006-03-17 Halbleitervorrichtung Active DE102006012429B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005131572 2005-04-28
JP2005-131572 2005-04-28
JP2005290761A JP4459883B2 (ja) 2005-04-28 2005-10-04 半導体装置
JP2005-290761 2005-10-04

Publications (2)

Publication Number Publication Date
DE102006012429A1 true DE102006012429A1 (de) 2006-11-09
DE102006012429B4 DE102006012429B4 (de) 2014-01-02

Family

ID=37111617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610012429 Active DE102006012429B4 (de) 2005-04-28 2006-03-17 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US7872337B2 (de)
JP (1) JP4459883B2 (de)
KR (1) KR100735852B1 (de)
CN (2) CN101714545B (de)
DE (1) DE102006012429B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021212895A1 (de) 2021-11-17 2022-09-22 Vitesco Technologies Germany Gmbh Leistungselektronikanordnung und Verfahren zum Herstellen einer Leistungselektronikanordnung
US11631628B2 (en) 2017-10-04 2023-04-18 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880283B2 (en) * 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
JP5118402B2 (ja) * 2007-07-06 2013-01-16 オンセミコンダクター・トレーディング・リミテッド スイッチング電源
DE112009004661T8 (de) * 2009-04-14 2013-06-20 Mitsubishi Electric Corp. Stromversorgungsvorrichtung
JP5539134B2 (ja) 2010-09-16 2014-07-02 三菱電機株式会社 半導体装置
KR101145640B1 (ko) * 2010-12-06 2012-05-23 기아자동차주식회사 인버터의 파워 모듈
CN102254886A (zh) * 2011-08-04 2011-11-23 株洲南车时代电气股份有限公司 一种免引线键合igbt模块
JP5842489B2 (ja) * 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
JP5742623B2 (ja) * 2011-09-21 2015-07-01 トヨタ自動車株式会社 半導体装置
DE112012005299T5 (de) * 2012-03-19 2014-09-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleitersystem
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP5987719B2 (ja) * 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
JP6115172B2 (ja) * 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
JP6026009B2 (ja) * 2013-11-05 2016-11-16 三菱電機株式会社 半導体モジュール
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
EP3226294B1 (de) 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Halbbrückenleistungshalbleitermodul und verfahren zu dessen herstellung
US10396057B2 (en) 2015-02-13 2019-08-27 Nissan Arc, Ltd. Half-bridge power semiconductor module and method for manufacturing same
WO2017154199A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム
DE102016217007A1 (de) * 2016-09-07 2018-03-08 Siemens Aktiengesellschaft Leistungsmodul
CN110178219B (zh) * 2017-01-17 2022-11-22 三菱电机株式会社 半导体装置以及电力变换装置
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP2019192729A (ja) * 2018-04-23 2019-10-31 株式会社村田製作所 半導体装置
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
JP2022063589A (ja) * 2020-10-12 2022-04-22 株式会社マキタ 作業機

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JPH06177500A (ja) * 1992-12-08 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> フレキシブル配線板
DE4407810C2 (de) 1994-03-09 1998-02-26 Semikron Elektronik Gmbh Schaltungsanordnung (Modul)
JP3279842B2 (ja) 1994-09-29 2002-04-30 オリジン電気株式会社 電力用半導体装置
US6060772A (en) 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JPH11177198A (ja) * 1997-12-12 1999-07-02 Mitsumi Electric Co Ltd フレキシブル配線基板
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP2002093965A (ja) * 2000-09-14 2002-03-29 Unisia Jecs Corp 半導体装置
JP2002093995A (ja) 2000-09-20 2002-03-29 Unisia Jecs Corp 半導体装置
JP2002124618A (ja) * 2000-10-18 2002-04-26 Unisia Jecs Corp 半導体装置
KR100806061B1 (ko) * 2002-04-11 2008-02-21 페어차일드코리아반도체 주식회사 칩 손상이 방지되고 열 저항 특성이 개선이 개선된 전력용반도체 모듈
JP4110513B2 (ja) * 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
JP2004087735A (ja) 2002-08-26 2004-03-18 Toshiba Corp 半導体装置
JP3994381B2 (ja) 2002-09-18 2007-10-17 株式会社安川電機 パワーモジュール
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
EP1825511B1 (de) 2004-12-17 2011-11-23 Siemens Aktiengesellschaft Halbleiterschaltmodul

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631628B2 (en) 2017-10-04 2023-04-18 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
DE102021212895A1 (de) 2021-11-17 2022-09-22 Vitesco Technologies Germany Gmbh Leistungselektronikanordnung und Verfahren zum Herstellen einer Leistungselektronikanordnung

Also Published As

Publication number Publication date
CN1855476A (zh) 2006-11-01
JP4459883B2 (ja) 2010-04-28
US7872337B2 (en) 2011-01-18
DE102006012429B4 (de) 2014-01-02
US20060244116A1 (en) 2006-11-02
CN101714545A (zh) 2010-05-26
JP2006332579A (ja) 2006-12-07
KR20060113384A (ko) 2006-11-02
KR100735852B1 (ko) 2007-07-04
CN1855476B (zh) 2011-12-21
CN101714545B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
DE102006012429B4 (de) Halbleitervorrichtung
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102016207543B4 (de) Halbleitervorrichtungen
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102012206596B4 (de) Halbleitervorrichtung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102006051454B4 (de) Halbleitervorrichtung
DE19601372B4 (de) Halbleitermodul
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102007012154A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102019112935B4 (de) Halbleitermodul
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE112018001927T5 (de) Halbleiterbauelement
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE112015001270T5 (de) Halbleitervorrichtung und Sammelschiene
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE10119502A1 (de) Halbleitergerät
DE102005030247A1 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141003

R084 Declaration of willingness to licence