JP2002124618A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002124618A
JP2002124618A JP2000318258A JP2000318258A JP2002124618A JP 2002124618 A JP2002124618 A JP 2002124618A JP 2000318258 A JP2000318258 A JP 2000318258A JP 2000318258 A JP2000318258 A JP 2000318258A JP 2002124618 A JP2002124618 A JP 2002124618A
Authority
JP
Japan
Prior art keywords
semiconductor device
temperature detecting
semiconductor
flexible substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000318258A
Other languages
English (en)
Inventor
Hidekazu Nishidai
秀和 西台
Yutaka Tajima
豊 田島
Kazunori Senzaki
一徳 千崎
Sunao Suzuki
直 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Unisia Automotive Ltd
Original Assignee
Unisia Jecs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisia Jecs Corp filed Critical Unisia Jecs Corp
Priority to JP2000318258A priority Critical patent/JP2002124618A/ja
Publication of JP2002124618A publication Critical patent/JP2002124618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】 温度検出素子をフレキシブル基板上に実装し
て半導体素子の近傍に配置することにより、その接続構
造を簡略化し、検出感度と検出精度を向上する。 【解決手段】 金属板2上にIGBT3とダイオード4
とを搭載し、これらの半導体素子によって3相インバー
タ回路5のスイッチング回路5Aを構成する。また、金
属板2上には、温度検出素子11が実装されたフレキシ
ブル基板7を配置し、フレキシブル基板7には、温度検
出素子11に接続される信号線8,9と、信号線8,9
をシールドする導体パターン12,13,14とを設け
る。これにより、信号線8,9等の接続構造を簡略化で
きると共に、温度検出素子11を半導体素子の近傍に配
置しつつ、その耐ノイズ性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば絶縁ゲート
型バイポーラトランジスタ(以下、IGBTという)、
MOSトランジスタ(以下、MOSFETという)等の
大電力を扱う半導体素子を搭載した半導体装置に関す
る。
【0002】
【従来の技術】一般に、半導体装置としては、例えばモ
ータ制御等に用いるインバータ等のパワーモジュールが
知られている(例えば、特開平10−164703号公
報等)。そして、この種の従来技術による半導体装置
は、例えばIGBT、MOSFET、ダイオード等から
なる複数の半導体素子によって構成された3相インバー
タ回路を有し、このインバータ回路によって3相誘導モ
ータ等のモータ制御を行うものである。
【0003】このため、半導体装置には、インバータ回
路の出力状態が過負荷となるのを防止する過負荷防止装
置が設けられている。そして、この過負荷防止装置は、
インバータ回路の作動中に発熱する半導体素子の温度を
検出する複数の温度検出素子と、例えばモータ制御用の
コントロールユニット内に配置され、該各温度検出素子
とそれぞれ接続された制御回路とを備えている。
【0004】この場合、温度検出素子は、例えば3相イ
ンバータ回路の各半導体素子毎に1個ずつ、または3相
インバータ回路の各相毎に1個ずつ配置され、モジュー
ル化された各半導体素子の素子ケースの温度(ケース温
度)を検出する構成となっている。
【0005】そして、過負荷防止装置は、各半導体素子
のケース温度を温度検出素子によって検出し、このケー
ス温度が所定の高温状態となったときには、インバータ
回路が過負荷状態になったと判定し、制御回路を用いて
インバータ回路の出力を小さく調整することにより、各
半導体素子を熱破壊等から保護するものである。
【0006】
【発明が解決しようとする課題】ところで、上述した従
来技術では、複数の温度検出素子を用いて各半導体素子
のケース温度を検出することにより、半導体素子の温度
に応じてインバータ回路が過負荷状態となったか否かを
判定する構成としている。
【0007】しかし、半導体素子が過負荷等の異常な状
態となったときには、その温度が短時間で上昇するた
め、温度検出素子を半導体素子の近傍に配置していない
と、温度上昇の検出が遅れて半導体素子を熱破壊等から
保護できないことがある。
【0008】一方、インバータ回路の作動中には、半導
体素子のスイッチング動作等によってノイズが発生する
ため、温度検出素子を半導体素子に近付け過ぎると、そ
の検出精度がノイズによって低下し易くなり、半導体素
子の温度上昇を正確に検出できなくなる虞れがある。
【0009】このため、従来技術では、素子温度を検出
するときの検出感度とノイズに対する検出精度とを両立
させるのが困難となり、素子の温度上昇を早期の段階で
精度よく検出することができず、信頼性を向上させるの
が難しいという問題がある。
【0010】また、従来技術の半導体装置は、3相イン
バータ回路の各半導体素子または各相に対応して配置さ
れる複数の温度検出素子とコントロールユニットとの間
を多数の配線等によって接続する必要があるため、配線
等の部品点数が増加して接続構造が複雑化するばかりで
なく、半導体装置のセラミックス基板等が多数の配線を
実装することによって大型化し、コストアップを招くと
いう問題もある。
【0011】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明の目的は、温度検出素子の検出感
度とノイズに対する検出精度とを簡単な構造で両立させ
ることができ、信頼性を向上できるようにした半導体装
置を提供することにある。
【0012】
【課題を解決するための手段】上述した課題を解決する
ために請求項1の発明は、ベース基板上に半導体素子を
実装し、該半導体素子の近傍に位置して前記金属導体上
に有機薄型絶縁層からなるフレキシブル基板を設け、該
フレキシブル基板の表面側には前記半導体素子の温度を
検出する温度検出素子を設けると共に該温度検出素子に
接続される信号線を設け、さらに前記フレキシブル基板
の表面側と裏面側のうち少なくとも一方の面側には前記
信号線に対応する位置に一定の電位に保持される導体パ
ターンを設ける構成を採用している。
【0013】このように構成することにより、温度検出
素子をフレキシブル基板上に実装して該基板の信号線に
予め接続しておくことができ、この状態で温度検出素子
をフレキシブル基板と共に半導体素子の近傍に配置する
ことができる。そして、半導体素子の作動中には、その
温度を温度検出素子により検出して検出信号を出力で
き、このとき導体パターンは、例えば半導体素子のスイ
ッチング動作によるノイズ等から信号線を遮蔽できると
共に、このノイズが信号線に付加されることによって検
出信号に誤差が生じるのを防止することができる。
【0014】また、請求項2の発明によると、導体パタ
ーンは前記フレキシブル基板の表面側と裏面側の両方に
設ける構成としている。
【0015】これにより、フレキシブル基板の両面側に
導体パターンをそれぞれ配設でき、これらの導体パター
ンによって基板の表面側から信号線に加わるノイズと裏
面側から信号線に加わるノイズとを遮蔽することができ
る。
【0016】また、請求項3の発明によると、フレキシ
ブル基板の表面側には、前記温度検出素子から出力され
る検出信号を演算処理する信号処理回路を設ける構成と
している。
【0017】これにより、信号処理回路用の配置スペー
スをフレキシブル基板上に確保でき、温度検出素子と信
号処理回路とをフレキシブル基板によって予め一体化し
た状態で半導体素子側に組付けることができる。また、
半導体素子の作動時には、フレキシブル基板の導体パタ
ーンによって信号処理回路もノイズ等から保護すること
ができる。そして、温度検出素子と信号処理回路とを近
くに配置でき、両者間の信号線を短くして耐ノイズ性を
向上できると共に、仮りに両者のうち一方にノイズが付
加されたとしても、このノイズが他方にも付加されるよ
うになるので、これらのノイズを例えば差動アンプ等を
用いた信号処理により相殺して除去することができる。
【0018】また、請求項4の発明によると、ベース基
板上には前記半導体素子を複数個実装し、該各半導体素
子の近傍には前記温度検出素子をそれぞれ配置し、該各
温度検出素子から出力される個々の検出信号を同一の信
号処理回路によって演算処理する構成としている。
【0019】これにより、複数の温度検出素子から出力
される検出信号をフレキシブル基板に設けた同一の信号
処理回路によって演算処理でき、例えば各温度検出素子
と外部の制御回路等との間を配線等によってそれぞれ接
続する必要がなくなるので、温度検出素子用の配線構造
を簡略化することができる。
【0020】さらに、請求項5の発明によると、ベース
基板上には複数の半導体素子を列状に並べて配置し、該
各半導体素子のうち列の最も端部側に位置する第1の半
導体素子周辺に前記温度検出素子を配置すると共に、前
記第1の半導体素子と該第1の半導体素子に隣接する第
2の半導体素子との間を除いた位置に前記温度検出素子
をそれぞれ配置する構成としている。
【0021】これにより、複数の半導体素子に対して温
度検出素子を1個ずつ配置するために半導体素子と温度
検出素子とを交互に並べる場合と比較して、温度検出素
子の個数を少なくすることができる。そして、このよう
な配置でも、例えば各半導体素子のうち一部の素子の温
度が異常に上昇する場合には、各温度検出素子の検出信
号を比較することによって異常を検出でき、この異常な
発熱状態と全ての半導体素子が正常に発熱する場合とを
区別することができる。
【0022】また、請求項6の発明によると、フレキシ
ブル基板のうち前記温度検出素子と一緒に前記ベース基
板上に配設される部位と前記信号処理回路が設けられた
部位とを板厚方向に対して互いに異なる高さ位置に配置
する構成としている。
【0023】これにより、例えば半導体素子を実装した
ベース基板と周囲との間に段差等が存在する場合でも、
フレキシブル基板の途中部位を板厚方向に撓み変形させ
ることにより、温度検出素子が実装されたフレキシブル
基板の部位を信号処理回路と異なる高さ位置でベース基
板上に配設でき、ボンディングワイヤ等を用いることな
く、フレキシブル基板により温度検出素子と信号処理回
路との間を段差等を跨いで接続することができる。
【0024】また、請求項7の発明によると、温度検出
素子は、3相インバータ回路もしくはHブリッジ回路を
含む半導体装置またはインテリジェントパワーモジュー
ルの内部に配設する構成としている。
【0025】これにより、3相インバータ回路、Hブリ
ッジ回路またはインテリジェントパワーモジュールを構
成する半導体素子の異常な温度上昇を温度検出素子によ
って検出でき、半導体素子を保護することができる。
【0026】さらに、請求項8の発明では、半導体素子
を、絶縁ゲート型バイポーラトランジスタまたはMOS
トランジスタによって構成してもよい。
【0027】また、請求項9の発明によると、ベース基
板は、少なくとも表面側の一部に金属膜または金属板か
らなる金属導体を設けた絶縁基板により構成している。
【0028】これにより、絶縁基板上には、半導体素
子、フレキシブル基板、温度検出素子等を実装でき、こ
の状態で半導体素子の電極端子等を金属導体に接続する
ことができる。
【0029】また、請求項10の発明のように、ベース
基板を金属板により構成した場合でも、半導体素子の電
極端子等を金属板に接続することができる。
【0030】
【発明の実施の形態】以下、本発明の実施の形態による
半導体装置を3相インバータ回路に適用した場合を例に
挙げ、添付図面を参照して詳細に説明する。
【0031】ここで、図1ないし図5は本発明の第1の
実施の形態による半導体装置を示している。
【0032】図中、1は後述する3相インバータ回路5
のベース基板となる絶縁基板で、該絶縁基板1は、例え
ば高い熱伝導性を有するセラミックス材料等によって形
成され、その表面側にはベース基板の一部を構成する金
属導体としての金属薄膜2が設けられている。
【0033】3は金属薄膜2上に実装された半導体素子
としての絶縁ゲート型バイポーラトランジスタ(以下、
IGBTという)で、該IGBT3は、図1に示す如
く、その裏面側に設けられたコレクタ端子が半田付け等
によって金属薄膜2に接続され、その表面側に設けられ
たエミッタ端子とゲート端子とはボンディングワイヤ3
A,3Aを介して他の配線(図示せず)等にそれぞれ接
続されている。
【0034】4は金属薄膜2上に実装された半導体素子
としての帰還ダイオードで、該帰還ダイオード4は、そ
の裏面側に設けられたカソード端子が半田付け等によっ
て金属薄膜2に接続され、その表面側に設けられたアノ
ード端子がボンディングワイヤ4Aを介して他の配線等
に接続されている。
【0035】ここで、IGBT3と帰還ダイオード4と
は、例えば図5中の3相インバータ回路5をなす6個の
スイッチング回路5A,5A,…のうち1個のスイッチ
ング回路5Aを構成するものである。また、3相インバ
ータ回路5は、その入力側がモータ制御用のコントロー
ルユニット(図示せず)等に接続され、その出力側が3
相誘導モータMに接続されている。
【0036】そして、3相インバータ回路5は、例えば
コントロールユニットから出力される直流電圧の指令信
号をパルス幅変調(PWM)して3相誘導モータMに出
力することにより、その回転速度等を制御するものであ
る。
【0037】6は金属薄膜2上に設けられた基板部材
で、該基板部材6は、図1ないし図4に示す如く、後述
のフレキシブル基板7、信号線8,9、導電パターン1
2,13,14等を含んで構成され、板厚方向に撓み変
形可能となった配線一体型基板として形成されている。
【0038】7は例えばポリイミド樹脂等の有機薄型絶
縁層によって形成されたフレキシブル基板で、該フレキ
シブル基板7は、その一部が基板本体(図示せず)側か
ら略L状に突出した素子実装部7Aとなり、該素子実装
部7Aは、その先端側がIGBT3と帰還ダイオード4
との間に位置して金属薄膜2上に固定されている。そし
て、素子実装部7Aの先端側には後述の温度検出素子1
1が実装されている。
【0039】8は例えば銅等の金属薄膜を用いてフレキ
シブル基板7の表面側に形成された信号線で、該信号線
8は、一端側がフレキシブル基板7の基板本体側でコン
トロールユニットの制御回路に接続され、他端側が素子
実装部7Aの先端側に延びている。また、9はフレキシ
ブル基板7の表面側に形成された他の信号線で、該信号
線9は、一端側が例えばコントロールユニットの制御回
路等のアース側に接続され、他端側が信号線8と絶縁さ
れた状態で素子実装部7Aの先端側に延設されている。
【0040】また、信号線8,9は、絶縁性樹脂材料を
用いてフレキシブル基板7の表面側に形成された絶縁層
10によって覆われ、該絶縁層10には、温度検出素子
11の実装位置に信号線8,9の端部側を露出させる四
角形状の開口部10Aが設けられている。
【0041】11はフレキシブル基板7の素子実装部7
Aに実装された温度検出素子で、該温度検出素子11
は、例えばサーミスタ、ダイオード等、温度に応じて抵
抗値が変化する感温抵抗体によって構成され、その裏面
端部側は半田付け等によって信号線8,9にそれぞれ接
続されている。また、温度検出素子11は、金属薄膜2
上でIGBT3と帰還ダイオード4との間に固定され、
これらの半導体素子の近傍に配置されている。
【0042】そして、インバータ回路5の作動中には、
IGBT3と帰還ダイオード4の温度が温度検出素子1
1によって検出され、これらの温度に応じた検出信号が
信号線8,9等を介してコントロールユニットの制御回
路に出力されるものである。
【0043】12は例えば銅等の金属薄膜を用いてフレ
キシブル基板7の表面側に形成された表面側の導体パタ
ーンで、該導体パターン12は、信号線8,9と温度検
出素子11とを取囲むように素子実装部7Aの外縁側に
沿って略コ字状に延設され、絶縁層10によって覆われ
ている。また、フレキシブル基板7の表面側には、信号
線8,9に沿って両者間を延びる他の導体パターン13
が形成されている。
【0044】14はフレキシブル基板7の裏面側にほぼ
全面に亘って形成された裏面側の導体パターンで、該導
体パターン14は銅等の金属薄膜からなり、フレキシブ
ル基板7を挟んで信号線8,9と対向している。また、
導体パターン14は、絶縁性樹脂材料を用いてフレキシ
ブル基板7の裏面側に形成された絶縁層15によって覆
われている。
【0045】そして、導体パターン12,13,14
は、例えば十分に大きな容量をもつアース端子等に接続
されることによってほぼ一定の電位に保持され、信号線
8,9と温度検出素子11とを外部のノイズ等から電気
的に遮蔽するものである。
【0046】本実施の形態による半導体装置は上述の如
き構成を有するもので、次にその作動について説明す
る。
【0047】まず、インバータ回路5の作動時には、例
えばコントロールユニットの駆動回路から直流電圧の指
令信号が出力されると、この指令信号がインバータ回路
5によりパルス幅変調(PWM)されて3相誘導モータ
Mに出力される。これにより、3相誘導モータMは、指
令信号に応じた回転速度等をもって駆動される。
【0048】また、インバータ回路5の作動中には、そ
のIGBT3、帰還ダイオード4が通電されることによ
って発熱するが、これらの温度は温度検出素子11によ
って検出され、その検出信号は信号線8,9等を介して
コントロールユニットの制御回路に出力される。そし
て、コントロールユニットの制御回路は、例えばIGB
T3、帰還ダイオード4等の温度が故障、過負荷等によ
って所定の許容温度を超えたときに、これらの半導体素
子への通電量を抑えることにより、半導体素子を熱破壊
から保護する。
【0049】この場合、温度検出素子11と信号線8,
9とは、IGBT3、帰還ダイオード4の近傍に配置さ
れているが、これらは導体パターン12,13,14に
よってフレキシブル基板7の両面側でシールドされてい
るため、IGBT3、帰還ダイオード4のスイッチング
動作等によるノイズが温度の検出信号に与える影響を小
さく抑制することができる。
【0050】かくして、本実施の形態によれば、金属薄
膜2上には、IGBT3と帰還ダイオード4の近傍に位
置して温度検出素子11、信号線8,9、導体パターン
12,13,14等の部材が実装されたフレキシブル基
板7を設ける構成としたので、これらの部材をフレキシ
ブル基板7によって一体化した状態で金属薄膜2上に容
易に配置することができる。
【0051】そして、3相インバータ回路5の作動中に
は、例えばIGBT3、帰還ダイオード4等の素子温度
が故障、過負荷等の異常によって急激に上昇する場合で
も、この異常な温度上昇を半導体素子の近傍に配置した
温度検出素子11によって速やかに検出でき、その検出
感度を良好に保持できると共に、半導体素子を熱破壊等
から確実に保護することができる。
【0052】また、導体パターン12,13,14は、
スイッチング回路5Aの近傍に配置された温度検出素子
11、信号線8,9等をフレキシブル基板7の両面側で
電気的にシールドできるので、温度検出素子11の作動
時には、スイッチング回路5Aから発生するノイズの影
響を小さく抑えることができ、温度検出素子11により
信号線8,9を介して高い精度の検出信号を安定的に出
力することができる。
【0053】従って、本実施の形態によれば、フレキシ
ブル基板7を用いた簡単な構造で温度検出素子11の検
出感度とノイズに対する検出精度とを両立でき、信頼性
を向上させることができる。
【0054】また、半導体装置の組立時には、温度検出
素子11をフレキシブル基板7上に予め実装して信号線
8,9に接続しておくことができ、例えば複数の温度検
出素子11を金属薄膜2の各部位に取付ける場合でも、
温度検出素子11、信号線8,9、導体パターン12,
13,14をフレキシブル基板7によってサブアッセン
ブリ化した状態で金属薄膜2に取付けることができる。
【0055】これにより、温度検出素子11に関連した
配線等の部品点数を削減して接続構造を簡略化でき、組
立作業を効率よく行うことができると共に、絶縁基板1
等を小型化してコストダウンを図ることができる。しか
も、フレキシブル基板7を周囲の構造物の凹凸等に対応
して撓み変形させることにより、その引回しを容易に行
うことができ、レイアウト設計の自由度を高めることが
できる。
【0056】次に、図6および図7は本発明による第2
の実施の形態を示し、本実施の形態の特徴は、フレキシ
ブル基板の異なる位置に2個の温度検出素子を設ける構
成としたことにある。なお、本実施の形態では、前記第
1の実施の形態と同一の構成要素に同一の符号を付し、
その説明を省略するものとする。
【0057】21は本実施の形態による半導体装置のベ
ース部分を構成するベース金属板で、該ベース金属板2
1上には、図7に示す如く、半田等の金属膜22を介し
てベース基板としての絶縁基板23が搭載されている。
また、絶縁基板23は、例えば高い熱伝導性を有するセ
ラミックス材料等によって形成され、その表面側には金
属導体としての金属薄膜24が設けられている。
【0058】ここで、金属薄膜24の表面側には、3相
インバータ回路5の各スイッチング回路5Aのうち2個
のスイッチング回路5Aが実装され、これらのスイッチ
ング回路5Aを構成するIGBT3と帰還ダイオード4
とは、第1の実施の形態とほぼ同様に、裏面側が半田付
け等によって金属薄膜24に接続されている。
【0059】また、金属薄膜24の表面側には、各スイ
ッチング回路5Aに対応して2個の基板部材6,6が設
けられ、これらの素子実装部7Aは、温度検出素子11
と共に金属薄膜24上でIGBT3の近傍にそれぞれ固
定されている。
【0060】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。そして、特に本実施の形態では、複数
の温度検出素子11と、該各温度検出素子11に対応す
る信号線8,9、導体パターン12,13,14等とを
フレキシブル基板7によって予め一体化した状態で金属
薄膜24上に固定でき、半導体装置の組立作業を効率よ
く行うことができる。
【0061】次に、図8および図9は本発明による第3
の実施の形態を示し、本実施の形態の特徴は、フレキシ
ブル基板に温度検出素子用の信号処理回路を設ける構成
としたことにある。なお、本実施の形態では、前記第1
の実施の形態と同一の構成要素に同一の符号を付し、そ
の説明を省略するものとする。
【0062】31は半導体装置のベース金属板で、該ベ
ース金属板31上には、図9に示す如く金属膜32を介
して絶縁基板33が搭載され、その表面側にはIGBT
3等が接続された金属導体としての金属薄膜34が設け
られている。
【0063】35は金属薄膜34上に配置された基板部
材で、該基板部材35は、図8、図9に示す如く、後述
のフレキシブル基板36、信号線37,38、絶縁層3
9,43、導体パターン40,41,42等を含んで構
成されている。
【0064】36は例えばポリイミド樹脂等の有機薄型
絶縁層によって形成されたフレキシブル基板で、該フレ
キシブル基板36は、第1の実施の形態とほぼ同様に、
基板本体36Aと素子実装部36Bとを有し、その表面
側には信号線37,38、絶縁層39および導体パター
ン40,41が形成されると共に、裏面側には導体パタ
ーン42と絶縁層43とが形成されている。そして、素
子実装部36B上には温度検出素子11が実装され、該
温度検出素子11の裏面側は信号線37,38にそれぞ
れ接続されている。
【0065】しかし、導体パターン40,42は、フレ
キシブル基板36のうち基板本体36Aのほぼ全面と素
子実装部36Bの外縁側とを覆うように大きな面積に形
成され、表面側の導体パターン40には、基板本体36
A側に位置して四角形状に切取られた切取部40Aが設
けられている。そして、フレキシブル基板36上には、
導体パターン40の切取部40A内に位置して後述の信
号処理回路44が搭載され、該信号処理回路44は、導
体パターン40に取囲まれた状態で信号線37,38を
介して温度検出素子11と接続されている。
【0066】44はフレキシブル基板36の基板本体3
6Aに搭載された信号処理回路で、該信号処理回路44
は、例えば抵抗、コンデンサ、ICチッブ等からなる複
数の回路素子44A,44B,…によって構成され、こ
れらはフレキシブル基板36上に設けられた配線パター
ンによって互いに接続されている。そして、信号処理回
路44は、温度検出素子11から出力される検出信号に
対して例えば増幅、波形整形等の演算処理を施し、演算
処理後の検出信号をコントロールユニットに出力するも
のである。
【0067】かくして、このように構成される本実施の
形態でも、前記第1の実施の形態とほぼ同様の作用効果
を得ることができる。そして、特に本実施の形態では、
フレキシブル基板36の基板本体36Aに信号処理回路
44を搭載する構成としたので、信号処理回路44用の
配置スペースをフレキシブル基板36上に確保でき、半
導体装置のレイアウト設計を容易に実行できると共に、
温度検出素子11と信号処理回路44とをフレキシブル
基板36によって予め一体化した状態で金属薄膜34側
に組付けることができ、組付時の作業性を高めることが
できる。
【0068】また、絶縁基板33等は、例えば窒化アル
ミニウム等の高価なセラミックス材料によって形成され
ることが多いため、信号処理回路44をフレキシブル基
板36に搭載することにより、絶縁基板33等の面積を
可能な限り小型化でき、半導体装置のコストダウンを図
ることができる。
【0069】さらに、3相インバータ回路5の作動時に
は、フレキシブル基板36に設けた導体パターン40,
41,42によって温度検出素子11と信号線37,3
8だけでなく、信号処理回路44もノイズ等から保護す
ることができる。しかも、温度検出素子11と信号処理
回路44とをフレキシブル基板36上で近くに配置でき
るから、両者間の信号線37,38等を短くして耐ノイ
ズ性を向上できると共に、仮りに両者のうち一方にノイ
ズが付加されたとしても、このノイズが他方にも付加さ
れるようになるので、これらのノイズを例えば差動アン
プ等を用いた信号処理により相殺して除去することがで
きる。
【0070】次に、図10および図11は本発明による
第4の実施の形態を示し、本実施の形態の特徴は、フレ
キシブル基板を板厚方向に撓み変形させた状態で配置す
る構成としたことにある。なお、本実施の形態では、前
記第1の実施の形態と同一の構成要素に同一の符号を付
し、その説明を省略するものとする。
【0071】51は半導体装置のベース金属板で、該ベ
ース金属板51上には、図11に示す如く金属膜52を
介して絶縁基板53が搭載され、その表面側にはIGB
T3等が接続された金属薄膜54が設けられている。そ
して、金属薄膜54上には、温度検出素子11を搭載し
た基板部材55が固定されている。
【0072】56は本実施の形態によるフレキシブル基
板で、該フレキシブル基板56は、第1の実施の形態と
ほぼ同様に、基板本体56Aと素子実装部56Bとを有
し、信号線57,58、絶縁層59,62、導体パター
ン60,61等が設けられている。そして、基板本体5
6Aには信号処理回路63が搭載され、該信号処理回路
63は、素子実装部56Bに実装された温度検出素子1
1と接続されている。
【0073】しかし、本実施の形態では、フレキシブル
基板56のうち基板本体56A側がベース金属板51上
に実装され、素子実装部56Bの先端側は、ベース金属
板51の表面側と高さ位置が異なる金属薄膜54上に実
装されている。このため、素子実装部56Bの基端側に
は、図11に示す如く板厚方向に撓み変形した湾曲部5
6Cが形成されている。
【0074】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。また、温度検出素子11と信号処理回
路63とをフレキシブル基板56によって予め一体化し
た状態で半導体装置の組立作業を行うことができ、その
作業性を高めることができる。
【0075】そして、特に本実施の形態では、フレキシ
ブル基板56の基板本体56Aと素子実装部56Bの先
端側とを異なる高さ位置に配設する構成としたので、例
えばIGBT3を実装した金属薄膜54とベース金属板
51との間に段差等が存在する場合でも、フレキシブル
基板56の湾曲部56Cを板厚方向に撓み変形させるこ
とにより、基板本体56Aと素子実装部56Bとを異な
る高さ位置に安定的に配設することができる。
【0076】この場合、従来技術では、温度検出素子1
1と信号処理回路63との間を配線パターンだけでな
く、ボンディングワイヤ等も用いて接続しているため、
剥出しとなった配線パターンやボンディングワイヤ等に
ノイズが付加され易く、しかも温度検出素子11と信号
処理回路63との間に段差等が存在すると、ワイヤボン
ディング作業に手間がかかる。
【0077】これに対し、本実施の形態では、導体パタ
ーン60,61等が設けられた可撓性のフレキシブル基
板56によって耐ノイズ性を確保しつつ、温度検出素子
11と信号処理回路63との間を段差等を跨いで容易に
接続でき、その引回しを容易に行うことができると共
に、半導体装置が凹凸等を有する複雑な形状であって
も、レイアウト設計の自由度を高めることができる。
【0078】次に、図12は本発明による第5の実施の
形態を示し、本実施の形態の特徴は、金属板上に設ける
フレキシブル基板に対して信号処理回路を搭載する構成
としたことにある。なお、本実施の形態では、前記第1
の実施の形態と同一の構成要素に同一の符号を付し、そ
の説明を省略するものとする。
【0079】71は温度検出素子11が実装された基板
部材、72は該基板部材71のベース部分を構成するフ
レキシブル基板で、該フレキシブル基板72は、第1の
実施の形態とほぼ同様に、信号処理回路73が搭載され
た基板本体72Aと、温度検出素子11が搭載された素
子実装部72Bとを含んで構成され、素子実装部72B
は、金属薄膜2の表面側に固定されている。
【0080】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。また、温度検出素子11と信号処理回
路73とをフレキシブル基板72によって予め一体化し
た状態で金属薄膜2上に実装でき、半導体装置の組立作
業を効率よく行うことができる。
【0081】次に、図13は本発明による第6の実施の
形態を示し、本実施の形態の特徴は、複数の温度検出素
子から出力される検出信号を同一の信号処理回路によっ
て演算処理する構成としたことにある。なお、本実施の
形態では、前記第1の実施の形態と同一の構成要素に同
一の符号を付し、その説明を省略するものとする。
【0082】81は半導体装置の絶縁基板、82は該絶
縁基板81上に設けられた金属板で、該金属板82の表
面側には3相インバータ回路5の各スイッチング回路5
Aのうち例えば3個のスイッチング回路5Aが実装さ
れ、これらのスイッチング回路5Aを構成するIGBT
3と帰還ダイオード4とは、その裏面側が半田付け等に
よって金属板82に接続されている。そして、金属板8
2上には、温度検出素子11を搭載した基板部材83が
設けられている。
【0083】84は本実施の形態によるフレキシブル基
板で、該フレキシブル基板84には、第1の実施の形態
とほぼ同様に、信号線85,86、絶縁層87、導体パ
ターン88等が設けられている。
【0084】しかし、フレキシブル基板84は、信号処
理回路89が搭載された基板本体84Aと、該基板本体
84Aから3相インバータ回路5の各スイッチング回路
5Aの近傍に向けてそれぞれ突出した3個の素子実装部
84B,84B,…とを含んで構成され、各素子実装部
84Bには、信号線85,86、導体パターン88等が
それぞれ配置されている。
【0085】そして、各素子実装部84Bには、3個の
スイッチング回路5Aの温度を個別に検出する温度検出
素子11がそれぞれ実装され、該各温度検出素子11は
信号線85,86を介して信号処理回路89に並列に接
続されている。これにより、信号処理回路89は、これ
ら3個の温度検出素子11から出力される検出信号を個
別に演算処理する構成となっている。
【0086】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。また、温度検出素子11と信号処理回
路89とをフレキシブル基板84によって予め一体化し
た状態で金属板82上に実装でき、半導体装置の組立作
業を効率よく行うことができる。
【0087】そして、特に本実施の形態では、各温度検
出素子11から出力される検出信号を同一の信号処理回
路89によって演算処理でき、例えば各温度検出素子1
1と外部のコントロールユニット等との間を配線等によ
ってそれぞれ接続する必要がなくなるので、温度検出素
子11用の配線構造を簡略化することができる。
【0088】次に、図14は本発明による第7の実施の
形態を示し、本実施の形態の特徴は、温度検出素子の個
数を半導体素子よりも少なくする構成としたことにあ
る。なお、本実施の形態では、前記第1の実施の形態と
同一の構成要素に同一の符号を付し、その説明を省略す
るものとする。
【0089】91は半導体装置の絶縁基板、92は該絶
縁基板91上に設けられた金属板で、該金属板92の表
面側には3相インバータ回路5の各スイッチング回路5
Aのうち例えば3個のスイッチング回路5Aが実装さ
れ、該各スイッチング回路5AはIGBT93,94,
95をそれぞれ有している。また、金属板92上には、
後述の温度検出素子103,104を搭載した基板部材
96が設けられている。
【0090】97は本実施の形態によるフレキシブル基
板で、該フレキシブル基板97には、第1の実施の形態
とほぼ同様に、信号線98,99、絶縁層100、導体
パターン101等が設けられている。そして、フレキシ
ブル基板97は、信号処理回路102が搭載された基板
本体97Aと、該基板本体97Aから3相インバータ回
路5の各スイッチング回路5Aの近傍に向けてそれぞれ
突出し、温度検出素子103,104が実装された2個
の素子実装部97B,97B,…とを含んで構成されて
いる。
【0091】この場合、例えば図14中で右側に位置す
る温度検出素子103は、ほぼ一列に並んだIGBT9
3,94,95のうち列の最も右端側に位置する第1の
IGBT93の右側近傍に配置されている。また、左側
に位置する温度検出素子104は、第1のIGBT93
に隣接する第2のIGBT94と第3のIGBT95と
の間に配置されている。そして、IGBT93,94間
では温度検出素子が省略され、温度検出素子103,1
04の個数はIGBT93,94,95よりも少なく設
定されている。
【0092】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。また、温度検出素子103,104と
信号処理回路102とをフレキシブル基板97によって
予め一体化した状態で金属板92上に実装でき、半導体
装置の組立作業を効率よく行うことができる。
【0093】そして、特に本実施の形態では、IGBT
93,94,95と温度検出素子とを交互に並べる場合
と比較して、温度検出素子103,104の個数を少な
くすることができる。そして、例えばIGBT93,9
4,95のうちいずれかの素子温度が異常に上昇する場
合には、温度検出素子103,104の検出信号を比較
することによって異常を検出でき、この異常な発熱状態
と全てのIGBT93,94,95が正常に発熱する場
合とを区別することができる。
【0094】また、本実施の形態では、インバータ回路
5の各スイッチング回路5AにIGBTを1個ずつ配置
し、IGBT93,94,95によって3個のスイッチ
ング回路5Aを構成したが、本発明はこれに限らず、例
えばIGBT93,94,95等を互いに並列に接続し
てアームと呼ばれる単一のスイッチング回路を形成し、
このアームを6個接続することによってインバータ回路
を構成してもよい。
【0095】これにより、アーム内のIGBT93,9
4,95のいずれかが異常に発熱する場合とアーム全体
の温度が正常に上昇する場合とを区別できると共に、ア
ーム全体の温度がまだ大きく変化していないときに特定
のIGBTだけが異常に高温となる場合でも、この異常
を確実に検出することができる。
【0096】次に、図15および図16は本発明による
第8の実施の形態を示し、本実施の形態の特徴は、フレ
キシブル基板を板厚方向に撓み変形させた状態で金属板
上に配置する構成としたことにある。なお、本実施の形
態では、前記第1の実施の形態と同一の構成要素に同一
の符号を付し、その説明を省略するものとする。
【0097】111は半導体装置のベース金属板で、該
ベース金属板111上には、絶縁基板112を介して金
属板113が設けられている。また、金属板113上に
は、温度検出素子11を搭載した基板部材114が設け
られている。
【0098】115は本実施の形態によるフレキシブル
基板で、該フレキシブル基板115は、第1の実施の形
態とほぼ同様に、基板本体115Aと素子実装部115
Bとを有し、信号線116,117、絶縁層118,1
21、導体パターン119,120等が設けられてい
る。
【0099】また、フレキシブル基板115は、信号処
理回路122を搭載した基板本体115A側がベース金
属板111上に実装されると共に、温度検出素子11を
搭載した素子実装部115Bの先端側が金属板113上
に実装され、素子実装部115Bの基端側には、板厚方
向に撓み変形した湾曲部115Cが形成されている。
【0100】かくして、このように構成される本実施の
形態でも、第1の実施の形態とほぼ同様の作用効果を得
ることができる。また、温度検出素子11と信号処理回
路122とをフレキシブル基板115によって予め一体
化した状態で半導体装置の組立作業を行うことができ、
その作業性を高めることができる。
【0101】そして、特に本実施の形態では、フレキシ
ブル基板115は、その湾曲部115Cを板厚方向に撓
み変形させることにより、ボンディングワイヤ等を用い
ることなく、温度検出素子11と信号処理回路122と
の間を段差等を跨いで容易に接続でき、レイアウト設計
の自由度を高めることができる。
【0102】次に、図17は本発明による第9の実施の
形態を示し、本実施の形態の特徴は、前記第5の実施の
形態に対し絶縁基板を省略した金属板をベース基板とし
て用いる構成としたことにある。なお、本実施の形態で
は前記第1の実施の形態と同一の構成要素に同一の符号
を付し、その説明を省略するものとする。
【0103】131はベース基板としての金属板で、該
金属板131上にはIGBT3、帰還ダイオード4が実
装され、これらの素子の裏面側が接続されている。
【0104】132は金属板131上に設けられた基板
部材、133は該基板部材132のベース部分を構成す
るフレキシブル基板で、該フレキシブル基板133は、
第1の実施の形態とほぼ同様に、信号処理回路134が
搭載された基板本体133Aと、温度検出素子11が搭
載された素子実装部133Bとを含んで構成されてい
る。
【0105】かくして、このように構成される本実施の
形態でも、第5の実施の形態とほぼ同様の作用効果を得
ることができる。そして、特に本実施の形態では、絶縁
基板を省略した金属板131上を用いて半導体装置を構
成でき、その適用範囲を広げることができる。
【0106】次に、図18は本発明による第10の実施
の形態を示し、本実施の形態の特徴は、前記第6の実施
の形態に対し絶縁基板を省略した金属板をベース基板と
して用いる構成としたことにある。なお、本実施の形態
では前記第1の実施の形態と同一の構成要素に同一の符
号を付し、その説明を省略するものとする。
【0107】141はベース基板としての金属板で、該
金属板141上には、例えば3相インバータ回路5を構
成する3個のスイッチング回路5Aが実装され、そのI
GBT3と帰還ダイオード4とは裏面側が金属板141
に接続されている。
【0108】142は金属板141上に設けられた基板
部材、143は該基板部材142のベース部分となるフ
レキシブル基板で、該フレキシブル基板143には、信
号線144,145、絶縁層146、導体パターン14
7等が設けられている。また、フレキシブル基板143
は、信号処理回路148が搭載された基板本体143A
と、温度検出素子11、信号線144,145、導体パ
ターン147等がそれぞれ配置された3個の素子実装部
143B,143B,…等とを含んで構成されている。
【0109】そして、各素子実装部143Bの温度検出
素子11は、信号線144,145を介して信号処理回
路148に並列に接続され、3個のスイッチング回路5
Aの温度を個別に検出すると共に、信号処理回路148
は、各温度検出素子11の検出信号を個別に演算処理す
る構成となっている。
【0110】かくして、このように構成される本実施の
形態でも、第6の実施の形態とほぼ同様の作用効果を得
ることができる。
【0111】次に、図19は本発明による第11の実施
の形態を示し、本実施の形態の特徴は、前記第7の実施
の形態に対し絶縁基板を省略した金属板をベース基板と
して用いる構成としたことにある。なお、本実施の形態
では前記第1の実施の形態と同一の構成要素に同一の符
号を付し、その説明を省略するものとする。
【0112】151はベース基板としての金属板で、該
金属板151上には、例えば3相インバータ回路5を構
成する3個のスイッチング回路5Aが実装され、該各ス
イッチング回路5AはIGBT152,153,154
をそれぞれ有している。
【0113】155は金属板151上に設けられた基板
部材、156は該基板部材155のベース部分となるフ
レキシブル基板で、該フレキシブル基板156には、第
1の実施の形態とほぼ同様に、信号線157,158、
絶縁層159、導体パターン160等が設けられてい
る。また、フレキシブル基板156は、信号処理回路1
61が搭載された基板本体156Aと、温度検出素子1
62,163が実装された2個の素子実装部156B,
156B,…とを含んで構成されている。
【0114】そして、温度検出素子162は、ほぼ一列
に並んだIGBT152,153,154のうち列の最
も右端側に位置する第1のIGBT152の右側近傍に
配置され、温度検出素子163は、第1のIGBT15
2に隣接する第2のIGBT153と第3のIGBT1
54との間に配置されると共に、IGBT152,15
3間では温度検出素子が省略されている。
【0115】かくして、このように構成される本実施の
形態でも、第7の実施の形態とほぼ同様の作用効果を得
ることができる。
【0116】なお、前記各実施の形態では、フレキシブ
ル基板7,36,56,84,97,115の表面側に
導体パターン12,13,40,41,60,88,1
01,119等を設け、裏面側に導体パターン14,4
2,61,120を設ける構成としたが、本発明はこれ
に限らず、フレキシブル基板の表面側だけに導体パター
ンを設けて裏面側の導体パターンを省略してもよく、ま
た裏面側だけに導体パターンを設けて表面側の導体パタ
ーンを省略する構成としてもよい。
【0117】また、実施の形態では、半導体装置を3相
インバータ回路5に適用した場合を例に挙げて述べた
が、本発明はこれに限らず、例えば図20に示す変形例
のように、直流モータM′を駆動するHブリッジ回路
5′に適用してもよい。
【0118】また、実施の形態では、IGBT3等を用
いた3相インバータ回路5を例に挙げて述べたが、本発
明はこれに限らず、例えばMOSトランジスタ等の半導
体素子を用いた回路に適用してもよい。
【0119】さらに、例えばモータ用の制御部と半導体
素子とがモジュール化されたインテリジェントパワーモ
ジュール等に対して本発明を適用し、温度検出素子が搭
載されたフレキシブル基板をインテリジェントパワーモ
ジュール等のケース内部に配置する構成としてもよい。
【0120】また、実施の形態において、第1,第2,
第3,第4,第5の実施の形態では、ベース基板として
金属薄膜2,24,34,54が設けられた絶縁基板
1,23,33,53を用い、第6,第7,第8の実施
の形態では、ベース基板として金属板82,92,11
3が設けられた絶縁基板81,91,112を用い、第
9,第10,第11の実施の形態では、ベース基板とし
て絶縁基板を省略した金属板131,141,151を
用いる構成としたが、本発明はこれらの実施の形態に限
定されるものではなく、任意の実施の形態に対して、金
属薄膜、金属板等の金属導体が設けられた絶縁基板、ま
たは絶縁基板を省略した金属板のいずれかをベース基板
として用いる構成としてよい。
【0121】また、第5,第6,第7の実施の形態で
は、フレキシブル基板72,84,97の基板本体72
A,84A,97Aと素子実装部72B,84B,97
Bとをほぼ等しい高さ位置に保持する構成としたが、本
発明はこれに限らず、これらのフレキシブル基板72,
84,97を第4の実施の形態とほぼ同様に板厚方向に
撓み変形させた状態で配置する構成としてもよい。
【0122】さらに、第3,第8,第9,第10,第1
1の実施の形態では、フレキシブル基板36,115,
133,143,156のうち、信号処理回路44,1
22,134,148,161が実装された基板本体3
6A,115A,133A,143A,156Aと、温
度検出素子11,103,104,162,163が実
装された素子実装部36B,115B,133B,14
3B,156Bとを同一の絶縁基板33、ベース金属板
111、金属板131,141,151等に一緒に搭載
する構成としたが、本発明はこれに限らず、例えば2個
のベース基板を予め用意し、該各ベース基板のうち一方
のベース基板にはフレキシブル基板の基板本体を搭載
し、他方のベース基板には素子実装部を半導体素子と一
緒に搭載すると共に、この素子実装部を用いて2個のベ
ース基板の間を連結する構成としてもよい。
【0123】
【発明の効果】以上詳述した通り、請求項1の発明によ
れば、ベース基板上には、半導体素子の近傍に位置して
温度検出素子、信号線および導体パターンが配置された
フレキシブル基板を設ける構成としたので、これらの温
度検出素子、信号線、導体パターンをフレキシブル基板
によって一体化した状態でベース基板上に容易に配置で
き、配線等の部品点数を削減して接続構造を簡略化する
ことができる。そして、半導体素子の温度の異常を温度
検出素子によって速やかに検出できると共に、これらの
温度検出素子、信号線等に対するノイズの影響を導体パ
ターンによって小さく抑えることができる。従って、フ
レキシブル基板を用いた簡単な構造で温度検出素子の検
出感度とノイズに対する検出精度とを両立でき、信頼性
を向上させることができる。
【0124】また、請求項2の発明によれば、導体パタ
ーンをフレキシブル基板の両面側に設ける構成としたの
で、これら表面側と裏面側の導体パターンによって信号
線をフレキシブル基板の両面側で電気的にシールドで
き、信号線等に対するノイズの影響を導体パターンによ
って小さく抑えることができる。
【0125】また、請求項3の発明によれば、フレキシ
ブル基板の表面側には温度検出素子の検出信号を演算処
理する信号処理回路を設ける構成としたので、信号処理
回路用の配置スペースをフレキシブル基板上に確保で
き、そのレイアウト設計を容易に実行できると共に、装
置組付時の作業性を高めることができる。また、温度検
出素子と信号処理回路とを近くに配置できるから、両者
間の信号線等を短くして耐ノイズ性を向上できると共
に、仮りに両者にノイズが付加されたとしても、このノ
イズを信号処理等により相殺して除去することができ
る。
【0126】また、請求項4の発明によれば、複数の温
度検出素子から出力される個々の検出信号を同一の信号
処理回路によって演算処理する構成としたので、例えば
各温度検出素子と外部の制御回路等との間を配線等によ
ってそれぞれ接続する必要がなくなり、温度検出素子用
の配線構造を簡略化することができる。
【0127】さらに、請求項5の発明によれば、温度検
出素子は、列状に並んだ各半導体素子のうち最も端部側
に位置する第1の半導体素子周辺に配置すると共に、第
1の半導体素子と第2の半導体素子との間を除いて各温
度検出素子の間にそれぞれ配置する構成としたので、複
数の半導体素子と温度検出素子とを交互に並べる場合と
比較して、温度検出素子の個数を少なくすることができ
る。そして、例えば各半導体素子のうちいずれかの素子
温度が異常に上昇する場合には、各温度検出素子の検出
信号を比較することによって異常を検出でき、この異常
な発熱状態と全ての半導体素子が正常に発熱する場合と
を区別することができる。
【0128】また、請求項6の発明によれば、フレキシ
ブル基板のうち温度検出素子と一緒にベース基板上に配
設される部位と信号処理回路が設けられた部位とを板厚
方向に対して互いに異なる高さ位置に配置する構成とし
たので、フレキシブル基板は、その途中部位を周囲の構
造物の段差等に対応して撓み変形させることにより、温
度検出素子と信号処理回路との間を段差等を跨いで安定
的に接続でき、フレキシブル基板の引回しを容易に行う
ことができると共に、半導体装置が凹凸等を有する複雑
な形状であっても、レイアウト設計の自由度を高めるこ
とができる。
【0129】また、請求項7の発明によれば、温度検出
素子を、3相インバータ回路もしくはHブリッジ回路を
含む半導体装置またはインテリジェントパワーモジュー
ルの内部に配設する構成としたので、3相インバータ回
路、Hブリッジ回路またはインテリジェントパワーモジ
ュールを構成する半導体素子の温度が異常に上昇したと
きには、この温度上昇を温度検出素子によって検出で
き、半導体素子の熱破壊を防止することができる。
【0130】さらに、請求項8の発明によれば、半導体
素子を、絶縁ゲート型バイポーラトランジスタまたはM
OSトランジスタによって構成したので、これらの素子
温度の上昇を温度検出素子によって検出でき、半導体素
子を保護することができる。
【0131】また、請求項9の発明によれば、ベース基
板を、少なくとも表面側の一部に金属膜または金属板か
らなる金属導体を設けた絶縁基板により構成したので、
該絶縁基板上に実装した半導体素子の電極端子等を金属
導体に接続でき、この状態で絶縁基板上にフレキシブル
基板、温度検出素子等を搭載することができる。
【0132】また、請求項10の発明によれば、ベース
基板を金属板によって構成したので、該金属板上に実装
した半導体素子の電極端子等を金属導体に接続でき、こ
の状態で金属板上にフレキシブル基板、温度検出素子等
を搭載することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体装置を
示す正面図である。
【図2】図1中のa部を拡大して示す半導体装置の要部
拡大図である。
【図3】図2中の矢示III−III方向からみた半導体装置
の部分断面図である。
【図4】図2中の矢示IV−IV方向からみた半導体装置の
部分断面図である。
【図5】半導体装置の3相インバータ回路を示す回路図
である。
【図6】本発明の第2の実施の形態による半導体装置を
示す正面図である。
【図7】図6中の矢示VII−VII方向からみた半導体装置
の要部拡大断面図である。
【図8】本発明の第3の実施の形態による半導体装置の
一部を示す正面図である。
【図9】図8中の矢示IX−IX方向からみた半導体装置の
部分断面図である。
【図10】本発明の第4の実施の形態による半導体装置
の一部を示す正面図である。
【図11】図10中の矢示XI−XI方向からみた半導体装
置の部分断面図である。
【図12】本発明の第5の実施の形態による半導体装置
の一部を示す正面図である。
【図13】本発明の第6の実施の形態による半導体装置
の一部を示す正面図である。
【図14】本発明の第7の実施の形態による半導体装置
の一部を示す正面図である。
【図15】本発明の第8実施の形態による半導体装置の
一部を示す正面図である。
【図16】図15中の矢示XVI−XVI方向からみた半導体
装置の部分断面図である。
【図17】本発明の第9の実施の形態による半導体装置
の一部を示す正面図である。
【図18】本発明の第10の実施の形態による半導体装
置の一部を示す正面図である。
【図19】本発明の第11の実施の形態による半導体装
置の一部を示す正面図である。
【図20】本発明による実施の形態の変形例を示すHブ
リッジ回路の回路図である。
【符号の説明】
1,23,33,53,81,91,112 絶縁基板 2,24,34,54 金属薄膜(金属導体) 3,93,94,95,152,153,154 IG
BT(半導体素子) 4 帰還ダイオード(半導体素子) 5 3相インバータ回路 5A スイッチング回路 6,35,55,71,83,96,114,132,
142,155 基板部材 7,36,56,72,84,97,115,133,
143,156 フレキシブル基板 7A,36B,56B,72B,84B,97B,11
5B,133B,143B,156B 素子実装部 8,9,37,38,57,58,85,86,98,
99,116,117,144,145,157,15
8 信号線 10,15,39,43,59,62,87,100,
118,121,146,159 絶縁層 11,103,104,162,163 温度検出素子 12,13,14,40,41,42,60,61,8
8,101,119,120,147,160 導体パ
ターン 36A,56A,72A,84A,97A,115A,
133A,143A,156A 基板本体 44,63,73,89,102,122,134,1
48,161 信号処理回路 56C,115C 湾曲部 82,92,113 金属板(金属導体) 131,141,151 金属板(ベース基板)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千崎 一徳 神奈川県厚木市恩名1370番地 株式会社ユ ニシアジェックス内 (72)発明者 鈴木 直 神奈川県厚木市恩名1370番地 株式会社ユ ニシアジェックス内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ベース基板上に半導体素子を実装し、 該半導体素子の近傍に位置して前記金属導体上に有機薄
    型絶縁層からなるフレキシブル基板を設け、 該フレキシブル基板の表面側には前記半導体素子の温度
    を検出する温度検出素子を設けると共に該温度検出素子
    に接続される信号線を設け、 さらに前記フレキシブル基板の表面側と裏面側のうち少
    なくとも一方の面側には前記信号線に対応する位置に一
    定の電位に保持される導体パターンを設ける構成として
    なる半導体装置。
  2. 【請求項2】 前記導体パターンは前記フレキシブル基
    板の表面側と裏面側の両方に設ける構成としてなる請求
    項1に記載の半導体装置。
  3. 【請求項3】 前記フレキシブル基板の表面側には、前
    記温度検出素子から出力される検出信号を演算処理する
    信号処理回路を設けてなる請求項1または2に記載の半
    導体装置。
  4. 【請求項4】 前記ベース基板上には前記半導体素子を
    複数個実装し、該各半導体素子の近傍には前記温度検出
    素子をそれぞれ配置し、該各温度検出素子から出力され
    る個々の検出信号を同一の信号処理回路によって演算処
    理する構成としてなる請求項3に記載の半導体装置。
  5. 【請求項5】 前記ベース基板上には複数の半導体素子
    を列状に並べて配置し、該各半導体素子のうち列の最も
    端部側に位置する第1の半導体素子周辺に前記温度検出
    素子を配置すると共に、前記第1の半導体素子と該第1
    の半導体素子に隣接する第2の半導体素子との間を除い
    た位置に前記温度検出素子をそれぞれ配置する構成とし
    てなる請求項1,2,3または4に記載の半導体装置。
  6. 【請求項6】 前記フレキシブル基板のうち前記温度検
    出素子と一緒に前記ベース基板上に配設される部位と前
    記信号処理回路が設けられた部位とを板厚方向に対して
    互いに異なる高さ位置に配置する構成としてなる請求項
    3,4または5に記載の半導体装置。
  7. 【請求項7】 前記温度検出素子は、3相インバータ回
    路もしくはHブリッジ回路を含む半導体装置またはイン
    テリジェントパワーモジュールの内部に配設する構成と
    してなる請求項1,2,3,4,5または6に記載の半
    導体装置。
  8. 【請求項8】 前記半導体素子は、絶縁ゲート型バイポ
    ーラトランジスタまたはMOSトランジスタである請求
    項1,2,3,4,5,6または7に記載の半導体装
    置。
  9. 【請求項9】 前記ベース基板は、少なくとも表面側の
    一部に金属膜または金属板からなる金属導体を設けた絶
    縁基板により構成してなる請求項1,2,3,4,5,
    6,7または8に記載の半導体装置。
  10. 【請求項10】 前記ベース基板は金属板により構成し
    てなる請求項1,2,3,4,5,6,7または8に記
    載の半導体装置。
JP2000318258A 2000-10-18 2000-10-18 半導体装置 Pending JP2002124618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000318258A JP2002124618A (ja) 2000-10-18 2000-10-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000318258A JP2002124618A (ja) 2000-10-18 2000-10-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2002124618A true JP2002124618A (ja) 2002-04-26

Family

ID=18796912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000318258A Pending JP2002124618A (ja) 2000-10-18 2000-10-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2002124618A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735852B1 (ko) * 2005-04-28 2007-07-04 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2009153237A (ja) * 2007-12-18 2009-07-09 Kojima Press Co Ltd 制御装置
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2014207335A (ja) * 2013-04-12 2014-10-30 株式会社デンソー 過昇温検出装置
JP2018014356A (ja) * 2016-07-19 2018-01-25 パナソニックIpマネジメント株式会社 半導体装置
WO2018147256A1 (ja) * 2017-02-08 2018-08-16 パナソニックIpマネジメント株式会社 ブラシレスdcモータ
WO2018168287A1 (ja) * 2017-03-14 2018-09-20 富士通クライアントコンピューティング株式会社 情報端末装置
WO2019009088A1 (ja) * 2017-07-07 2019-01-10 株式会社村田製作所 電力回路モジュール
JP2019057658A (ja) * 2017-09-22 2019-04-11 ダイヤモンド電機株式会社 電源基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735852B1 (ko) * 2005-04-28 2007-07-04 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2009153237A (ja) * 2007-12-18 2009-07-09 Kojima Press Co Ltd 制御装置
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2014207335A (ja) * 2013-04-12 2014-10-30 株式会社デンソー 過昇温検出装置
JP2018014356A (ja) * 2016-07-19 2018-01-25 パナソニックIpマネジメント株式会社 半導体装置
WO2018016162A1 (ja) * 2016-07-19 2018-01-25 パナソニックIpマネジメント株式会社 半導体装置
CN109478540A (zh) * 2016-07-19 2019-03-15 松下知识产权经营株式会社 半导体装置
WO2018147256A1 (ja) * 2017-02-08 2018-08-16 パナソニックIpマネジメント株式会社 ブラシレスdcモータ
WO2018168287A1 (ja) * 2017-03-14 2018-09-20 富士通クライアントコンピューティング株式会社 情報端末装置
WO2019009088A1 (ja) * 2017-07-07 2019-01-10 株式会社村田製作所 電力回路モジュール
US11441953B2 (en) 2017-07-07 2022-09-13 Murata Manufacturing Co., Ltd. Power circuit module
JP2019057658A (ja) * 2017-09-22 2019-04-11 ダイヤモンド電機株式会社 電源基板

Similar Documents

Publication Publication Date Title
KR0171461B1 (ko) 전동식 파워스티어링 회로장치
US8057094B2 (en) Power semiconductor module with temperature measurement
JP2854757B2 (ja) 半導体パワーモジュール
KR960011645B1 (ko) 반도체 장치
EP0409173B1 (en) Semiconductor ic device having an improved interconnection structure
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
JP2007142138A (ja) 半導体装置
US20150185087A1 (en) Electronic device with temperature detecting element
US20020135037A1 (en) Power semiconductor device with temperature detector
JP2002124618A (ja) 半導体装置
JP2002093995A (ja) 半導体装置
JP2002040058A (ja) ホ−ル素子を備えた電流検出装置
JP2015005643A (ja) 電子装置
JP3941266B2 (ja) 半導体パワーモジュール
JP4677848B2 (ja) 駆動用集積回路の温度センサ取付構造
JP2003250278A (ja) 半導体装置
JP4695041B2 (ja) 半導体装置
JP2002164509A (ja) 半導体装置
JPH1197598A (ja) 半導体装置
JP2006041407A (ja) 半導体素子の温度検出方法及び電力変換装置
JP2001206232A (ja) 電動式パワーステアリング制御装置
JP2007089256A (ja) Dc−dcコンバータ、半導体モジュール及びその温度検出装置
JP2006165100A (ja) 半導体装置
JP2002093965A (ja) 半導体装置
JPH01293548A (ja) 半導体装置