JP2006165100A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006165100A JP2006165100A JP2004351183A JP2004351183A JP2006165100A JP 2006165100 A JP2006165100 A JP 2006165100A JP 2004351183 A JP2004351183 A JP 2004351183A JP 2004351183 A JP2004351183 A JP 2004351183A JP 2006165100 A JP2006165100 A JP 2006165100A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pad
- power element
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 ICチップ22において、シャント抵抗23を、その電流通過方向に沿った辺がMOSFET2の一列に並んだパッド5(パッド列)に直交する向きとなるようにMOSFET2に隣接して形成する。シャント抵抗23と制御回路3とを繋ぐ引き出し用の配線27を、シャント抵抗23から第1のパッド29に至る第1の配線27aと、第2のパッド30から制御回路3に至る第2の配線27bとから構成する。組み立て工程において、パッド29と30を共通の端子11に接続する。
【選択図】 図1
Description
本発明は上記事情に鑑みてなされたもので、その目的は、電流検出用の抵抗が形成されたICチップを有する半導体装置を提供することにある。
以下、本発明の第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、ICチップの素子配置およびICチップとリードフレームの端子との接続態様を示しており、図2は、当該ICチップに搭載された回路と外部に接続される回路の電気的構成を示している。これら図1、図2において、従来技術を示す図6、図7と同一部分には同一符号を付して示している。
図2において、IC21をハイサイドスイッチとして用いる場合、制御回路3は、図示しないチャージポンプ回路の出力電圧を用いて、MOSFET2のゲートに駆動電圧を与える。MOSFET2がオンすると、電源13から端子7、MOSFET2、シャント抵抗23、端子12、ソレノイド15の経路で主回路電流が流れ、MOSFET2がオフすると、還流ダイオード14、端子8、シャント抵抗23、端子12、ソレノイド15の経路で還流電流が流れる。制御回路3は、シャント抵抗23から配線27、28によって取り出される電圧に基づいて、ソレノイド15に流れる電流を制御する。
図4は、本発明の第2の実施形態におけるICチップの素子配置を示している。
ICチップ38(半導体チップに相当)は、第1の実施形態で説明したICチップ22に対しシャント抵抗23の配置が異なっている。すなわち、シャント抵抗23は、その幅の中心線とMOSFET2のパッド列の中央位置とが一致するように形成されている。
図5は、本発明の第2の実施形態におけるICチップの素子配置を示している。
ICチップ39(半導体チップに相当)において、シャント抵抗40は、MOSFET2のパッド列長に等しい幅を有し、当該シャント抵抗40とパッド列とがその全幅において相対するように形成されている。このような配置によれば、MOSFET2からシャント抵抗40に流れ込む電流およびパッド5からシャント抵抗40に流れ込む還流電流は、MOSFET2の内部およびシャント抵抗40の内部を均一に流れる。従って、より一層発熱の増加を抑えられるとともに高い電流検出精度を確保できる。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
シャント抵抗23、40は、その電流通過方向に沿った辺がMOSFET2のパッド列に直交する向きとなることが最も好ましい配置であるが、正確に直交する向きでなくても上述した効果を得ることができる。
シャント抵抗23、40と配線27、28とを接続するビア25、26は、それぞれ複数設けてもよい。
シャント抵抗23、40は、アルミニウムに限らず他の金属材料や半導体材料を用いて構成してもよい。
Claims (6)
- 同一の半導体基板にパワー素子、当該パワー素子の主端子に接続される電流検出用の抵抗および前記パワー素子を制御する制御回路が形成された半導体チップを備え、
前記パワー素子の主端子のパッドは、当該パワー素子の素子形成領域の辺部に沿って列状に形成されており、
前記抵抗は、その電流通過方向に沿った辺が前記パワー素子のパッド列にほぼ直交する向きとなるように前記パワー素子に隣接して形成されていることを特徴とする半導体装置。 - 前記抵抗は、前記パワー素子のパッド列長にほぼ等しい幅を有し、当該抵抗と前記パッド列とがその全幅において相対するように形成されていることを特徴とする請求項1記載の半導体装置。
- 前記列状に形成されたパッドのうちほぼ等間隔に選択された複数のパッドと前記半導体チップの外部との間で配線がなされていることを特徴とする請求項2記載の半導体装置。
- 前記抵抗は、その幅の中心線と前記パワー素子のパッド列の中央位置とがほぼ一致するように形成されていることを特徴とする請求項1記載の半導体装置。
- 前記列状に形成されたパッドのうち前記抵抗と相対する位置に形成されたパッドと前記半導体チップの外部との間で配線がなされていることを特徴とする請求項1または4記載の半導体装置。
- 前記抵抗においてその電流通過方向に所定間隔を隔てた位置から前記制御回路に至る一対の引き出し用配線が形成され、
その引き出し用配線の少なくとも一方は、前記抵抗から第1のパッドに至る第1の配線と、前記第1のパッドと絶縁された第2のパッドから前記制御回路に至る第2の配線とから構成されていることを特徴とする請求項1ないし5の何れかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351183A JP4144591B2 (ja) | 2004-12-03 | 2004-12-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351183A JP4144591B2 (ja) | 2004-12-03 | 2004-12-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165100A true JP2006165100A (ja) | 2006-06-22 |
JP4144591B2 JP4144591B2 (ja) | 2008-09-03 |
Family
ID=36666789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004351183A Expired - Fee Related JP4144591B2 (ja) | 2004-12-03 | 2004-12-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4144591B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010251A (ja) * | 2007-06-29 | 2009-01-15 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその試験方法 |
JP2010027030A (ja) * | 2008-06-19 | 2010-02-04 | Denso Corp | 定電流制御回路 |
EP2296074A2 (en) | 2009-08-31 | 2011-03-16 | Hitachi Automotive Systems, Ltd. | Control system and semiconductor device used therein |
EP2320547A2 (en) | 2009-10-30 | 2011-05-11 | Hitachi Automotive Systems, Ltd. | Current-controlled semiconductor device and control unit using the same |
WO2012029485A1 (ja) | 2010-08-31 | 2012-03-08 | 日立オートモティブシステムズ株式会社 | 電流制御用半導体素子、およびそれを用いた制御装置 |
US9154033B2 (en) | 2011-07-14 | 2015-10-06 | Hitachi Automotive Systems, Ltd. | Current control semiconductor device and control device using the same |
JP2016136608A (ja) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
JP2018026784A (ja) * | 2016-08-02 | 2018-02-15 | 富士電機株式会社 | 半導体装置およびその特性評価方法 |
-
2004
- 2004-12-03 JP JP2004351183A patent/JP4144591B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010251A (ja) * | 2007-06-29 | 2009-01-15 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその試験方法 |
JP2010027030A (ja) * | 2008-06-19 | 2010-02-04 | Denso Corp | 定電流制御回路 |
JP4513920B2 (ja) * | 2008-06-19 | 2010-07-28 | 株式会社デンソー | 定電流制御回路 |
EP2296074A2 (en) | 2009-08-31 | 2011-03-16 | Hitachi Automotive Systems, Ltd. | Control system and semiconductor device used therein |
CN102004453A (zh) * | 2009-08-31 | 2011-04-06 | 日立汽车系统株式会社 | 控制系统及在其中使用的半导体元件 |
US8421441B2 (en) | 2009-10-30 | 2013-04-16 | Hitachi Automotive Systems, Ltd. | Current-controlled semiconductor device and control unit using the same |
EP2320547A2 (en) | 2009-10-30 | 2011-05-11 | Hitachi Automotive Systems, Ltd. | Current-controlled semiconductor device and control unit using the same |
WO2012029485A1 (ja) | 2010-08-31 | 2012-03-08 | 日立オートモティブシステムズ株式会社 | 電流制御用半導体素子、およびそれを用いた制御装置 |
CN103080863A (zh) * | 2010-08-31 | 2013-05-01 | 日立汽车系统株式会社 | 电流控制用半导体元件和使用它的控制装置 |
CN103080863B (zh) * | 2010-08-31 | 2014-10-22 | 日立汽车系统株式会社 | 电流控制用半导体元件和使用它的控制装置 |
US9170587B2 (en) | 2010-08-31 | 2015-10-27 | Hitachi Automotive Systems, Ltd. | Current control semiconductor element and control device using the same |
US9154033B2 (en) | 2011-07-14 | 2015-10-06 | Hitachi Automotive Systems, Ltd. | Current control semiconductor device and control device using the same |
JP2016136608A (ja) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | 半導体装置 |
JP2018026784A (ja) * | 2016-08-02 | 2018-02-15 | 富士電機株式会社 | 半導体装置およびその特性評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4144591B2 (ja) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230317713A1 (en) | Semiconductor Device | |
JP5526849B2 (ja) | 半導体装置 | |
JP2017069412A (ja) | 半導体装置 | |
US6529062B2 (en) | Power module | |
JP2008533734A (ja) | 温度感知機能を有するmosfet | |
JP4025958B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
US20200049569A1 (en) | Power Semiconductor Circuit and Method for Determining a Temperature of a Power Semiconductor Component | |
US20110233759A1 (en) | Semiconductor device | |
JP4144591B2 (ja) | 半導体装置 | |
JP2009111110A (ja) | 半導体装置 | |
JPH11317495A (ja) | 絶縁ゲート型バイポーラトランジスタモジュールおよび駆動回路付絶縁ゲート型バイポーラトランジスタモジュール | |
JP6833101B2 (ja) | 半導体装置 | |
JP2009141150A (ja) | 半導体装置 | |
JP6890480B2 (ja) | 半導体装置 | |
JPH11121683A (ja) | 半導体集積回路 | |
US7714363B2 (en) | Semiconductor integrated circuit for driving the address of a display device | |
JPH03179767A (ja) | 大電力用半導体装置 | |
US20090189676A1 (en) | Semiconductor device | |
JP2005166987A (ja) | 半導体装置 | |
JP4857834B2 (ja) | 入力保護回路 | |
JP3383451B2 (ja) | 半導体装置 | |
JP2001156178A (ja) | 半導体装置および半導体装置の自動レイアウト方法 | |
JP2006054245A (ja) | 半導体装置 | |
US7719254B2 (en) | Method for setting a reference potential of a current sensor and arrangement for determining the reference potential of a power semiconductor device | |
JPH06163700A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140627 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |