CN109427705A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN109427705A
CN109427705A CN201811011163.4A CN201811011163A CN109427705A CN 109427705 A CN109427705 A CN 109427705A CN 201811011163 A CN201811011163 A CN 201811011163A CN 109427705 A CN109427705 A CN 109427705A
Authority
CN
China
Prior art keywords
terminal
view
seal
electrode
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811011163.4A
Other languages
English (en)
Other versions
CN109427705B (zh
Inventor
板东晃司
西山知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN109427705A publication Critical patent/CN109427705A/zh
Application granted granted Critical
Publication of CN109427705B publication Critical patent/CN109427705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子装置，实现包括功率晶体管的电子装置的散热特性的改进。半导体模块包括在逆变器电路中包括的第一和第二封装。在所述第一封装中，嵌入具有高压侧功率晶体管的半导体芯片。在所述第二封装中，嵌入具有低压侧功率晶体管的半导体芯片。在所述第一和第二封装的两个宽表面处，暴露电耦合到所述功率晶体管的相应集电极的第一金属电极，以及电耦合到所述功率晶体管的相应发射极的第二金属电极。具有比第一和第二金属电极的面积大的面积的四个相应汇流条板接合到所述第一和第二封装的所述第一和第二金属电极。

Description

电子装置
相关申请的交叉引用
包括说明书、附图和摘要的、于2017年8月31日提交的日本专利申请No.2017-166609的公开内容通过引用全文并入本文。
技术领域
本发明涉及一种电子装置，以及涉及例如一种用于包括功率晶体管的电子装置的技术。
背景技术
在例如，专利文献1和2中的每一个中描述包括功率晶体管的半导体装置。专利文献1公开一种结构，其中彼此面对的堆叠半导体芯片的相应主表面电耦合到公共金属布线层，并且在上半导体芯片和下半导体芯片未二维地重叠的区域中，提供电耦合到半导体芯片的控制电极的金属布线层以引出控制电极。专利文献2公开一种结构，其中高侧装置和低侧装置经由公共导电接口堆叠，并且彼此电连接、机械连接和热连接。
[现有技术文献]
[专利文献]
[专利文献1]日本未审查专利申请公开No.2004-140068
[专利文献2]日本未审查专利申请公开No.2013-21318
发明内容
在包括功率晶体管的电子装置中，在改进电子装置的可靠性和电特性等方面，需要进一步改进散热特性。
本发明的其它问题和新颖特征将从本说明书和附图中的陈述中变得显而易见。
实施例中的电子装置包括第一密封体和第二密封体。第一密封体包括第一半导体芯片，其具有第一功率晶体管；第一金属板，其电耦合到第一半导体芯片的第一电极；以及第二金属板，其电耦合到第一半导体芯片的第二电极。第一金属板具有面对第一电极并且电耦合到第一电极的第一表面，以及与第一表面相反的第二表面。第二表面从第一密封体暴露。第一密封体的第二金属板具有面对第二电极并且电耦合到第二电极的第三表面，以及与第三表面相反的第四表面。第四表面从第二密封体暴露。第二密封体包括第二半导体芯片，其具有第二功率晶体管；第三金属板，其电耦合到第二半导体芯片的第三电极；以及第四金属板，其电耦合到第二半导体芯片的第四电极。第三金属板具有面对第三电极并且电耦合到第三电极的第五表面，以及与第五表面相反的第六表面。第六表面从第二密封体暴露。第四金属板具有面对第四电极并且电耦合到第四电极的第七表面，以及与第七表面相反的第八表面。第八表面从第二密封体暴露。第一密封体的第一金属板的第二表面经由第一导体层电耦合到第一端子。第二密封体的第四金属板的第八表面经由第二导体层电耦合到第二端子。第一密封体的第二金属板的第四表面和第二密封体的第三金属板的第六表面经由第三导体层电耦合到输出端子。第一端子在平面图中的面积大于第一金属板在平面图中的面积。第二端子在平面图中的面积大于第四金属板在平面图中的面积。输出端子在平面图中的面积大于第二金属板在平面图中的面积或第三金属板在平面图中的面积。
实施例允许包括功率晶体管的电子装置的散热特性的改进。
附图说明
图1的左侧示出含有本发明人研究的三相逆变器电路中包括的功率晶体管的封装的平面图，而图1的右侧示出图1的左侧的封装的相反表面的平面图；
图2是图1中的封装的透明平面图；
图3是沿着图1中的线I-I截取的截面图；
图4是包括图1到3中的封装的半导体模块中的散热结构的示例的截面图；
图5是实施例中的封装的透明平面图；
图6是沿着图5中的线II-II截取的示意性截面图；
图7的左侧示出本发明人研究的散热结构中的散热状态的说明图，而图7的右侧示出图7的左侧的散热结构中的热分布的视图；
图8的左侧示出图6中的散热结构中的散热状态的说明图，而图8的右侧示出图8的左侧的散热结构中的热分布的视图；
图9是第一实施例中的具有半导体模块的电机驱动系统的主要部分电路图；
图10是包括在图9中的电机驱动系统中的三相逆变器电路中的半桥电路的电路图；
图11的左侧示出根据第一实施例的封装的平面图，而图11的右侧示出图11的左侧的封装的相反表面的平面图；
图12是图11中的封装的透明平面图；
图13是沿着图11的左侧的线III-III截取的截面图；
图14是图13中的虚线中包围的区域的放大截面图；
图15的左侧示出其中形成晶体管的半导体芯片的主表面的平面图，而图15的右侧示出与图15的左侧的其主表面相反的半导体芯片的主表面的平面图；
图16是图15中的半导体芯片的主要部分截面图；
图17的左侧示出其中形成二极管的半导体芯片的主表面的平面图，而图17的右侧示出与图17的左侧的其主表面相反的半导体芯片的主表面的平面图；
图18是图17中的半导体芯片的主要部分截面图；
图19是第一实施例中的半导体模块的平面图；
图20是沿着图19中的线IV-IV截取的截面图；
图21是包括在图19中的半导体模块中的电容元件的正视图；
图22是沿着图19中的线V-V截取的截面图；
图23是图20中的虚线中包围的区域的放大截面图；
图24的左侧和右侧示出图19中的半导体模块的单元结构中的每一个的主要部分平面图；
图25是图19中的半导体模块的单元结构的主要部分放大平面图；
图26是沿着图19中的线V-V截取的示意性主要部分截面图；
图27是示出图19中的半导体模块中的冷却水的循环的示例的平面图；
图28是图27中的半导体模块的单元结构中的每一个的主要部分放大平面图；
图29是示出包括在图19中的半导体模块中的封装的制造过程的流程的说明图；
图30是示出在图29中的步骤之后的封装的制造过程的流程的说明图；
图31是示出在图30中的步骤之后的封装的制造过程的流程的说明图；
图32是示出在图31中的步骤之后的封装的制造过程的流程的说明图；
图33是示出用于图19中的半导体模块的组装流程的说明图；
图34是在其组装过程期间图19中的半导体模块的主要部分截面图；
图35是在其组装过程期间在图34中的步骤之后的半导体模块的主要部分截面图；
图36是在其组装过程期间在图35中的步骤之后的半导体模块的主要部分截面图；
图37是在其组装过程期间在图36中的步骤之后的半导体模块的平面图；
图38是在其组装过程期间在图37中的步骤之后的半导体模块的平面图；
图39是在其组装过程期间在图38中的步骤之后的半导体模块的平面图；
图40是在其组装过程期间在图39中的步骤之后的半导体模块的平面图；
图41是在其组装过程期间在图40中的步骤之后的半导体模块的平面图；
图42是在其组装过程期间在图41中的步骤之后的半导体模块的平面图；
图43是在其组装过程期间在图42中的步骤之后的半导体模块的平面图；
图44是第一实施例的第一修改中的半导体模块的平面图；
图45是沿着图44中的线VIII-VIII截取的截面图；
图46是沿着图44中的线IX-IX截取的截面图；
图47是图45中的虚线中包围的区域的放大截面图；
图48的左侧示出图44中的半导体模块的单元结构中的每一个的主要部分透视图，而图48的右侧示出图48的左侧的半导体模块的单元结构的主要部分分解透视图；
图49是沿着图44中的线X-X截取的示意性主要部分截面图；
图50是图44中的半导体模块的单元结构的主要部分放大平面图，其示出半导体模块中的冷却水的循环的示例；
图51是图44中的半导体模块的单元结构的主要部分放大截面图，其示出半导体模块中的冷却水的循环的示例；
图52是第一实施例的第二修改中的半导体模块的平面图；
图53是沿着图52中的线VIII-VIII截取的截面图；
图54是沿着图52中的线XI-XI截取的截面图；
图55是图53中的虚线中包围的区域的放大截面图；
图56是沿着图52中的线X-X截取的示意性主要部分截面图；
图57是根据第二实施例的半导体模块的单元结构中的每一个的平面图；
图58是图57中的半导体模块的单元结构的透明平面图；
图59是图58中的半导体模块的主要部分放大平面图；
图60是图59中的半导体模块的示意性透视图；
图61是以提取方式示出包括在图57中的半导体模块中的封装和输出端子汇流条(bus bar)板的主要部分平面图；
图62是以提取方式示出包括在图57中的半导体模块中的封装和上部冷却板的主要部分平面图；
图63是沿着图57和58中的线XII-XII截取的截面图；
图64是沿着图57和58中的线XII-XII截取的示意性主要部分截面图；
图65是图57中所示的半导体模块的单元结构的主要部分平面图，其示出半导体模块中的冷却水的循环的示例；
图66是根据第二实施例的第一修改的半导体模块的单元结构中的每一个的平面图；
图67是图66中的半导体模块的主要部分透视图；
图68是以提取方式示出包括在图66中的半导体模块中的封装和输出端子汇流条板的主要部分平面图；
图69是以提取方式示出包括在图66中的半导体模块中的封装、P端子汇流条板和N端子汇流条板的主要部分平面图；
图70是沿着图66中的线XII-XII截取的截面图；以及
图71是图66中的半导体模块的示意性主要部分透视图。
具体实施方式
(本发明中的描述形式、基本术语以及其用途的说明)
在本发明中，必要时为了方便起见，将通过划分为多个部分等来描述实施例。然而，除非另外特别明确地描述，否则所述多个部分决不彼此独立或不同，并且单个示例的各个部分中的一个部分是其它部分的一部分或全部的细节、修改等，而不管描述的顺序如何。原则上，将省略对相同部分的重复描述。而且，除非另外特别明确地描述，否则实施例中的每个组件都不是必不可少的，除非所述组件在理论上限于特定数目，或除非从上下文中明显看出所述组件是必不可少的。
同样，即使当例如“X由B组成”的措辞与实施例等的描述中的材料、组成等相关联地使用时，也不旨在排除含有除了“B”之外的元件的材料、组成等，除非另外特别明确地描述，或除非从上下文中明显看出排除此种材料、组成等。例如，当提及组件时，所述措辞表示“X含有B作为主要组件”等。应了解，即使当提及例如“硅部件”等时，也不限于纯硅，并且还包括含有SiGe(硅锗)合金、含有硅作为主要组分的另一多元素合金、另一添加剂等的部件。另外，即使当提及镀金、铜层、镀镍等时，也假设不仅包括纯镀金、纯铜层、纯镀镍等，而且包括含有金、铜、镍等作为主要组分的部件，除非另外特别明确地描述。
此外，当提及特定数值或数值量时，可以大于或小于特定数值或数值量，除非另外特别描述，除非数值或数值量在理论上限于所述数目，或除非从上下文可以明显看出，数值或数值量限于所述数目。
在实施例的各个附图中，相同或相似部分通过相同或相似符号或参考标号表示并且原则上不再重复其描述。
在附图中，当阴影等导致复杂图示时，或当要区分阴影化部分与空白空间之间的不同时，即使在截面中也可以省略阴影等。与此相关，即使当二维地闭合孔时，当从描述等中明显看出孔二维地闭合等时，可以省略其背景轮廓。另一方面，即使在截面中未示出，除了空白空间之外的部分可以用线或点阴影化，以清楚地示出阴影部分不是空白空间或清楚地示出区域的边界。
在本说明书中，“电子组件”表示使用电子的组件。具体而言，在半导体中使用电子的组件是“半导体组件”。“半导体组件”的示例包括半导体芯片。因此，术语“半导体组件”包括“半导体芯片”，并且“半导体组件”的上位概念是“电子组件”。
而且，在本说明书中，“半导体装置”表示一种结构，所述结构包括半导体组件和电耦合到半导体组件的外部耦合端子，并且在所述结构中，半导体组件用密封体覆盖。具体而言，“半导体装置”被配置成经由外部耦合端子可电耦合到外部装置。
而且，在本说明书中，“功率晶体管”表示多个(例如，几个到几万个)单元晶体管(细胞晶体管)的集合，所述单元晶体管彼此并联耦合，以即使在大于单元晶体管的最大可允许电流的电流的情况下实施单元晶体管中的每一个的功能。例如，当单元晶体管用作开关元件时，“功率晶体管”用作即使在大于单元晶体管的最大可允许电流的电流的情况下也可以适当地使用的开关元件。包括在开关元件中的“功率晶体管”的示例包括IGBT(绝缘栅双极晶体管)、功率MOSFET(金属氧化物半导体场效应晶体管)和双极晶体管。在本说明书中，术语“功率晶体管”用于示出上位概念，包括例如，“功率MOSFET”、“IGBT”和“双极晶体管”。包括功率晶体管的半导体芯片还可以称为功率半导体芯片。
<本发明人的研究>
在电动车、混合动力汽车、插电式混合动力汽车等(下文中称为电动车等)中，当电动车等运行时，电机用作动力源。对于此电机，例如，三相逆变器电路被电耦合以控制电机的操作。也就是说，通过使用三相逆变器电路更精细地控制供应到电机的三相AC电力的电压和频率，实现电动车等的运行性能和能量效率的改进。
图1的左侧示出包含本发明人研究的三相逆变器电路中包括的功率晶体管的封装的平面图，而图1的右侧示出图1的左侧的封装的相反表面的平面图。图2是图1中的封装的透明平面图。图3是沿着图1中的线I-I截取的截面图。
如图1中所示，封装PK0具有双面电极结构。也就是说，在形成与密封体MB0的厚度方向交叉的封装PK0的密封体MB0的两个表面上，金属电极EC0和EE0分别以暴露状态设置。金属电极EC0和EE0中的每一个形成为在平面图中具有四边形形状，但是金属电极EC0的平面面积大于金属电极EE0的平面面积。从封装PK0的密封体MB0中对应于短边的一个侧表面，多个外部端子LD0基本上垂直于侧表面突出。
如图2和3中所示，在封装PK0的密封体MB0中，两个半导体芯片CT0和CD0横向地布置。两个半导体芯片CT0和CD0包含在密封体MB0中，同时插入到两个金属电极EE0和EC0之间。在作为半导体芯片CT0和CD0中的一个的半导体芯片CT0中，例如，形成IGBT，而在作为半导体芯片CT0和CD0中的另一个的半导体芯片CD0中，例如，形成续流二极管。
其中形成IGBT的半导体芯片CT0的集电极以及其中形成续流二极管的半导体芯片CD0的阴极电极经由导电粘附层接合到较大面积金属电极EC0，并且通过金属电极EC0彼此电耦合。另一方面，其中形成IGBT的半导体芯片CT0的发射极以及其中形成续流二极管的半导体芯片CD0的阳极电极经由导电粘附层接合到较小面积金属电极EE0，并且通过金属电极EE0彼此电耦合。
其中形成IGBT的半导体芯片CT0的集电极通过较大面积金属电极EC0电耦合到外部端子LD0。其中形成IGBT的半导体芯片CT0的发射极通过键合线BW0电耦合到另一外部端子LD0。其中形成IGBT的半导体芯片CT0的栅极电极通过键合线BW0电耦合到再一个外部端子LD0。
本发明人研究了包括上述封装PK0的半导体模块(电子装置)中的散热结构。图4是包括图1到3中的封装的半导体模块中的散热结构的示例的截面图。作为半导体模块的示例，本文示出作为前述三相逆变器电路的一部分的包括在半桥电路(即，对应于一个单元的逆变器电路)中的两个封装PK0。封装PK0中的一个用于逆变器电路的高压侧，而另一封装PK0用于逆变器电路的低压侧。
在驱动器板DB0的封装安装表面上，例如，作为水冷部件的冷却板CL0基本上垂直于封装安装表面设置。两个封装PK0安装在冷却板CL0上，使得其相应较大面积金属电极EC0面对冷却板CL0。绝缘部件(未示出)，例如，绝缘管芯键合材料插入到封装PK0的金属电极EC0与冷却板CL0之间，以在其间提供绝缘。从相应封装PK0中的半导体芯片CT0和CD0产生的热量主要通过较大面积金属电极EC0传输到冷却板CL0以进行耗散。应注意，各个封装PK0的相应外部端子LD0插入驱动器板DB0的通孔中并且电耦合到驱动器板DB0的导线W0。
在前述逆变器电路中，在改进其可靠性和电特性等方面，需要进一步改进散热特性。在图4中的散热结构中，具有相对高的热阻的绝缘部件插入到封装PK0的金属电极EC0与冷却板CL0之间。因此，为了进一步增强散热特性，需要增加散热面积并且增加具有逆变器电路的半导体模块的大小。然而，在电动车等中，需要在提高燃料效率性能等方面减小整个车身的重量，并且还需要减小控制作为电源的电机的操作的半导体模块的大小。鉴于此，本发明人已经注意到，为了满足这些相矛盾的需求，需要从新的角度改进散热特性。
作为解决前述问题的配置的示例，可以示出一种配置，其中对于封装中的每一个的双面电极(金属电极)，接合具有比双面电极的面积大的面积的相应金属板。图5是实施例中的封装的透明平面图。图6是沿着图5中的线II-II截取的示意性截面图。
如图5和6中所示，在形成与密封体MB的厚度方向交叉的封装PK的密封体MB的两个表面上，金属电极EC和EE分别以暴露状态设置。金属电极EC和EE在平面图中各自形成为四边形形状并且具有基本上相等的平面面积。从封装PK的密封体MB中对应于短边的一个侧表面，多个外部端子(第一控制端子和第二控制端子)LD基本上垂直于侧表面突出。
在封装PK的密封体MB中，两个半导体芯片(下文简称为芯片)CT和CD横向地布置。两个芯片CT和CD包含在密封体MB中，同时插入到两个金属电极EC和EE之间。在作为芯片CT和CD中的一个的芯片CT中，例如，形成IGBT，而在作为芯片CT和CD中的另一个的芯片CD中，例如，形成续流二极管。
其中形成IGBT的芯片CT的集电极以及其中形成续流二极管的芯片CD的阴极电极经由导电粘附层接合到金属电极EC，并且通过金属电极EC彼此电耦合。另一方面，其中形成IGBT的芯片CT的发射极以及其中形成续流二极管的芯片CD的阳极电极经由导电粘附层等接合到金属电极EE，并且通过金属电极EE彼此电耦合。
如图6中所示，封装PK的金属电极EC和EE经由由焊料等制成的相应导电粘附层(导电部件、耦合部件，或接合材料)接合到金属板PC和PE。如图5和6中所示，金属板PC和PE的平面面积大于金属电极EC和EE的平面面积。金属板PC和PE被设置成在平面图中包括金属电极EC和EE。还如图6中所示，金属板PC和PE经由相应绝缘部件im，例如，陶瓷板接合到冷却部件(散热器)的相应冷却板CL。如图5和6中所示，冷却板CL的相应平面面积大于金属板PC和PE的相应平面面积。冷却板CL被设置成包括金属板PC和PE。也就是说，金属板PC和PE插入到封装PK与冷却板CL之间，所述金属板的平面面积大于金属电极EC和EE的平面面积并且小于冷却板CL的平面面积。
图7的左侧示出本发明人研究的散热结构中的散热状态的说明图，而图7的右侧示出图7的左侧的散热结构中的热分布的视图。图8的左侧示出图6中的散热结构中的散热状态的说明图，而图8的右侧示出图8的左侧的散热结构中的热分布的视图。应注意，图7的左侧和图8的左侧的箭头示出散热的状态。在图7的右侧以及在图8的右侧，封装PK中的较深颜色部分示出封装PK中的较高温度。环境温度是例如，85℃。冷却介质温度是例如，65℃。冷却水(冷却介质)的流量是例如，1L/m。
如图7中所示，封装PK0的金属电极EC0和EE0经由相应绝缘部件im，例如，陶瓷接合到相应冷却板CL。在这种情况下，芯片CT0和CD0中产生的热量通过较大面积金属电极EC0和EE的平面耗散到冷却板CL。在这种情况下，IGBT的结温(结部分温度)是例如，121.3℃。
相反，如图8中所示，在使用图6中的封装PK的散热结构的情况下，芯片CT和CD中产生的热量经由金属板PC和PE从较大面积金属电极EC和EE耗散到冷却板CL，所述金属板的面积大于金属电极EC和EE的面积。与图7中的情况相比，这可以增强散热。在这种情况下，IGBT的结温(结部分温度)是例如，110.4℃，这表示结温可以比图7中的情况降低10℃。因此，可以改进散热特性，而不增加半导体模块的大小。具体而言，配置图5、6和8中的半导体模块的散热结构，使得例如，一个封装PK插入到两个冷却板CL之间。这可以进一步改进散热特性。下文将描述在本发明的每个实施例中的半导体模块(电子装置)的配置的具体示例。
(第一实施例)
在本第一实施例中的电子装置是包括逆变器电路(功率转换电路)的半导体模块，所述逆变器电路在电动车等运行时控制例如，作为动力源的电机的操作。逆变器电路将DC电力转换成AC电力。例如，当DC电源交替地产生正输出和负输出时，电流的方向因此被反转。在这种情况下，由于电流的方向被交替地反转，因此输出可以被视为AC电力。
本文提及的AC电力具有由单相AC电力和三相AC电力表示的各种形式。在本第一实施例中，借助于示例示出将DC电力转换成三相AC电力的三相逆变器电路。然而，本第一实施例的技术理念不仅适用于三相逆变器电路，而且还广泛地适用于各种逆变器电路，例如，单相逆变器电路。
<三相逆变器电路的配置的示例>
图9是本第一实施例中的具有半导体模块的电机驱动系统的主要部分电路图。图10是包括在图9中的电机驱动系统中的三相逆变器电路中的半桥电路的电路图。
如图9中所示，电机驱动系统PMS包括例如，当电动车等运行时用作动力源的电机MT，以及控制电机MT的操作的电机驱动电路PWC。
电机MT是由彼此偏移120度的三相(U相、V相和W相)中的AC电流驱动的三相感应电机。电机MT包括由导体形成的转子RT，以及设置在转子RT周围的三种类型的线圈(U相线圈UL、V相线圈VL和W相线圈WL)。在电机MT中，允许具有彼此偏移120度的相位的AC电流依序在U相线圈UL、V相线圈VL和W相线圈WL中流动，以使转子RT周围的磁场旋转(产生转子RT周围的旋转磁场)。因此，穿过转子RT的磁通量的方向旋转，使得感应电流通过电磁感应在转子RT中流动。也就是说，由于归因于旋转磁场与在转子RT中流动的电流之间的相互作用，电流在磁场中流动，因此电磁力作用于转子RT上，使得转子RT在与旋转磁场的旋转方向相同的方向上旋转。应注意，端子UTE示出电耦合到U相线圈UL的U相端子，端子VTE示出电耦合到V相线圈VL的V相端子，并且端子WTE示出电耦合到W相线圈WL的W相端子。转子RT中的参考标记N和S分别示出N极和S极。
电机驱动电路PWC将所产生的三相AC电力供应到电机MT并且控制电机MT的操作。电机驱动电路PWC具有三相逆变器电路部分(半导体模块或电子装置)PW1和控制部分PW2。
三相逆变器电路部分PW1是输出电路部分，所述输出电路部分产生三相AC电力并且将三相AC电力供应到电机MT。三相逆变器电路部分PW1包括对应于三个相位的三个逆变器支路(下文简称为支路)LG1、LG2和LG3。
如图9和10中所示，支路LG1、LG2和LG3中的每一个是例如，与形成3相逆变器电路中的半桥电路的一个单元(一个相位)相对应的逆变器电路。支路LG1、LG2和LG3并联耦合在端子HT和LT之间。端子HT是相对高电位端子(例如，正电位所供应到的正电位端子)。端子LT是相对低电位端子(例如，负电位所供应到的负电位端子)。
高压侧封装(半导体装置)PK1(PK)设置在支路LG1、LG2和LG3中的每一个的上臂中，而低压侧封装(半导体装置)PK2(PK)设置在支路LG1、LG2和LG3中的每一个的下臂中。晶体管(第一功率晶体管)Tr1和二极管Df1设置在高压侧封装PK1中，而晶体管(第二功率晶体管)Tr2和二极管Df2设置在低压侧封装PK2中。封装PK1和PK2具有相同结构。
支路LG1、LG2和LG3中的每一个中的晶体管Tr1和Tr2是作为开关元件操作的功率晶体管并且由例如IGBT形成。代替IGBT，还可以使用例如，功率MOSFET、双极晶体管，或GTO(栅极关断晶闸管)。晶体管Tr1和Tr2串联耦合在端子HT和LT之间。晶体管Tr1和Tr2形成对应于一个单元的逆变器电路。应注意，在图10中，参考标记C表示晶体管Tr1和Tr2的集电极(第一电极和第三电极)，而参考标记E表示晶体管Tr1和Tr2的发射极(第二电极和第四电极)。而且，参考标记G表示晶体管Tr1和Tr2的栅极电极(第一控制电极和第二控制电极)，而参考标记Tg表示封装PK1和PK2的栅极端子。而且，参考标记Te表示封装PK1和PK2的发射极端子，而参考标记Tc表示封装PK1和PK2的集电极端子。
在支路LG1、LG2和LG3中的每一个中的晶体管Tr1和Tr2的相应输出端子(公共节点、线连接部分或输出)Tw电耦合到前述电机MT的U相端子UTE、V相端子VTE和W相端子WTE。也就是说，对于相位中的每个相位，提供两个晶体管Tr1和Tr2以及两个二极管Df1和Df2。因此，为三个相位提供六个晶体管和六个二极管。
支路LG1、LG2和LG3中的每一个中的二极管Df1和Df2是续流二极管，用于允许存储在电机MT的电感中的回流电流流动。二极管Df1和Df2分别反并联耦合到晶体管Tr1和Tr2。应注意，在图10中，参考标记K表示二极管Df1和Df2的阴极电极，而参考标记A表示二极管Df1和Df2的阳极电极。当耦合到三相逆变器电路部分PW1的输出的负载是不包括电感的电阻器时，不存在回流能量，因此二极管Df1和Df2是不必要的。然而，当负载包括电机等电感时，负载电流在与电流在导通状态开关中流动的方向相反的方向上流动。也就是说，当负载包括电感时，能量可以从负载的电感返回到三相逆变器电路部分PW1(电流可以向后流动)。
在电机驱动电路PWC中，当晶体管Tr1和Tr2截止时，必须释放存储在电机MT的电感中的能量(1/2LI2)。然而，由于晶体管Tr1和Tr2中的每一个单独未必具有允许回流电流流动的功能，因此无法释放从电机MT的电感释放的能量。因此，通过分别将二极管Df1和Df2反并联耦合到用于开关元件的晶体管Tr1和Tr2，允许存储在电机MT的电感中的电能向后流动。出于上述原因，在电机驱动电路PWC中，二极管Df1和Df2分别反并联耦合到晶体管Tr1和Tr2。
电容元件Cs电耦合在端子HT和LT之间。电容元件Cs是平滑电容器并且具有实现逆变器电路中的浪涌电压的减小、系统电压的稳定等的功能。如稍后将描述，电容元件Cs被提供用于支路LG1、LG2和LG3中的每一个。
在如图10中所示的此逆变器电路(半桥电路)中，通过使上晶体管Tr1和下晶体管Tr2交替地导电并且改变其导通周期来控制输出电压。例如，当高压侧晶体管Tr1导通并且低压侧晶体管Tr2截止时，电流Iss通过晶体管Tr1从端子HT流动到输出端子Tw并且流动到电机MT。随后，当晶体管Tr1和Tr2截止时，电流流动到端子LT、二极管Df2、输出端子Tw和电机MT。随后，当高压侧晶体管Tr1截止并且低压侧晶体管Tr2导通时，电流Idd流动到电机MT、输出端子Tw、晶体管Tr2和端子LT。随后，当晶体管Tr1和Tr2截止时，电流流动到电机MT、输出端子Tw、二极管Df1和端子HT。
电机驱动电路PWC的控制单元PW2是控制三相逆变器电路部分PW1的晶体管Tr1和Tr2的操作的电路部分。如图9中所示，电机驱动电路PWC包括栅极驱动电路GC和控制电路CNT。
栅极驱动电路GC控制各个支路LG1、LG2和LG3中的晶体管Tr1和Tr2的切换操作。栅极驱动电路GC包括驱动和控制高压侧晶体管Tr1的高压侧驱动电路以及驱动和控制低压侧晶体管Tr2的低压侧驱动电路。各个栅极驱动电路GC的相应高压侧驱动电路电耦合到各个支路LG1、LG2和LG3中的高压侧晶体管Tr1的相应栅极电极G(参看图10)。各个栅极驱动电路GC的相应低压侧驱动电路电耦合到各个支路LG1、LG2和LG3中的低压侧晶体管Tr2的相应栅极电极G(参看图10)。具体来说，通过使用栅极驱动电路GC控制各个支路LG1、LG2和LG3中的晶体管Tr1和Tr2的切换操作，DC电力被转换成三相AC电力并且三相AC电力被供应到电机MT。本文针对各个支路LG1、LG2和LG3一对一地设置栅极驱动电路GC。换句话说，一个栅极驱动电路GC控制对应于一个单元的逆变器电路的操作。然而，在修改中，一个栅极驱动电路GC还可以控制六个晶体管Tr1和Tr2的操作。因此，六个栅极驱动电路GC还可以控制第六个晶体管Tr1和Tr2的相应操作。
控制电路CNT控制包括在各个栅极驱动电路GC中的高压侧驱动电路和低压侧驱动电路中的每一个的操作。控制电路CNT具有控制功能和运算功能。应注意，尽管在图9中省略其描述，但是除了上述电路之外，控制单元PW2还可以包括控制电机驱动电路PWC的操作的各种控制电路。例如，还可以提供噪声滤波器电路，所述噪声滤波器电路减少从栅极驱动电路GC输出的栅极驱动信号、输入到栅极驱动电路GC的信号等上的噪声。或者，例如，还可以提供一种电路，所述电路测量包括在三相逆变器电路部分PW1等中的电子组件的温度，并且执行测量到的电信号的噪声滤波或放大。
<封装(半导体装置)的配置的示例>
接下来，将描述包括在图9中的三相逆变器电路部分PW1中的封装PK1和PK2的结构的示例。应注意，由于高压侧封装PK1和低压侧封装PK2具有相同配置，因此将同时描述两个封装PK1(和PK2)。
图11的左侧示出根据本第一实施例的封装的平面图，而图11的右侧示出图11的左侧的封装的相反表面的平面图。图12是图11中的封装的透明平面图。应注意，措辞“在平面图中”表示在垂直于芯片的主表面的方向上观察物体。术语“主要组分”指示在部件的构成材料之中，最大量地包括在部件中的材料组分。例如，措辞“含有铜作为主要组分的材料”表示部件中铜的含量在部件的材料含量中最高。在本说明书中使用术语“主要组分”旨在展示，例如，部件基本上由铜形成，但不排除除了铜之外，部件含有另一杂质的情况。
在本第一实施例中的封装PK1(PK2)中，包括在每个前述支路(逆变器电路)的每个臂中的一个晶体管Tr1(Tr2)和一个二极管Df1(Df2)密封在一个密封体(PK1中的第一密封体或PK2中的第二密封体)MB中。密封体MB由含有例如环氧基树脂作为主要组分的热固性树脂制成。密封体MB的外形由薄板形成，所述薄板由主表面PSE、与主表面PSE相反的主表面PSC，以及位于主表面PSE和PSC之间的第四侧表面限定，以便与主表面PSE和PSC交叉。应注意，密封体MB的长边的长度是例如，约31mm，其短边的长度是例如，约21mm并且其厚度是例如，约4.3mm。
在密封体MB的主表面PSE处，暴露金属电极(封装PK1中的第二金属板或封装PK2中的第四金属板)EE的一个表面。金属电极EE是形成封装PK1(PK2)的发射极端子的部件。金属电极EE具有一个暴露表面(封装PK1中的第四表面或封装PK2中的第八表面)以及与其相反的另一密封表面(封装PK1中的第三表面或封装PK2中的第七表面)。
在与主表面PSE相反的密封体MB的另一主表面PSC处，暴露金属电极(封装PK1中的第一金属板或封装PK2中的第三金属板)EC的一个表面。金属电极EC是形成封装PK1(PK2)的集电极端子的部件。金属电极EC具有一个暴露表面(封装PK1中的第二表面或封装PK2中的第六表面)以及与其相反的另一密封表面(封装PK1中的第一表面或封装PK2中的第五表面)。
这些金属电极EE和EC由含有例如具有高导热性和高导电性的铜(Cu)作为主要组分的金属板形成。金属电极EE和EC的暴露表面在平面图中形成为四边形形状并且其相应平面面积基本上相等。
如图12中所示，在密封体MB中，密封两个芯片CT和CD、金属电极EC的一部分、金属电极EE的一部分(参看图11的左侧)、多个外部端子LD的相应部分，以及多条键合线(下文简称为导线)BW。
在芯片(封装PK1中的第一半导体芯片或封装PK2中的第二半导体芯片)CT中，形成上述晶体管Tr1(参看图9等)，而在芯片CD中，形成二极管Df1(参看图9等)。在芯片CT的一个主表面CSE上，设置晶体管Tr1(Tr2)的发射极E以及多个信号电极(封装PK1中的第一控制电极或封装PK2中的第二控制电极)Sg。在与一个主表面CSE相反的芯片CT的另一主表面上，设置晶体管Tr1(Tr2)的集电极(图12中未示出)。多个信号电极(第一控制电极或第二控制电极)Sg包括晶体管Tr1(Tr2)的栅极电极。信号电极Sg通过导线BW电耦合到外部端子LD。
在另一芯片CD的一个主表面CSA上，设置二极管Df1(Df2)的阳极电极A。在与一个主表面CSA相反的芯片CD的另一主表面上，设置二极管Df1(Df2)的阴极电极(图12中未示出)。
芯片CT和CD以及外部端子LD被设置成沿着外部端子LD的延伸方向布置。芯片CT设置在外部端子LD与芯片CD之间。设置芯片CT，使得其信号电极Sg位于发射极E与外部端子LD之间。这种布置允许减小将芯片CT的信号电极Sg耦合到外部端子LD的每条导线BW的长度。
在上述金属电极EC上，安装上述芯片CT和CD，使得晶体管Tr1(Tr2)的集电极和二极管Df1(Df2)的阴极电极面对金属电极EC。也就是说，金属电极EC还用作安装两个芯片CT和CD的管芯焊盘部分(芯片安装部分或标签)。芯片CT的晶体管Tr1(Tr2)的集电极电耦合到金属电极EC，而芯片CD的二极管Df1(Df2)的阴极电极电耦合到金属电极EC。因此，芯片CT的晶体管Tr1(Tr2)的集电极和二极管Df1(Df2)的阴极电极通过金属电极EC(集电极端子)彼此电耦合。
设置上述金属电极EE(参看图11)，使得其一个表面(与暴露表面相反的表面)面对芯片CT的发射极E以及芯片CD的阳极电极A。芯片CT的晶体管Tr1(Tr2)的发射极E电耦合到金属电极EE，而芯片CD的二极管Df1的阳极电极A也电耦合到金属电极EE。因此，芯片CT的晶体管Tr1(Tr2)的发射极E和二极管Df1(Df2)的阴极电极A通过金属电极EE(发射极端子)彼此电耦合。
形成金属电极EC和EE中的每一个，使得其暴露表面具有大的矩形形状，在平面图中包括两个芯片CT和CD。换句话说，金属电极EC和EE中的每一个的平面面积(暴露面积)大于芯片CT和CD的总平面面积。因此，可以确保由金属电极EC形成的集电极端子的大平面面积(暴露面积)以及由金属电极EE形成的发射极端子的大平面面积(暴露面积)。
由于大电流在封装PK1(PK2)的金属电极EC和EE中的每一个中流动，因此可优选地最小化电阻分量和电感分量。另外，由于封装PK1(PK2)的金属电极EC和EE中的每一个用作耗散在芯片CT和CD中产生的热量的散热路径，因此还可优选地最小化热阻。鉴于此，如上所述，本第一实施例允许为封装PK1和PK2的金属电极EC和EE中的每一个确保大的暴露面积。这可以增加传输路径的截面面积，并且因此减小传输路径的电阻分量和电感分量。另外，由于可以增加散热面积，因此可以改进耗散芯片CT和CD中产生的热量的特性。具体而言，金属电极EE和EC的厚度大于外部端子LD的厚度。因此，可以增加金属电极EE和EC中的每一个的热容量，并且改进经由金属电极EE和EC延伸的散热路径的散热效率。因此，可以改进封装PK1和PK2(即，半桥电路、支路LG1到LG3，以及三相逆变器电路部分PW1)中的每一个的操作可靠性。
上述外部端子LD中的每一个由含有例如铜作为主要组分的金属制成，并且形成为在基本上垂直于密封体MB的一个侧表面的方向上延伸。在外部端子LD中，从密封体MB暴露的部分是外部引线部分，并且用密封体MB覆盖的部分是内部引线部分。外部端子LD的内部引线部分具有通孔Lh，所述通孔更靠近其尖端形成以允许密封体MB的树脂进入通孔Lh。通孔Lh旨在防止外部端子LD容易地从密封体MB退出。
外部端子LD主要用于传输信号。在外部端子LD之中，预定外部端子LD通过导线BW电耦合到芯片CT的晶体管Tr1(Tr2)的信号电极Sg(栅极电极)，以用作栅极端子Tg(参看图10)。应注意，栅极端子Tg电耦合到图9中所示的栅极驱动电路GC。也就是说，从栅极驱动电路GC产生的信号经由栅极端子Tg施加到晶体管Tr1(Tr2)的栅极电极，以允许控制晶体管Tr1(Tr2)的切换操作。
而且，在外部端子LD之中，预定外部端子LD通过导线BW电耦合到发射极感测电极以监视封装PK1的操作状态，以用作检查信号端子。检查信号端子可以用作检查端子，所述检查端子在检查时测量发射极E处的电压，所述检查引起大的电流在芯片CT的晶体管Tr1(Tr2)中流动。检查信号端子耦合到监视端子，以将所检测信号传输到外部。应注意，与金属电极EC和EE中的每一个的暴露面积相比，外部端子LD的端面具有相对小的面积。因此，即使当信号的数目(外部端子LD的数目)增加时，封装PK1的大小也不会显著增加。
导线BW中的每一个由含有例如金、铜或铝作为主要组分的导电部件制成并且被设置于密封体MB中。通过由此提供特别容易在密封体MB中变形或损坏的导线BW，可以改进封装PK1在其安装期间的操作性能，并且由此改进半导体模块的组装效率。
金属电极EC和EE以及外部端子LD的相应暴露表面用金属膜覆盖。金属膜由例如锡的焊料材料形成。金属膜通过镀的方法由例如镀膜形成。这允许避免由于形成金属电极EC和EE以及外部端子LD的铜的氧化而引起的不良接合。另外，当金属电极EC和EE以及外部端子LD中的每一个使用焊料等接合到接合目标时，可以改进相对于焊料等的润湿性。尤其当金属电极EC和EE以及外部端子LD中的每一个由含有铜作为主要组分的金属材料形成时，通过用前述金属膜覆盖金属电极EC和EE以及外部端子LD，润湿性可以得到显著改进。
接下来，将描述封装PK1(PK2)的截面结构。图13是沿着图11中的线III-III截取的截面图。图14是图13中的虚线中包围的区域的放大截面图。
间隔件SP1和SP2插入到金属电极EE与芯片CT和CD之间。间隔件SP1和SP2由含有例如铜作为主要组分的金属制成并且由例如薄板形成，每一个薄板在平面图中具有四边形形状。
如图14中所示，间隔件SP1的表面中的一个表面经由导电粘附层(导电部件、耦合部件或接合材料)cam1接合到芯片CT的发射极E(参看图12)。间隔件SP1的与一个表面相反的表面经由导电粘附层(导电部件、耦合部件或接合材料)cam2接合到金属电极EE。也就是说，芯片CT的发射极E通过间隔件SP1电耦合到金属电极EE。
另一方面，间隔件SP2的表面中的一个表面经由导电粘附层(导电部件、耦合部件或接合材料)cam3接合到芯片CD的阳极电极A(参看图12)。间隔件SP2的与其一个表面相反的表面经由导电粘附层(导电部件、耦合部件或接合材料)cam4接合到金属电极EE。也就是说，芯片CD的阳极电极A通过间隔件SP2电耦合到金属电极EE。
间隔件SP1和SP2是用于确保每条导线BW(将外部端子LD耦合到芯片CT的信号电极Sg(栅极电极)的导线)的环路高度的部件。也就是说，在其上形成芯片CT的发射极E的主表面CSE(参看图12)上，设置信号电极Sg(例如，栅极电极)。因此，在当前尺寸的金属电极EE以及芯片CT的发射极E接合在一起，而不需要将间隔件SP1插入到其间时，金属电极EE覆盖信号电极Sg并且因此外部端子LD无法耦合到信号电极Sg。因此，当不使用间隔件SP1时，金属电极EE的大小需要减小，以便暴露芯片CT的信号电极Sg。这会减小金属电极EE的暴露面积并且使上述电和热效果劣化。相反，通过在芯片CT的金属电极EE与发射极E之间提供间隔件SP1，可以提供将导线BW放置于金属电极EE与芯片CT之间的空间。因此，可以将外部端子LD电耦合到芯片CT的信号电极，而不减少金属电极EE的暴露面积。也就是说，可以改进封装PK1的电特性和散热性，而不会在将外部端子LD耦合到芯片CT的信号电极时引起问题。
另一方面，金属电极EC具有芯片安装管芯焊盘部分的功能。如上所述，金属电极EC的平面面积大于两个芯片CT和CD的总面积。这允许两个芯片CT和CD被安装在一个金属电极EC上。另外，金属电极EC电耦合到芯片CT的集电极并且电耦合到芯片CD的阴极电极。也就是说，如图14中所示，金属电极EC的一个表面(芯片安装表面)经由导电粘附层(管芯键合材料、导电部件、耦合部件或接合材料)cam5接合到芯片CT的集电极。而且，金属电极EC的一个表面(芯片安装表面)经由导电粘附层(管芯键合材料、导电部件、耦合部件或接合材料)cam6接合到芯片CD的阴极电极。
就减小封装PK1和PK2中的每一个的导通电阻而言，优选地将具有高导电性的材料用于导电粘附层cam1到cam6。作为具有高导电性的材料的示例，不仅可以示出焊料，而且还可以示出在树脂中含有多个(大量)导电颗粒的导电树脂。还可以使用通过烧结多个(大量)导电颗粒，例如，银(Ag)颗粒而获得的烧结金属膜。
应注意，在作为产品完成之后，封装PK1和PK2被安装在衬底上。在这种情况下，还优选地将具有高导电性的材料，例如，焊料或导电树脂用于耦合部件，所述耦合部件用于将封装PK1和PK2耦合到衬底。在这种情况下，当安装封装PK1和PK2时，导电粘附层cam1到cam6需要在加工温度下具有耐热性，。
例如，当使用焊料安装封装PK1和PK2时，为了熔化焊料并实现耦合，需要加热(回流)工艺。当用于将封装PK1和PK2耦合到衬底的焊料由与用于上述封装PK1和PK2中的焊料相同的材料制成(具有相同熔点)时，在封装PK1和PK2的安装期间可以通过加热(回流)工艺熔化封装PK1和PK2中的焊料。因此，当焊料用于封装PK1和PK2中并且在封装PK1和PK2的安装期间使用时，熔点高于用于安装封装PK1和PK2的焊料的熔点的高熔点焊料优选地用于封装PK1和PK2中。
另一方面，当导电树脂在封装PK1和PK2的安装期间被使用时，需要用于固化导电树脂的树脂组分的加热(固化-烘烤)工艺。然而，树脂的固化温度通常低于焊料的熔点。因此，在这种情况下，导电粘附层cam1到cam6可以由焊料或导电树脂制成。
即使当焊料在封装PK1和PK2的安装期间被使用时，只要树脂的上限温度高于焊料的熔点，含有树脂作为基材的导电树脂可以用于导电粘附层cam1到cam6。
<芯片的配置的示例>
接下来，将描述其中形成晶体管Tr1(Tr2)的图9中所示的芯片CT。图15的左侧示出其中形成晶体管的芯片的主表面的平面图，而图15的右侧示出与图15的左侧的其主表面相反的芯片的主表面的平面图。由于高压侧封装PK1中的芯片CT和低压侧封装PK2中的芯片CT具有相同配置，因此将同时描述两个芯片CT。
芯片CT中的每一个具有含有例如，硅(Si)单晶作为主要组分的半导体衬底SBT。芯片CT的半导体衬底SBT具有主表面CSE(在图15的左侧)以及与其相反的主表面CSC(在图15的右侧)。形成芯片CT，使得主表面CSE和CSC中的每一个具有例如大体上四边形形状。芯片CT的主表面CSE和CSC的相应面积例如，相等。
如图15的左侧所示，在芯片CT的主表面CSE上，发射极(发射极焊盘或表面电极)E和多个信号电极(信号电极焊盘或表面电极)Sg在暴露状态下设置。发射极E和信号电极Sg中的每一个由含有例如，铝作为主要组分的金属材料制成。发射极E的暴露面积大于信号电极Sg的暴露面积。也就是说，通过增加其中流过大电流的发射极E的暴露面积，可以减小发射极E的阻抗。
在多个信号电极Sg之中，预定信号电极Sg用作栅极电极。而且，在多个信号电极Sg之中，指定信号电极Sg用作感测电极。感测电极与发射极E一体地形成。通过感测电极，可以感测到发射极E等处的电压。当感测电极通过其暴露的开口与发射极E通过其暴露的开口间隔开时，可以有利地抑制用于将发射极E耦合到感测电极的导电部件中的渗出现象。然而，还存在其中用于感测电极的开口不与用于发射极E的开口分开的改进。
作为信号电极Sg，除了上述那些电极之外，还可以提供用于监视芯片CT的操作状态的电极，例如，用于温度检测的电极、用于电压感测的电极或用于电流感测的电极，或用于传输用于检查芯片CT的信号的电极。
如图15的右侧所示，在芯片CT的主表面CSC上，集电极(集电极焊盘或背面电极)C在暴露状态下设置。集电极C由含有例如铝作为主要组分的金属材料制成并且形成为覆盖芯片CT的主表面CSC的整个区域。如可以从图15的左侧和右侧之间的比较中看到，集电极C的暴露面积大于发射极E的暴露面积。也就是说，通过增加其中流过大电流的集电极C的暴露面积，可以减小集电极C的阻抗。
图16是图15中的芯片的主要部分截面图。在芯片CT中，作为晶体管Tr1(Tr2)，例如，形成沟槽栅极IGBT。IGBT不仅具有功率MOSFET的高速开关特性和电压驱动特性，而且还具有双极晶体管的低导通电压特性。如上所述，晶体管Tr1(Tr2)还可以由功率MOSFET，而不是IGBT形成。然而，当硅用作半导体衬底SBT的材料时，IGBT可以在半导体衬底SBT的厚度减小的状态下更可靠地确保晶体管Tr1(Tr2)的击穿电压。换句话说，IGBT可以更显著地减小导通电阻。然而，当碳化硅(SiC)用作半导体衬底SBT的材料时，即使当半导体衬底SBT的厚度减小时，功率MOSFET也可以确保晶体管Tr1(Tr2)的击穿电压并且减小导通电阻。
在芯片CT的半导体衬底SBT中，从图16中的底层按升序形成p+型半导体区PR1、n+型半导体区NR1、n-型半导体区NR2和p型半导体区PR2。p+型半导体区PR1用作晶体管Tr1的集电极区。p+型半导体区PR1电耦合到集电极C。应注意，n+型半导体区NR1称为缓冲层。n+型半导体区NR1具有防止在晶体管TR1截止时发生穿通现象(从p型半导体区PR2生长到n-型半导体区NR2中的耗尽层与p+型半导体区PR1接触的现象)的功能。n+型半导体区NR1还具有限制从p+型半导体区PR1注入到n-型半导体区NR2中的空穴量的功能。
另一方面，在半导体衬底SBT的主表面CSE中，多个沟槽T形成为穿过p型半导体区PR2从主表面CSE延伸并且在n-型半导体区NR2中的中间位置处终止。沟槽T中的每一个经由栅极绝缘膜iG在内部填充有栅极电极G。栅极绝缘膜iG由例如，氧化硅膜制成，而栅极电极G由例如，低电阻多晶硅膜制成。相应沟槽T中的栅极电极G彼此电耦合并且电耦合到用于上述栅极电极的信号电极Sg(参看图15等)而且，在半导体衬底SBT的主表面CSE中，n+型半导体区ER与沟槽T对准地形成。n+型半导体区ER用作晶体管Tr1的发射极区。
在半导体衬底SBT的主表面CSE上，沉积绝缘膜iF1。绝缘膜iF1由例如，氧化硅膜制成。在绝缘膜iF1上，形成上述发射极E和信号电极Sg(参看图15等)。发射极E通过形成于绝缘膜iF1中的开口H以及经由下层金属膜Bm电耦合到n+型半导体区(发射极区)ER和p型半导体区PR2(沟道形成区)。
接下来，将描述其中形成图9中所示的二极管Df的芯片CD。图17的左侧示出其中形成二极管的芯片的主表面的平面图，而图17的右侧示出与图17的左侧的其主表面相反的芯片的主表面的平面图。应注意，由于高压侧封装PK1中的芯片CD和低压侧封装PK2中的芯片CD具有相同配置，因此将同时描述两个芯片CD。
芯片CD中的每一个具有含有例如，硅(Si)单晶作为主要组分的半导体衬底SBD。芯片CD的半导体衬底SBD具有主表面CSA(图17的左侧)以及与其相反的主表面CSK(图17的右侧)。形成芯片CD，使得其主表面CSA和CSK中的每一个具有例如大体上四边形形状。芯片CD的主表面CSA和CSK的相应面积例如，相等。如可以从图15和17之间的比较中看到，其中形成晶体管Tr1(Tr2)的芯片CT的平面面积大于其中形成二极管Df1(Df2)的芯片CD的平面面积。
如图17的左侧所示，在芯片CD的主表面CSA上，阳极电极(阳极电极焊盘或顶面电极)A在暴露状态下设置。阳极电极A由金属材料制成，所述金属材料含有例如，铝作为主要组分并且硅等添加到所述金属材料。如图17的右侧所示，在芯片CD的主表面CSK上，阴极电极(阴极电极焊盘或背面电极)K在暴露状态下设置。阴极电极K由含有例如铝作为主要组分的金属材料制成并且形成为覆盖芯片CD的主表面CSK的整个区域。
图18是图17中的芯片的主要部分截面图。在芯片CD的半导体衬底SBD中，从底层按升序形成n+型半导体区NR3和n-型半导体区NR4。n+型半导体区NR3电耦合到阴极电极K。
另一方面，在n-型半导体区NR4的上部部分中，以相互间隔开的关系形成多个p型半导体区PR3。p-型半导体区PR4形成于多个p型半导体区PR3之间。上述阳极电极A电耦合到p型半导体区PR3和p-型半导体区PR4。
在如此配置的二极管Df1(Df2)中，当正压施加到阳极电极A并且负压施加到阴极电极K时，n-型半导体区NR4与p型半导体区PR3之间的pn结被前向偏置，使得电流流动。另一方面，当负压施加到阳极电极A并且正压施加到阴极电极K时，n-型半导体区NR4与p型半导体区PR3之间的pn结被后向偏置，使得没有电流流动。因此，可以操作具有整流功能的二极管Df1(Df2)。
<半导体模块(电子装置)的配置的示例>
接下来，将描述在本第一实施例中的半导体模块(电子装置或功率模块)的配置的示例。图19是本第一实施例中的半导体模块的平面图。图20是沿着图19中的线IV-IV截取的截面图。图21是图19中的半导体模块中包括的电容元件的正视图。应注意，在图19中，以透视状态示出各个部件，并且为在透明平面图中彼此重叠的部件提供多个参考标号。在图20中，为了提高图示的清晰度，省略对封装PK1和PK2中的每一个的密封体MB内部的描述。
在本第一实施例中的半导体模块PM1是包括在上述三相逆变器电路部分PW1中的结构(参看图9)。例如，三个封装PK1和三个封装PK2配对以形成对应于三个单元(三个相位)的三个逆变器电路。三个逆变器电路被设置成沿着图19和20中的横向方向布置，使得包括在各自对应于一个单元(一个相位)的逆变器电路中的每一个逆变器电路中的两个封装PK1和PK2在平面图中彼此重叠。封装PK1和PK2中的每一个被设置成插入到冷却部件CLM的三个冷却板CL1、CL2和CL3中的对应两个冷却板之间。在图20中，上部封装PK1用于高压侧，而下部封装PK2用于低压侧。
冷却部件(散热器或散热部件)CLM对应于例如，水冷装置的主体部分，并且包括例如三个冷却板CL1、CL2和CL3以及供水/排水单元SDU。冷却板CL1、CL2和CL3和供水/排水单元SDU由含有例如具有高导热性的铜或铝作为主要组分的金属制成。在冷却板CL1、CL2和CL3和供水/排水单元SDU中，放置冷却管CLp(参看图20)，允许冷却水(冷却介质)，例如纯水流过所述冷却管。应注意，在冷却管CLp的截面中示出的带圆圈标记“x”和带圆圈标记“·”示出冷却水从“x”朝向“·”流动。
冷却板CL1、CL2和CL3中的每一个在平面图中形成为具有例如在图19和20中的横向方向上伸长的矩形形状。具体来说，冷却板CL1、CL2和CL3中的每一个具有边h1、与边h1相反的边h2以及与边h1和h2交叉的两个边h3和h4。冷却板CL1、CL2和CL3中的每一个形成为在平面图中具有包括对应于三个相位的封装PK1和PK2的大小。也就是说，冷却板CL1、CL2和CL3中的每一个的平面面积大于封装PK1和PK2中的每一个的平面面积。设置封装PK1和PK2，使得其密封体MB的主表面PSE和PSC在平面图中被包括在冷却板CL1、CL2和CL3中的每一个中。
前述供水/排水单元SDU更靠近冷却板CL1、CL2和CL3中的每一个的所述一边h3设置。供水/排水单元SDU用作冷却水的供水/排水端口部分。也就是说，冷却水从供水/排水单元SDU流入冷却板CL1、CL2和CL3中的冷却管CLp中以在其中循环，并且随后返回到供水/排水单元SDU以从其排出。应注意，冷却部件CLM不限于水冷型并且可以进行各种修改。例如，也可以适当地使用使用散热鳍片等的空气冷却部件。
如图19中所示，固定框架FF被附接到更靠近所述一边h1的冷却板CL1、CL2和CL3的相应部分。封装PK1和PK2在其外部端子LD通过固定框架FF定位的状态下被固定。
在与冷却板CL1、CL2和CL3中的每一个的所述一边h1邻近的位置(面对对应于三个相位的封装PK1和PK2的外部端子LD被设置于其上的侧表面的位置)处，设置驱动器板DB。封装PK1和PK2的相应外部端子LD电耦合到驱动器板DB中的导线，同时被插入驱动器板DB的通孔中并且利用焊料等被固定。
如图20中所示，在最上层冷却板CL3上方，MCU(微控制器单元)板CB(参看图20)被设置成基本上覆盖整个半导体模块PM1。MCU板CB被设置成与驱动器板DB交叉，并且在其间的交点处，MCU板CB中的导线和驱动器板DB中的导线彼此电耦合。
还如图20中所示，汇流条板BSp、BSn、BSwa和BSwb(等同于前述金属板PC和PE)被插入到封装PK1和PK2与冷却板CL1、CL2和CL3之间。具体来说，P端子汇流条板(第一端子)BSp被插入到封装PK1中的每一个与冷却板CL3之间，而输出端子汇流条板(输出端子)BSwa被插入到封装PK1与冷却板CL2之间。另一方面，输出端子汇流条板(输出端子)BSwb被插入到封装PK2中的每一个与冷却板CL2之间，而N端子汇流条板(第二端子)BSn被插入到封装PK2与冷却板CL1之间。
这些汇流条板BSp、BSn、BSwa和BSwb由含有例如铜作为主要组分的扁平金属板制成，并且电耦合到封装PK1和PK2(即，芯片CT和CD)。包括在对应于一个单元的逆变器电路中的汇流条板BSp、BSn、BSwa和BSwb在平面图中具有基本上相同的形状以及基本上相同的大小(平面面积)，并且被设置成在平面图中彼此重叠。
P端子汇流条板BSp中的每一个具有面对封装PK1的表面(第九表面)以及与其相反的表面(第十表面)。N端子汇流条板BSn中的每一个具有面对封装PK2的表面(第十一表面)以及与其相反的表面(第十二表面)。P端子汇流条板BSp电耦合到引出部分BSpa，而N端子汇流条板BSn电耦合到引出部分BSna。
输出端子汇流条板BSwa具有面对封装PK1的表面(第十三表面)以及与其相反的表面(第十四表面)。输出端子汇流条板BSwb具有面对封装PK2的表面(第十五表面)以及与其相反的表面(第十六表面)。这些输出端子汇流条板BSwa和BSwb耦合到公共引出部分BSwd并且彼此电耦合。应注意，稍后将描述汇流条板BSp、BSn、BSwa和BSwb。
还如图19中所示，上述电容元件Cs更靠近冷却板CL1、CL2和CL3中的每一个的另一边h2(更靠近引出部分BSpa、BSna和BSwd)设置。电容元件Cs由例如，壳体型薄膜电容器制成，并且设置用于逆变器电路中的每个逆变器电路，所述逆变器电路各自一对一地对应于一个单元(一个相位)。电容元件Cs中的每一个形成为在平面图中具有矩形形状，所述矩形形状由例如面对冷却板CL1、CL2和CL3中的每一个的边h2的边(第三边)h5、与其相反的边h6，以及与边h5和h6交叉的边h7和h8限定。还如图21中所示，在电容元件Cs的前表面(面对封装PK1和PK2的表面)中，设置P端子插座CSp、通孔Ch和N端子插座CSn。P端子插座CSp电耦合到电容元件Cs的电极中的一个电极，而N端子插座CSn电耦合到电容元件Cs的另一电极。
如图19中所示，通孔Ch形成为通过电容元件Cs从电容元件Cs的前表面延伸到其相反表面。输出端子汇流条板BSwa和BSwb的公共引出部分BSwd通过通孔Ch穿过电容元件Cs并且从电容元件Cs的边h6突出。在公共引出部分BSwd的突出部分中，设置电流传感器SS。电流传感器SS是检测器，所述检测器检测对应于一个单元(一个相位)的逆变器电路的输出电流并且电耦合到逆变器电路中的每一个的输出端子汇流条板BSwa和BSwb的公共引出部分BSwd。
在上文提供的描述中，假设形成三相逆变器电路的结构是半导体模块(电子装置)。然而，还可以假设形成对应于一个单元(一个相位)的逆变器电路的结构(单元结构包括封装PK1和PK2、电容元件Cs、冷却部件CLM、汇流条板BSp、BSn、BSwa和BSwb等)是半导体模块(电子装置)。
接下来，将描述在本第一实施例中的形成半导体模块PM1的单元结构中的每一个的配置的示例。图22是沿着图19中的线V-V截取的截面图。图23是图20中的虚线中包围的区域的放大截面图。
包括在对应于一个单元(一个相位)的逆变器电路中的封装PK1和PK2被设置成插入到冷却板CL3和CL2之间以及冷却板CL2和CL1之间，使得其相应金属电极EC面向上并且其相应金属电极EE面向下。
上部封装PK1的金属电极EC经由由焊料等制成的导电粘附层(第一导体层)am1以紧密接触关系接合到P端子汇流条板BSp并且与其电耦合。这可以增强封装PK1的金属电极EC与汇流条板BSp之间的导热性。汇流条板BSp还经由绝缘部件(第一绝缘体和第五绝缘体)im1以紧密接触关系接合到冷却板(第一冷却体和第四冷却体)CL3。绝缘部件im1将汇流条板BSp(封装PK1的金属电极EC)和冷却板CL3彼此电隔离。绝缘部件im1具有薄绝缘板和散热油脂(在图21和22中未示出)。绝缘部件im1的薄绝缘板由例如，陶瓷制成。绝缘部件im1的散热油脂由具有高导热性的绝缘材料制成并且嵌入部件之间的空间中。与不使用散热油脂的情况相比，这可以减小汇流条板BSp与冷却板CL3之间的热阻。
上部封装PK1的金属电极EE经由由焊料等制成的导电粘附层(第三导体层)am2以紧密接触关系接合到输出端子汇流条板BSwa并且与其电耦合。这可以增强封装PK1的金属电极EE与汇流条板BSwa之间的导热性。汇流条板BSwa还经由绝缘部件(第三绝缘体)im2以紧密接触关系接合到冷却板CL2。绝缘部件im2将汇流条板BSwa(封装PK1的金属电极EE)和冷却板CL2彼此电绝缘。绝缘部件im2的配置与绝缘部件im1的配置相同。与不使用绝缘部件im2的情况(不使用散热油脂的情况)相比，这可以减小汇流条板BSwa与冷却板CL2之间的热阻。
下部封装PK2的金属电极EC经由由焊料等制成的导电粘附层(第三导体层)am3以紧密接触关系接合到输出端子汇流条板BSwb并且与其电耦合。这可以增强封装PK2的金属电极EC与汇流条板BSwb之间的导热性。汇流条板BSwb经由绝缘部件(第四绝缘体)im3以紧密接触关系接合到冷却板CL2。绝缘部件im3将汇流条板BSwb(封装PK2的金属电极EC)和冷却板CL2彼此电绝缘。绝缘部件im3的配置与绝缘部件im1的配置相同。与不使用绝缘部件im3的情况(不使用散热油脂的情况)相比，这可以减小汇流条板BSwb与冷却板CL2之间的热阻。
下部封装PK2的金属电极EE经由由焊料等制成的导电粘附层(第二导体层)am4以紧密接触关系接合到N端子汇流条板BSn并且与其电耦合。这可以增强封装PK2的金属电极EE与汇流条板BSn之间的导热性。汇流条板BSn还经由绝缘部件(第二绝缘体和第六绝缘体)im4以紧密接触关系接合到冷却板(第二冷却体和第五冷却体)CL1。绝缘部件im4将汇流条板BSn(封装PK2的金属电极EE)和冷却板CL1彼此电绝缘。绝缘部件im4的配置与绝缘部件im1的配置相同。与不使用绝缘部件im4的情况(不使用散热油脂的情况)相比，这可以减小汇流条板BSn与冷却板CL1之间的热阻。
如图22中所示，P端子汇流条板BSp的引出部分BSpa经由插座CSp电耦合到电容元件Cs的电极中的一个电极。另一方面，N端子汇流条板BSn的引出部分BSna通过插座CSn电耦合到电容元件Cs的另一电极。输出端子汇流条板BSwa和BSwb通过耦合金属部分Bswe被机械耦合和电耦合到公共引出部分BSwd。公共引出部分BSwd未直接电耦合到电容元件Cs，但是电耦合到前述U端子、V端子或W端子。
图24的左侧和右侧示出图19中的半导体模块的单元结构中的每一个的主要部分平面图。图24的左侧示出上部封装PK1侧，而图24的右侧示出下部封装PK2侧。应注意，在图24中，以透视状态示出各个部件，并且为在透明平面图中重叠的部件提供多个参考标号。
汇流条板BSp、BSn、BSwa和BSwb中的每一个形成为在平面图中具有例如大体上四边形形状。也就是说，汇流条板BSp、BSn、BSwa和BSwb中的每一个具有面对电容元件Cs的边(第三边)h5的边(第一边和第四边)h9、与其相反的边h10(第二边)，以及与边h9和h10交叉的两个边(第五边)h11和h12。
汇流条板BSp、BSn、BSwa和BSwb中的每一个形成为具有大于密封体MB以及封装PK1和PK2中的每一个的金属电极EC和EE中的每一个的平面面积，以及小于冷却板CL1、CL2和CL3中的每一个的平面面积的平面面积。汇流条板BSp、BSn、BSwa和BSwb中的每一个在平面图中与密封体MB以及封装PK1和PK2中的每一个的金属电极EC和EE重叠，以便在平面图中包括封装PK1和PK2中的每一个的金属电极EC和EE。汇流条板BSp、BSn、BSwa和BSwb中的每一个在平面图中还与密封体MB以及封装PK1和PK2中的每一个的金属电极EC和EE重叠，以便在平面图中包括封装PK1和PK2中的每一个的两个芯片CT和CD。
因此，在本第一实施例中，在封装PK1和PK2中产生的热量可以从大面积金属电极EC和EE传输到大面积汇流条板BSp、BSwa、BSwb和BSn以允许增加导热性。传输到封装PK1和PK2的金属电极EC和EE的热量还可以使用汇流条板BSp、BSwa、BSwb和BSn扩散到更宽范围中并且传输到冷却板CL3、CL2和CL1，所述汇流条板具有比金属电极EC和EE的面积大的面积。另外，在封装PK1和PK2之间，即，在输出端子汇流条板BSwa和BSwb之间，还插入冷却板CL2，从而产生其中封装PK1和PK2插入到冷却板CL3和CL2之间以及冷却板CL2和CL1之间的配置。这可以改进封装PK1和PK2中的每一个的散热特性以及因此改进半导体模块PM1的可靠性(性能)。另外，由于汇流条板BSp、BSn、BSwa和BSwb中的每一个的平面面积小于冷却板CL1、CL2和CL3中的每一个的平面面积，因此半导体模块PM1的大小不会增加。因此，可以提供具有高性能和高可靠性的小尺寸半导体模块PM1。此外，由于使用汇流条板BSp、BSn、BSwa和BSwb配置前述金属板PC和PE(参看图6等)，因此组件的数目不会增加。
在本文描述的情况下，汇流条板BSp、BSn、BSwa和BSwb中的每一个被设置成在平面图中包括封装PK1和PK2的金属电极EC和EE，但是汇流条板BSp、BSn、BSwa和BSwb的设置不限于此。例如，汇流条板BSp、BSn、BSwa和BSwb中的每一个还可以被设置成在平面图中包括封装PK1和PK2的密封体MB的主表面PSE和PSC(参看图11等)。这可以进一步改进封装PK1和PK2的每一个的散热特性。
通过将汇流条板BSp、BSn、BSwa和BSwb中的每一个的平面面积设定成大于封装PK1和PK2的金属电极EC和EE中的每一个的平面面积，可以减小在逆变器电路中的每一个的集电极C和发射极E处的电阻。因此，可以改进半导体模块PM1的电气性能和可靠性。
而且，在本第一实施例中，封装PK1和PK2的外部端子LD以及汇流条板BSp、BSn、BSwa和BSwb的引出部分BSpa、BSna和BSwd设置在恰好相反的位置处。具体来说，封装PK1和PK2的外部端子LD被设置成与冷却板CL1、CL2和CL3中的每一个的所述一边h1交叉。另一方面，汇流条板BSp、BSn、BSwa和BSwb的引出部分BSpa、BSna和BSwd被设置成与冷却板CL1、CL2和CL3中的每一个的另一边h2交叉。以下是原因。
也就是说，由于大电流在逆变器电路中的汇流条板BSp、BSn、BSwa和BSwb的引出部分BSpa、BSna和BSwd中流动，因此引出部分BSpa、BSna和BSwd中的每一个具有抗噪声并且还具有高击穿电压的配置。相反，在封装PK1和PK2的外部端子LD中，小的控制信号电流流动，使得外部端子LD中的每一个具有易受噪声影响并且还具有相对低的击穿电压的配置。因此，当引出部分BSpa、BSna和BSwd以及外部端子LD被设置于相同位置处时，在外部端子LD中出现噪声，或者外部端子LD在大电流在引出部分BSpa、BSna和BSwd中流动的影响下发生故障。
为了防止这种情况，在本第一实施例中，引出部分BSpa、BSna和BSwd以及外部端子LD被设置于恰好相反的位置处。这可以抑制或防止噪声从引出部分BSpa、BSna和BSwd传输到外部端子LD，并且还确保外部端子LD中的每一个的击穿电压。因此，可以改进半导体模块PM1的电气性能和可靠性。然而，引出部分BSpa、BSna和BSwd与外部端子LD之间的位置关系不限于恰好相反的位置关系。例如，引出部分BSpa、BSna和BSwd以及外部端子LD还可以被设置于90度偏移位置处。具体来说，外部端子LD还可以被设置成与冷却板CL1、CL2和CL3中的每一个的边h1交叉，以及引出部分BSpa、BSna和BSwd中的任一个或全部被设置成与冷却板CL1、CL2和CL3中的每一个的边h3或h4交叉。
图25是图19中的半导体模块的单元结构的主要部分放大平面图。
图26是沿着图19中的线V-V截取的示意性主要部分截面图。应注意，在图25中，以透视状态示出各个部件，并且为在透明平面图中彼此重叠的部件提供多个参考标号。图26示出半导体模块的电容元件的耦合关系。
如图25中所示，汇流条板BSp、BSn、BSwa和BSwb的边h9和h10中的每一个的长度Lx1大于与边h9和h10交叉的其边h11和h12中的每一个的长度Lx2。而且，电容元件Cs的边(第三边)h5与汇流条板BSp、BSn、BSwa和BSwb的边(第一边和第四边)h9之间的距离Lx3小于汇流条板BSp、BSn、BSwa和BSwb的边h11和h12中的每一个的长度Lx2。此配置允许减小电容元件Cs的电极对之间的距离，如图26中所示。由于电容元件Cs的电极对之间的电阻可以因此减小，因此可以改进半导体模块PM1的电路特性。
图27是示出图19中的半导体模块中的冷却水的循环的示例的平面图。图28是图27中的半导体模块的单元结构中的每一个的主要部分放大平面图。应注意，箭头中的每一个示出冷却水流动的方向。
如图27中所示，沿着冷却板CL1、CL2和CL3中的每一个的所述一边h3从供水/排水单元SDU注入的冷却水穿过多个封装PK1和PK2，并且沿着冷却板CL1、CL2和CL3中的每一个的纵向方向流动到其另一边h4附近。随后，冷却水在另一边h4附近流回，以再次穿过多个封装PK1和PK2并且沿着冷却板CL1、CL2和CL3中的每一个的一边h3返回到供水/排水单元SDU。这允许冷却多个封装PK1和PK2。具体来说，在本第一实施例中，如图28中所示，设定冷却水流动的方式，使得其中形成晶体管Tr1和Tr2(参看图10等)的芯片CT在冷却其中形成二极管Df(参看图10等)的芯片CD之前被冷却。这允许所产生热量的温度最高的芯片CT用较低温度的冷却水进行冷却。因此，可以改进封装PK1和PK2的冷却效率。
<半导体模块(电子装置)的制造方法的示例>
<封装(半导体装置)的制造方法的示例>
接下来，将描述制造包括在本第一实施例中的半导体模块中的封装PK1和PK2的方法的示例。图29到32是各自示出包括在图19中的半导体模块中的封装的制造过程的流程的说明图。应注意，在图29到31中说明各自示出各个步骤的概述的平面图和截面图，而在图32中说明示出各个步骤的概述的平面图。由于封装PK1和PK2的结构与上述相同，因此将描述制造封装PK1的方法的示例作为代表。
首先，如图29中所示，引线框架LDF被放置在组装区域中(步骤St1)。引线框架LDF由含有例如铜作为主要组分的金属制成并且具有通过例如蚀刻工艺或冲压工艺形成的形状。引线框架LDF一体地具有多个引线部分LDa、悬挂引线部分LDb和LDc，以及挡板条部分LDd。金属板ECP被设置于引线框架LDF的芯片安装区域中，同时由悬挂引线部分LDb和LDc悬挂。应注意，图29中的引线框架放置步骤中的下部截面图是沿着图29中的引线框架放置步骤中的上部平面图中的线VI-VI截取的截面图。金属板ECP是形成比引线框架LDF(多个引线部分LDa、悬挂引线部分LDb和LDc，以及挡板条部分LDd)厚的金属电极EC的部件。形成于悬挂引线部分LDc中的通孔Lh2预期减小金属板ECP从密封体MB剥离的可能性(参看图11等)。
随后，将芯片CT和CD安装在金属板ECP上(步骤St2)。也就是说，在膏状导电粘附层等被施加到将安装芯片CT和CD的金属板ECB的相应区域上之后，芯片CT和CD被按压在各个安装区域中的导电粘附层上以被安装在金属板ECP上。应注意，图29中的芯片安装步骤中的下部截面图是沿着图29中的芯片安装步骤中的上部平面图中的线VI-VI截取的截面图。
安装芯片CT，使得其集电极面对金属板ECP。芯片CT的集电极电耦合到金属板ECP。安装芯片CD，使得其阴极电极面对金属板ECP。芯片CD的阴极电极电耦合到金属板ECP。例如，高熔点焊料可以用于导电粘附层。在本文借助于示例示出的情况下，金属板ECP和引线框架LDF彼此一体地耦合，但是将金属板ECP耦合到引线框架LDF的方法不限于此。例如，还可以使用在单片状态下将芯片CT和CD安装到金属板ECP上并且随后将引线框架LDF的悬挂引线部分LDb和LDc耦合到金属板ECP的方法。
接下来，如图30中所示，引线框架LF的引线部分LDa经由导线BW电耦合到芯片CT的信号电极Sg(步骤St3)。导线BW由含有例如铝作为主要组分的金属形成，但是形成导线BW的金属不限于此。例如，导线BW还可以由含有例如金或铜作为主要组分的金属形成。应注意，图30中的线键合步骤中的下部截面图是沿着图30中的线键合步骤中的上部平面图中的线VII-VII截取的截面图。
随后，将间隔件SP1安装在芯片CT上，而将间隔件SP2安装在芯片CD上(步骤St4)。也就是说，在膏状导电粘附层等被施加到芯片CT的发射极E以及芯片CD的阳极电极A上之后，间隔件SP1和SP2被按压在其上以被安装在芯片CT和CD上。间隔件SP1和SP2中的每一个由含有例如，铜作为主要组分的金属制成。间隔件SP1电耦合到芯片CT的发射极E，而间隔件SP2电耦合到芯片CD的阳极电极A。应注意，图30中的间隔件安装步骤中的下部截面图是沿着图30中的间隔件安装步骤中的上部平面图中的线VII-VII截取的截面图。
接下来，如图31中所示，将金属板EEP安装在间隔件SP1和SP2上(步骤St5)。也就是说，在膏状导电粘附层等被施加到间隔件SP1和SP2上之后，金属板EEP被从上方按压在其上以被安装在间隔件SP1和SP2上。金属板EEP是形成上述金属电极EE的部件，所述金属电极由含有例如铜作为主要组分的金属制成。金属板EEP具有相应突起部分，所述突起部分沿着其更靠近引线部分LDa的边以及沿着其与所述边相反的边形成。这些突起部分由相对薄的金属板制成，并且在两个突起部分的相应部分中，形成通孔Lh3。通孔Lh3预期减小金属板EEP从密封体MB剥离的可能性(参看图11等)。金属板EEP经由间隔件SP1电耦合到芯片CT的发射极E(参看图30等)，并且经由间隔件SP2电耦合到芯片CD的阳极电极A(参看图30等)。因此，芯片CT的发射极E通过金属板EEP电耦合到芯片CD的阳极电极A。应注意，图31中的金属板安装步骤中的下部截面图是沿着图31中的金属板安装步骤中的上部平面图中的线VII-VII截取的截面图。
随后，通过用传递模塑法等密封芯片CT和CD、间隔件SP1和SP2、导线BW等，模制密封体MB(步骤St6)。也就是说，在未示出的模具(上模和下模)的腔室中包含将在密封体中模制的引线框架DLF的部分的状态下，树脂在压力下被注入到模具的腔室中。形成密封体MB的树脂含有例如作为主要组分的环氧基热固性树脂以及由二氧化硅等制成的填料颗粒。当树脂在模具中被加热并且部分固化到给定程度时，引线框架LDF可以被从模具中移除。在从模具中被移除之后，引线框架LDF进一步在加热炉(烘炉)中加热以使树脂进入完全固化状态(热固性树脂组分完全固化的状态)，并且由此允许获得密封体MB。随后，对密封体MB执行切割工艺以从密封体MB的主表面PSC和PSE暴露金属板ECP和EEP的相应部分。应注意，图31中的密封步骤中的下部截面图是沿着图31中的密封步骤中的上部平面图中的线VII-VII截取的截面图。
随后，在标记等被添加到密封体MB之后，如图32中所示，对引线框架LDF以及金属板ECP和EEP的暴露表面执行镀的工艺以形成金属膜(镀膜)(步骤St7)。在此步骤中，引线框架LDF被浸入，例如，包括焊料材料的电解液(镀液)中，并且使用引线框架LDF作为阴极电极而使电流流动。因此，金属膜选择性地形成于从密封体MB暴露的金属部分上。当封装PK1和PK2经由焊料等被安装在衬底上时，金属膜具有改进相对于焊料的润湿性的功能。
随后，通过部分切割引线框架LDF，将封装PK1从引线框架LDF切除(步骤St8)。在此步骤中，通过适当地切割封装PK1的引线部分LDa、挡板条部分LDd以及悬挂引线部分LDd和LDc，封装PK1与引线框架LDF分离。引线部分LDa用作封装PK1的外部端子LD。在此示例中示出的情况下，从一个引线框架LDF中获取一个封装PK1。然而，就提高制造效率而言，还可以从一个引线框架LDF获取多个封装PK1。而且，在此步骤中，悬挂引线部分LDb和LDc在单片化的同时进行切割。然而，悬挂引线部分LDb和LDc被切割的时间不限于此。例如，在单片化之后的使引线部分LDa成形的步骤期间，还可以执行引线部分LDa的模制以及悬挂引线部分LDb和LDc的切割。
随后，对封装PK1执行烘烤工艺。随后，对其执行外观检查、电气测试等，并且确定为无缺陷的封装PK1(无缺陷产品)被安装在半导体模块PM1中。或者，当半导体模块PM1被组装在另一个地方时，无缺陷封装PK1作为产品被运输。
<组装半导体模块(电子装置)的方法的示例>
接下来，参考图34到43，将沿着图33中的流程描述本第一实施例中的半导体模块的组装过程。图33是示出用于图19中的半导体模块的组装流程的说明图。图34到36是在其组装过程期间图19中的半导体模块的主要部分截面图。图37到43是在其组装过程期间在图36中的组装步骤之后的半导体模块的平面图。应注意，在图37到43中，以透视状态示出各个部件，并且为在透明平面图中彼此重叠的部件提供多个参考标号。
首先，如图34中所示，汇流条板BSp(BSwb)和BSwa(BSn)经由由焊料等制成的导电粘附层am1(am3)和am2(am4)被接合到从封装PK1(PK2)的密封体MB的主表面PSC和PSE暴露的金属电极EC和EE(EC和EE)(步骤MSt1)。导电粘附层am1到am4的厚度为例如约0.1mm。
随后，如图35中所示，散热油脂Gr被印刷到汇流条板BSp和冷却板CL3的相应面对表面、汇流条板BSwa和冷却板CL2的相应面对表面、汇流条板BSwb和冷却板CL2的相应面对表面，以及汇流条板BSn和冷却板CL1的相应面对表面(步骤MSt2)。散热油脂Gr由具有高散热特性的绝缘材料例如硅脂制成，并且具有例如，约0.15mm的厚度。
随后，绝缘板ip被插入到汇流条板BSp与冷却板CL3之间、汇流条板BSwa与冷却板CL2之间、汇流条板BSwb与冷却板CL2之间，以及汇流条板BSn与冷却板CL1之间。绝缘板ip中的每一个由例如高导热性陶瓷或绝缘膜制成并且具有例如约0.25mm的厚度。
随后，在所述状态下，如通过图36中的箭头所示，在使冷却板CL3和CL1彼此靠近的方向上按压冷却板CL3和冷却板CL1。因此，冷却板CL3和汇流条板BSp使用绝缘部件im1被接合在一起，冷却板CL2和汇流条板BSwa和BSwb使用绝缘部件im2和im3被接合在一起，并且冷却板CL1和汇流条板BSn使用绝缘部件im4被接合在一起(步骤MSt3)。压力接合方法的示例包括通过拧在一起按压冷却板CL1和CL3的方法、使用单独提供的螺纹部件按压冷却板CL1和CL3的方法等。
随后，如图37中所示，供水/排水单元SDU、管道PP1等被附接到冷却板CL1到CL3以组装模块主体(步骤MSt4)。
与上述模块主体的组装过程同时地组装控制板，例如，上文各自描述的驱动器板DB和MCU板CB。也就是说，在设计控制板中的每一个(步骤BSt1)之后，各个控制板彼此电耦合(步骤SBt2)。
接下来，如图38中所示，图37中所示的模块主体被包含在例如模块外壳MEn的壳体中(步骤PSt1)。随后，如图39中所示，电容元件Cs被包含在模块外壳MEn中，并且执行电容元件Cs的线耦合(步骤PSt2)。在此步骤中，例如，电容元件Cs的电极对以及汇流条板BSp和BSn经由插座等彼此电耦合。电容元件Cs还使用螺栓等被固定。随后，如图40中所示，放置电流传感器SS(步骤PSt3)。在后续步骤中，电流传感器SS经由插座等电耦合到引出部分BSwd(参看图19、22等)。
接下来，如图41中所示，放置上述控制板(驱动器板DB和MCU板CB)(步骤PSt4)。在此步骤中，封装PK1和PK2的外部端子LD被插入到驱动器板DB的通孔中并且使用焊料等被接合。而且，各个导线通过插座等彼此电耦合。
随后，如图42中所示，放置用作封装PK1和PK2的UVW相导线的引出部分BSwd。而且，各个控制导线和电源导线被耦合(步骤PSt5)。随后，如图43中所示，供水/排水管道PP1和管道PP2通过插座等被彼此机械耦合(步骤PSt6)。因此，组装半导体模块PM1。随后，对半导体模块PM1执行外观检查和电气测试等测试，并且被确定为无缺陷的半导体模块PM1作为产品被运输。
(第一实施例的第一修改)
接下来，将描述根据第一实施例的第一修改的半导体模块(电子装置)的配置的示例。图44是第一实施例的第一修改中的半导体模块的平面图。图45是沿着图44中的线VIII-VIII截取的截面图。图46是沿着图44中的线IX-IX截取的截面图。图47是图45中的虚线中包围的区域的放大截面图。图48的左侧示出图44中的半导体模块的单元结构中的每一个的主要部分透视图，而图48的右侧示出图48的左侧的半导体模块的单元结构的主要部分分解透视图。应注意，在图44中，以透视状态示出各个部件，并且为在透明平面图中彼此重叠的部件提供多个参考标号。在图45中，为了更清楚地图示，省略对封装PK1和PK2的密封体MB内部的描述。
在本第一实施例的第一修改中的半导体模块PM2中，如图44到47中所示，供水/排水单元SDU在宽度方向(沿着边h1的方向)上被设置于半导体模块PM2的单元结构中的每一个的主要部分(具有封装PK1和PK2的部分)的两侧。具体来说，设置冷却部件CLM的供水/排水单元SDU，使得半导体模块PM2的单元结构中的每一个的主要部分被插入到其间。
还如图45和47中所示，在半导体模块PM2的每个单元结构中的中间冷却板CL2被分成两半。支撑板(导体部件)SPP被设置于所得的两个冷却板CL2之间。支撑板SPP由含有例如，铜作为主要组分的金属板制成。如图48中所示，在输出端子汇流条板BSwa和BSwb的相应面对表面之间，支撑板SPP在其宽度方向(沿着边h1的方向)上被设置在中间，并且被接合到输出端子汇流条板BSwa和BSwb的相应面对表面。也就是说，支撑板SPP的两个末端部分在其宽度方向(较短方向)上被接合(通过压力接合，例如，冲模接合)到面对其两个宽度方向末端部分的汇流条板BSwa和BSwb，同时被装配在形成于汇流条板BSwa和BSwb的一个表面中的相应凹槽Gv中。
因此，外部端子汇流条板BSwa和BSwb通过支撑板SPP彼此电耦合。与上述第一实施例中的情况相比，这允许汇流条板BSwa和BSwb之间的电阻，即，封装PK1的发射极与封装PK2的集电极之间的电阻进一步减小。因此，可以改进半导体模块PM2的电气性能。应注意，绝缘部件(未示出)被插入到支撑板SPP与冷却板CL2之间，以将支撑板SPP和冷却板CL2彼此电绝缘。支撑板SPP还形成输出端子汇流条板BSwa和BSwb的公共引出部分BSwd。
图49是沿着图44中的线X-X截取的示意性主要部分截面图。图49在本文中示出第一修改中的半导体模块中的电容元件的耦合关系。
上述图24中的配置基本上相同。在上述本第一实施例的第一修改中，支撑板SPP被设置于汇流条板BSwa与BSwb之间。因此，如图49中所示，输出端子汇流条板BSwa和BSwb通过支撑板SPP彼此电耦合，而不绕过冷却板CL2。与上述第一实施例中的情况相比，这样实现电容元件Cs的电极对之间的距离进一步减小。换句话说，电容元件Cs的电极对之间的电阻可以进一步减小，以允许进一步改进半导体模块PM2的电路特性。
图50是图44中的半导体模块的单元结构的主要部分放大平面图，其示出半导体模块中的冷却水的循环的示例。图51是图44中的半导体模块的单元结构的主要部分放大截面图，其示出半导体模块中的冷却水的循环的示例。应注意，箭头中的每一个示出冷却水流动的方向。
在这种情况下，从插入到其间的封装PK1和PK2的两侧的供水/排水单元SDU中的每一个注入的冷却水流向封装PK1和PK2中的每一个的宽度方向中间(即，放置支撑板SPP的位置)，并且随后流回那里以返回到供水/排水单元SDU中的每一个作为注入源。而且在这种情况下，设定冷却水流动的方式，使得其中形成晶体管Tr1和Tr2的芯片CT在冷却其中形成二极管Df的芯片CD之前被冷却。因此，通过与上述第一实施例中相同的方式，可以改进封装PK1和PK2的冷却效率。
否则，配置和效果与上述第一实施例中相同。制造半导体模块PM2的方法也基本上与上述第一实施例中的制造方法相同。
(第一实施例的第二修改)
接下来，将描述根据第一实施例的第二修改的半导体模块(电子装置)的配置的示例。图52是第一实施例的第二修改中的半导体模块的平面图。图53是沿着图52中的线VIII-VIII截取的截面图。图54是沿着图52中的线XI-XI截取的截面图。图55是图53中的虚线中包围的区域的放大截面图。图56是沿着图52中的线X-X截取的示意性主要部分截面图。应注意，在图52中，以透视状态示出各个部件，并且为在透明平面图中彼此重叠的部件提供多个参考标号。在图53中，为了更清楚地图示，省略对封装PK1和PK2的密封体MB内部的描述。图56在本文中示出第二修改中的半导体模块的电容元件的耦合关系。
如在图52和53中所示，包括在第二修改中的半导体模块PM3中的冷却部件CLM的结构基本上与上述第一修改中相同。冷却水的循环的示例也与上述第一修改中相同。然而，在第二修改中的半导体模块PM3中，支撑板SPP未被插入到输出端子汇流条板BSwa和BSwb之间，并且中间冷却板PL2未被分成两半。
而且，如在图54中所示，在第二修改中的半导体模块PM3中，与上文各自描述的第一实施例(参看图22等)和第一修改(参看图46等)中的每一个中的封装PK1和PK2的定位相比，封装PK1和PK2的定位相反。也就是说，封装PK1和PK2被设置于冷却板CL3和CL2之间以及冷却板CL2和CL1之间，其中其相应金属电极EE面向上并且其相应金属电极EC面向下。
上部封装PK1的金属电极EC经由在图54中按降序命名的导电粘附层am1、P端子汇流条板BSp和绝缘部件(第七绝缘体)im1以紧密接触关系接合到冷却板(第六冷却体)CL2。上部封装PK1的金属电极EE经由在图54中按升序命名的导电粘附层am2、输出端子汇流条板BSwa和绝缘部件(第九绝缘体)im2以紧密接触关系接合到冷却板(第七冷却体)CL3。
另一方面，下部封装PK2的金属电极EC经由在图54中按降序命名的导电粘附层am3、输出端子汇流条板BSwb和绝缘部件(第十绝缘体)im3以紧密接触关系接合到冷却板(第八冷却体)CL1。下部封装PK2的金属电极EE经由在图54中按升序命名的导电粘附层am4、N端子汇流条板BSn和绝缘部件(第八绝缘体)im4以紧密接触关系接合到冷却板(第六冷却体)CL2。
在本第二修改中的半导体模块PM3中，P端子汇流条板BSp和N端子汇流条板BSn被设置于封装PK1和PK2之间，其中中间冷却板CL2被插入到其间。另外，如图56中所示，P端子汇流条板BSp的引出部分BSpa和N端子汇流条板BSn的引出部分BSna以相邻且面对的关系设置，而在其中流动的相应电流Iss和Idd相反地定向。也就是说，在第二修改中的半导体模块PM3中，与上述第一实施例(以及其第一修改)中相比，彼此相邻的P端子汇流条板BSp的引出部分Bspa与N端子汇流条板BSn的引出部分BSna之间的距离可以减小。这可以减小寄生电感，并且因此进一步改进半导体模块PM3的电路特性。
否则，配置和效果与上述第一实施例中相同。制造半导体模块PM3的方法也基本上与上述第一实施例中的制造方法相同。
(第二实施例)
接下来，将描述根据本第二实施例的半导体模块(电子装置)的配置的示例。图57是根据第二实施例的半导体模块的单元结构中的每一个的平面图。图58是图57中的半导体模块的单元结构的透明平面图。图59是图58中的半导体模块的主要部分放大平面图。图60是图59中的半导体模块的示意性透视图。图61是以提取方式示出包括在图57中的半导体模块中的封装和输出端子汇流条板的主要部分平面图。图62是以提取方式示出包括在图57中的半导体模块中的封装和上部冷却板的主要部分平面图。图63是沿着图57和58中的线XII-XII截取的截面图。图64是沿着图57和58中的线XII-XII截取的示意性主要部分截面图。应注意，图64示出图57中的半导体模块中的电容元件的耦合关系。
如图58到61中所示，在本第二实施例中的半导体模块PM4中，封装PK1和PK2并排安装在公共输出端子汇流条板BSw上。另外，如图63中所示，封装PK1和PK2被设置成插入到冷却板CL1和CL2之间。然而，在本第二实施例中，封装PK1的竖直定向与封装PK2的竖直定向相反。具体来说，封装PK1被设置于冷却板CL1和CL2之间，使得其金属电极EC面向上并且其金属电极EE面向下。另一方面，封装PK2被设置于冷却板CL1和CL2之间，使得其金属电极EE面向上并且其金属电极EC面向下。
封装PK1的金属电极EC经由在图63中按升序命名的导电粘附层am1、P端子汇流条板BSp和绝缘部件(第十二绝缘体)im1以紧密接触关系接合到冷却板(第十冷却体)CL2。封装PK1的金属电极EE经由在图63中按降序命名的导电粘附层am2、输出端子汇流条板BSw和绝缘部件(第十一绝缘体)im2以紧密接触关系接合到冷却板(第九冷却体)CL1。
另一方面，封装PK2的金属电极EC经由在图63中按降序命名的导电粘附层am3、输出端子汇流条板BSw和绝缘部件(第十一绝缘体)im2以紧密接触关系接合到冷却板(第九冷却体)CL1。因此，封装PK1的发射极金属电极EE经由输出端子汇流条板BSw电耦合到封装PK2的集电极金属电极EC。封装PK2的金属电极EE经由在图63中按升序命名的导电粘附层am4、N端子汇流条板BSn和绝缘部件(第十三绝缘体)im4以紧密接触关系接合到冷却板(第十一冷却体)CL2。
输出端子汇流条板BSw由含有例如，铜作为主要组分的金属板制成。如图61中所示，输出端子汇流条板BSw一体地具有管芯焊盘部分BSwp和引出部分BSwd。汇流条板BSw的管芯焊盘部分BSwp具有耦合到封装PK1的金属电极EE和封装PK2的金属电极EC的公共表面(第十七表面)，以及与其相反的表面(第十八表面)。相反表面(第十八表面)经由绝缘部件im2耦合到冷却板CL1，如上所述。管芯焊盘部分BSwp具有边(第一边和第四边)h13、与其相反的边(第二边)h14，以及位于边h13和h14之间以便与边h13和h14交叉的两个边(第五边)h15和h16。
汇流条板BSw的管芯焊盘部分BSwp的平面面积大于两个封装PK1和PK2的总平面面积。具体来说，管芯焊盘部分BSwp的平面面积大于两个封装PK1和PK2的金属电极EE和EC的总平面面积。管芯焊盘部分BSwp被设置成在平面图中包括两个封装PK1和PK2的金属电极EE和EC。P端子汇流条板BSp和N端子汇流条板BSn与封装PK1和封装PK2(金属电极EC和EE)之间的面积大小关系和位置关系与上述第一实施例(第一和第二修改)中相同。因此，在本第二实施例中的情况下，也通过与上述第一实施例中相同的方式，可以改进封装PK1和PK2中的每一个的散热特性，并且由此改进半导体模块PM4的可靠性(性能)。
P端子汇流条板BSp、N端子汇流条板BSn和输出端子汇流条板BSw与冷却板CL1和CL2之间的面积大小关系和位置关系也与上述第一实施例中相同。因此，可以改进封装PK1和PK2中的每一个的散热特性，而不增加半导体模块PM4的大小。
而且，在本第二实施例中，如图57到60以及63中所示，P端子汇流条板BSp和N端子汇流条板BSn的引出部分BSpa和BSna被设置于相邻封装PK1和PK2的对之间。另外，如图64中所示，引出部分BSpa和BSna以相邻且面对的关系在封装PK1和PK2的厚度方向(与封装PK1和PK2的相应安装表面交叉的方向)上延伸，而在其中流动的相应电流Iss和Idd相反地定向。也就是说，在本第二实施例中的半导体模块PM4中，与上述第一实施例1中(以及其第一修改中)相比，彼此相邻的P端子汇流条板BSp的引出部分BSpa与N端子汇流条板BSn的引出部分BSna之间的距离可以减小。这可以减小寄生电感，并且因此进一步改进半导体模块PM4的电路特性。
而且，在本第二实施例中，如图57、63和64中所示，电容元件Cs被设置于冷却板CL2上方(即，P端子引出部分BSpa和N端子引出部分BSna延伸到的位置处)。P端子汇流条板BSp的引出部分BSpa电耦合到电容元件Cs的电极中的一个，而N端子汇流条板BSn的引出部分BSna电耦合到电容元件Cs的另一电极。P端子汇流条板BSp和N端子汇流条板BSn被设置于电容元件Cs与输出端子汇流条板BSw之间。这可以减小汇流条板BSp和BSn与电容元件Cs之间的距离并且减小电路中的电阻。因此，可以进一步改进半导体模块PM4的电路特性。另外，由于在平面图中电容元件Cs与封装PK1和PK2以及冷却板CL2重叠，因此可以将半导体模块PM4的平面面积设定成小于上述第一实施例中的半导体模块PM1的平面面积。应注意，如图57、58、63和64中所示，绝缘片iS被插入到引出部分BSpa和BSna之间，以确保引出部分BSpa和BSna之间(即，汇流条板BSp和BSn之间)的电绝缘状态。
图65是半导体模块的单元结构的主要部分平面图，其示出图57中的半导体模块中的冷却水的循环的示例。应注意，箭头中的每一个示出冷却水流动的方向。
在本第二实施例中，供水/排水单元SDU在布置封装PK1和PK2的方向上被设置于两端处。从供水/排水单元SDU中的每一个注入的冷却水朝向相邻封装PK1和PK2之间的空间流动，并且随后在引出部分BSwd的方向上在那里流动。而且在这种情况下，设定冷却水流动的方式，使得其中形成晶体管Tr1和Tr2的芯片CT在冷却其中形成二极管Df的芯片CD之前被冷却。因此，通过与上述第一实施例中相同的方式，可以改进封装PK1和PK2的冷却效率。
否则，配置(除了使用本第二实施例中的图25描述的配置)和效果与上述第一实施例中相同。制造半导体模块PM4的方法也基本上与上述第一实施例中的制造方法相同。
(第二实施例的第一修改)
接下来，将描述根据本第二实施例的第一修改的半导体模块(电子装置)的配置的示例。图66是根据本第二实施例的第一修改的半导体模块的单元结构中的每一个的平面图。图67是图66中的半导体模块的主要部分透视图。图68是以提取方式示出包括在图66中的半导体模块中的封装和输出端子汇流条板的主要部分平面图。图69是以提取方式示出包括在图66中的半导体模块中的封装、P端子汇流条板和N端子汇流条板的主要部分平面图。图70是沿着图66中的线XII-XII截取的截面图。图71是图66中的半导体模块的示意性主要部分透视图。应注意，图71示出图66中的半导体模块中的电容元件的耦合关系。
在根据本第二实施例的第一修改的半导体模块PM5中，汇流条板BSp、BSn和BSw的结构以及冷却板CL2的结构不同于上述第二实施例中的结构。也就是说，如图66、67和71中所示，在与引出输出端子汇流条板BSw的引出部分BSwd的方向相同的方向上引出P端子汇流条板BSp和N端子汇流条板BSn的引出部分BSpa和BSna。在第一修改中，如图67中所示，P端子汇流条板BSp和N端子汇流条板BSn的引出部分BSpa和BSna以面对且相邻的关系朝向输出端子汇流条板BSw弯曲。如图67和68中所示，在输出端子汇流条板BSw的边h13的中间处(引出部分BSpa和BSna弯曲的位置)，形成凹入部分Re。P端子汇流条板BSp和N端子汇流条板BSn的引出部分BSpa和BSna被设计成进入输出端子汇流条板BSs的凹入部分Re并且不与汇流条板BSw接触。应注意，如图70中所示，绝缘片iS被插入到汇流条板BSp和BSn(参看图71等)的引出部分BSpa和BSna之间，以确保引出部分BSpa和BSna之间(即，汇流条板BSp和BSn之间)的电绝缘状态。
在半导体模块PM5中，引出部分BSpa和BSna未从汇流条板BSp和BSn向上引出。因此，汇流条板BSp和BSn上方的冷却板CL2未被划分，但是被形成为覆盖两个封装PK1和PK2。这与上述第二实施例中的情况相比可以减少组件(冷却板)的数目，并且由此减少制造成本。应注意，在这种情况下冷却水的循环的示例与上述第一实施例中相同。
在也使用半导体模块PM5的情况下，如图71中所示，汇流条板BSp和BSn的引出部分BSpa和BSna被设置于相邻封装PK1和PK2的对之间。彼此相邻且彼此面对的引出部分BSpa和BSna在与输出端子汇流条板BSw的引出部分BSwd延伸的方向相同的方向上延伸，而在其中流动的电流Iss和Idd相反地定向。也就是说，在也使用半导体模块PM5的情况下，与上述第一实施例(以及其第一修改)中相比，可以减小汇流条板BSp和BSn的相邻引出部分BSpa和BSna之间的距离。这可以减小寄生电感，并且因此进一步改进半导体模块PM5的电路特性。
否则，配置和效果与上述第二实施例中相同。制造半导体模块PM5的方法也基本上与上述第一实施例中的制造方法相同。
尽管在此之前已基于实施例具体描述本发明人实现的发明，但是本发明不限于前述实施例。应了解，可以在不脱离本发明的主旨的范围内对本发明作出各种变化和修改。
(注解1)
一种电子装置，包括：
第一密封体，所述第一密封体密封第一半导体芯片、具有第一表面和与所述第一表面相反的第二表面的第一金属板、以及具有第三表面和与所述第三表面相反的第四表面的第二金属板，使得所述第二表面和所述第四表面从所述第一密封体暴露，所述第一半导体芯片具有第一功率晶体管、所述第一功率晶体管的第一电极、所述第一功率晶体管的第二电极、以及所述第一功率晶体管的第一控制电极，所述第一表面面对并且电耦合到所述第一半导体芯片的所述第一电极，所述第三表面面对并且电耦合到所述第一半导体芯片的所述第二电极；
第二密封体，所述第二密封体密封第二半导体芯片、具有第五表面和与所述第五表面相反的第六表面的第三金属板、以及具有第七表面和与所述第七表面相反的第八表面的第四金属板，使得所述第六表面和所述第八表面从所述第二密封体暴露，所述第二半导体芯片具有第二功率晶体管、所述第二功率晶体管的第三电极、所述第二功率晶体管的第四电极、以及所述第二功率晶体管的第二控制电极，所述第五表面面对并且电耦合到所述第二半导体芯片的所述第三电极，所述第七表面面对并且电耦合到所述第二半导体芯片的所述第四电极；
第一端子，所述第一端子具有第九表面和与所述第九表面相反的第十表面，所述第九表面经由第一导体层电耦合到所述第一金属板的所述第二表面；
第二端子，所述第二端子具有第十一表面和与所述第十一表面相反的第十二表面，所述第十一表面经由第二导体层电耦合到所述第四金属板的所述第八表面；以及
输出端子，所述输出端子经由第三导体层电耦合到所述第二金属板的所述第四表面和所述第三金属板的所述第六表面，
其中所述第一端子在平面图中的面积大于所述第一金属板在平面图中的面积，
其中所述第二端子在平面图中的面积大于所述第四金属板在平面图中的面积，
其中所述输出端子在平面图中的面积大于所述第二金属板在平面图中的面积或所述第三金属板在平面图中的面积，
其中所述输出端子包括第一输出端子和第二输出端子，所述第二输出端子被设置成在平面图中与所述第一输出端子重叠并且电耦合到所述第一输出端子，
其中所述第一输出端子具有第十三表面和与所述第十三表面相反的第十四表面，所述第十三表面面对并且电耦合到所述第二金属板的所述第四表面，
其中所述第二输出端子具有第十五表面和与所述第十五表面相反的第十六表面，所述第十五表面面对并且电耦合到所述第三金属板的所述第六表面，
其中所述第一输出端子的所述第十四表面经由第九绝缘体耦合到第七冷却体，以及
其中所述第二输出端子的所述第十六表面经由第十绝缘体耦合到第八冷却体。
(注解2)
一种制造电子装置的方法，包括以下步骤：
(a)将第一半导体芯片安装在具有第一表面以及与所述第一表面相反的第二表面的第一金属板上，使得所述第一半导体芯片的第一主表面面对所述第一金属板的所述第一表面，并且将第一电极电耦合到所述第一金属板，其中第一半导体芯片具有第一功率晶体管、所述第一功率晶体管的所述第一电极形成于其上的第一主表面、以及与所述第一主表面相反并且所述第一功率晶体管的第二电极形成于其上的第二主表面；
(b)将具有第三表面以及与所述第三表面相反的第四表面的第二金属板电耦合到所述第二电极，使得所述第二金属板的所述第三表面面对所述第一半导体芯片的所述第二主表面；
(c)密封所述第一半导体芯片、所述第一金属板和所述第二金属板，使得暴露所述第二表面和所述第四表面；
(d)将第二半导体芯片安装在具有第五表面以及与所述第五表面相反的第六表面的第三金属板上，使得所述第二半导体芯片的第三主表面面对所述第三金属板的所述第五表面，并且将第三电极电耦合到所述第三金属板，其中所述第二半导体芯片具有第二功率晶体管、所述第二功率晶体管的所述第三电极形成于其上的第三主表面、以及与所述第三主表面相反并且所述第二功率晶体管的第四电极形成于其上的第四主表面；
(e)将具有第七表面以及与所述第七表面相反的第八表面的第四金属板电耦合到所述第四电极，使得所述第四金属板的所述第七表面面对所述第二半导体芯片的所述第四主表面；
(f)密封所述第二半导体芯片、所述第三金属板和所述第四金属板，使得暴露所述第六表面和所述第八表面；
(g)在步骤(c)之后经由第一导体层将第一端子耦合到所述第一金属板的所述第二表面，所述第一端子具有比所述第二表面的面积大的面积；
(h)在步骤(f)之后经由第二导体层将第二端子耦合到所述第四金属板的所述第八表面，所述第二端子具有比所述第八表面的面积大的面积；
(i)在步骤(c)之后经由第三导体层将输出端子耦合到所述第二金属板的所述第四表面，所述输出端子具有比所述第四表面的面积大的面积；以及
(j)在步骤(f)之后经由所述第三导体层将输出端子耦合到所述第三金属板的所述第六表面，所述输出端子具有比所述第六表面的面积大的面积。
(注解3)
在根据注解2所述的制造电子装置的方法中，
所述第一端子被设置成在平面图中包括所述第一金属板，
所述第二端子被设置成在平面图中包括所述第四金属板，以及
所述输出端子被设置成在平面图中包括所述第二金属板和所述第三金属板。
(注解4)
根据注解2所述的制造电子装置的方法，进一步包括以下步骤：
(k)经由第一绝缘体将所述第一端子接合到第一冷却体；
(l)经由第二绝缘体将所述第二端子接合到第二冷却体；以及
(m)经由第三绝缘体将所述输出端子接合到第三冷却体。

Claims (20)

1.一种电子装置，包括：
第一密封体，所述第一密封体密封第一半导体芯片、具有第一表面和与所述第一表面相反的第二表面的第一金属板、以及具有第三表面和与所述第三表面相反的第四表面的第二金属板，使得所述第二表面和所述第四表面从所述第一密封体暴露，所述第一半导体芯片具有第一功率晶体管、所述第一功率晶体管的第一电极、所述第一功率晶体管的第二电极、以及所述第一功率晶体管的第一控制电极，所述第一表面面对并且电耦合到所述第一半导体芯片的所述第一电极，所述第三表面面对并且电耦合到所述第一半导体芯片的所述第二电极；
第二密封体，所述第二密封体密封第二半导体芯片、具有第五表面和与所述第五表面相反的第六表面的第三金属板、以及具有第七表面和与所述第七表面相反的第八表面的第四金属板，使得所述第六表面和所述第八表面从所述第二密封体暴露，所述第二半导体芯片具有第二功率晶体管、所述第二功率晶体管的第三电极、所述第二功率晶体管的第四电极、以及所述第二功率晶体管的第二控制电极，所述第五表面面对并且电耦合到所述第二半导体芯片的所述第三电极，所述第七表面面对并且电耦合到所述第二半导体芯片的所述第四电极；
第一端子，所述第一端子具有第九表面和与所述第九表面相反的第十表面，所述第九表面经由第一导体层电耦合到所述第一金属板的所述第二表面；
第二端子，所述第二端子具有第十一表面和与所述第十一表面相反的第十二表面，所述第十一表面经由第二导体层电耦合到所述第四金属板的所述第八表面；以及
输出端子，所述输出端子经由第三导体层电耦合到所述第二金属板的所述第四表面和所述第三金属板的所述第六表面，
其中所述第一端子在平面图中的面积大于所述第一金属板在平面图中的面积，
其中所述第二端子在平面图中的面积大于所述第四金属板在平面图中的面积，以及
其中所述输出端子在平面图中的面积大于所述第二金属板在平面图中的面积或所述第三金属板在平面图中的面积。
2.根据权利要求1所述的电子装置，
其中所述第一端子在平面图中包括设置有所述第一功率晶体管的区域，
其中所述第二端子在平面图中包括设置有所述第二功率晶体管的区域，以及
其中所述输出端子在平面图中包括设置有所述第一功率晶体管的区域和设置有所述第二功率晶体管的区域。
3.根据权利要求2所述的电子装置，
其中所述第一端子在平面图中包括所述第一金属板，
其中所述第二端子在平面图中包括所述第四金属板，以及
其中所述输出端子在平面图中包括所述第二金属板和所述第三金属板。
4.根据权利要求2所述的电子装置，
其中所述第一端子在平面图中包括所述第一密封体，
其中所述第二端子在平面图中包括所述第二密封体，以及
其中所述输出端子在平面图中包括所述第一密封体和所述第二密封体。
5.根据权利要求1所述的电子装置，
其中所述第一端子的所述第十表面经由第一绝缘体耦合到第一冷却体，以及
其中所述第二端子的所述第十二表面经由第二绝缘体耦合到第二冷却体。
6.根据权利要求5所述的电子装置，
其中所述第一冷却体在平面图中包括所述第一端子，以及
其中所述第二冷却体在平面图中包括所述第二端子。
7.根据权利要求1所述的电子装置，
其中所述输出端子具有第十三表面、与所述第十三表面相反的第十四表面、第十五表面和与所述第十五表面相反的第十六表面，所述第十三表面面对并且电耦合到所述第二金属板的所述第四表面，所述第十五表面面对并且电耦合到所述第三金属板的所述第六表面，
其中所述第十四表面和所述第十六表面彼此面对，
其中在所述第十四表面与所述第十六表面之间，设置有第三冷却体，
其中所述第十四表面经由第三绝缘体耦合到所述第三冷却体，以及
其中所述第十六表面经由第四绝缘体耦合到所述第三冷却体。
8.根据权利要求7所述的电子装置，
其中所述第一端子的所述第十表面经由第五绝缘体耦合到第四冷却体，以及
其中所述第二端子的所述第十二表面经由第六绝缘体耦合到第五冷却体。
9.根据权利要求7所述的电子装置，
其中在所述输出端子的所述第十四表面与所述第十六表面之间，提供有被接合到所述第十四表面和所述第十六表面的导体部件。
10.根据权利要求1所述的电子装置，
其中所述第一端子的所述第十表面和所述第二端子的所述第十二表面被设置成彼此面对，
其中在所述第一端子的所述第十表面与所述第二端子的所述第十二表面之间，设置有第六冷却体，
其中所述第一端子的所述第十表面经由第七绝缘体耦合到所述第六冷却体，以及
其中所述第二端子的所述第十二表面经由第八绝缘体耦合到所述第六冷却体。
11.根据权利要求10所述的电子装置，
其中所述输出端子具有第十三表面、与所述第十三表面相反的第十四表面、第十五表面和与所述第十五表面相反的第十六表面，所述第十三表面面对并且电耦合到所述第二金属板的所述第四表面，所述第十五表面面对并且电耦合到所述第三金属板的所述第六表面，
其中所述输出端子的所述第十四表面经由第九绝缘体耦合到第七冷却体，以及
其中所述输出端子的所述第十六表面经由第十绝缘体耦合到第八冷却体。
12.根据权利要求1所述的电子装置，
其中所述输出端子具有第十七表面和与所述第十七表面相反的第十八表面，所述第十七表面面对并且电耦合到所述第二金属板的所述第四表面和所述第三金属板的所述第六表面，以及
其中所述第十八表面经由第十一绝缘体耦合到第九冷却体。
13.根据权利要求12所述的电子装置，
其中所述第一端子的引出部分和所述第二端子的引出部分被设置在所述第一密封体与所述第二密封体之间，以在离开所述输出端子的所述第十七表面的方向上延伸，以及
其中电耦合在所述第一端子与所述第二端子之间的电容元件被设置在所述第一端子的所述引出部分和所述第二端子的所述引出部分延伸到的位置处。
14.根据权利要求13所述的电子装置，
其中所述第一端子的所述第十表面经由第十二绝缘体耦合到第十冷却体，以及
其中所述第二端子的所述第十二表面经由第十三绝缘体耦合到第十一冷却体。
15.根据权利要求12所述的电子装置，
其中所述第一端子的引出部分和所述第二端子的引出部分被设置在所述第一密封体与所述第二密封体之间，以沿着所述输出端子的所述第十七表面延伸，以及
其中所述第一端子的所述第十表面和所述第二端子的所述第十二表面经由公共绝缘体耦合到公共冷却体。
16.根据权利要求1所述的电子装置，
其中所述第一端子的引出部分和所述第二端子的引出部分被设置在所述第一密封体与所述第二密封体之间。
17.根据权利要求1所述的电子装置，
其中所述第一密封体包括第一控制端子，所述第一控制端子电耦合到所述第一控制电极并且从所述第一密封体部分地暴露，
其中所述第二密封体包括第二控制端子，所述第二控制端子电耦合到所述第二控制电极并且从所述第二密封体部分地暴露，
其中所述输出端子具有第一边和与所述第一边相反的第二边，
其中所述第一控制端子和所述第二控制端子被设置为更靠近所述第二边，以及
其中所述输出端子的引出部分被设置为更靠近所述第一边。
18.根据权利要求1所述的电子装置，
其中所述第一密封体包括第一控制端子，所述第一控制端子电耦合到所述第一控制电极并且从所述第一密封体部分地暴露，
其中所述第二密封体包括第二控制端子，所述第二控制端子电耦合到所述第二控制电极并且从所述第二密封体部分地暴露，
其中所述输出端子具有第一边以及与所述第一边相反的第二边，
其中所述第一控制端子和所述第二控制端子被布置为更靠近所述第二边，以及
其中所述第一端子的引出部分和所述第二端子的引出部分被布置为更靠近所述第一边。
19.根据权利要求1所述的电子装置，进一步包括：
电容元件，所述电容元件电耦合在所述第一端子与所述第二端子之间，
其中所述电容元件具有第三边，
其中所述输出端子具有面对所述第三边的第四边以及与所述第四边交叉的第五边，
其中所述输出端子的所述第四边的长度大于所述输出端子的所述第五边的长度，以及
其中所述电容元件的所述第三边与所述输出端子的所述第四边之间的距离小于所述输出端子的所述第五边的所述长度。
20.根据权利要求1所述的电子装置，
其中所述第一功率晶体管和所述第二功率晶体管串联耦合在所述第一端子与所述第二端子之间，以形成逆变器电路。
CN201811011163.4A 2017-08-31 2018-08-31 电子装置 Active CN109427705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-166609 2017-08-31
JP2017166609A JP2019046899A (ja) 2017-08-31 2017-08-31 電子装置

Publications (2)

Publication Number Publication Date
CN109427705A true CN109427705A (zh) 2019-03-05
CN109427705B CN109427705B (zh) 2023-05-09

Family

ID=65435625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811011163.4A Active CN109427705B (zh) 2017-08-31 2018-08-31 电子装置

Country Status (4)

Country Link
US (1) US10361174B2 (zh)
JP (1) JP2019046899A (zh)
CN (1) CN109427705B (zh)
TW (1) TW201921613A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141122A (zh) * 2020-01-20 2021-07-20 珠海格力电器股份有限公司 一种智能功率模块及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
DE102020106492A1 (de) 2019-04-12 2020-10-15 Infineon Technologies Ag Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
WO2020261731A1 (ja) * 2019-06-25 2020-12-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ、および、パワー半導体モジュールの製造方法
JP2022088783A (ja) * 2020-12-03 2022-06-15 株式会社日立製作所 絶縁基板および電力変換装置
US20230145565A1 (en) * 2021-11-11 2023-05-11 Shinko Electric Industries Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块
CN104465557A (zh) * 2013-09-18 2015-03-25 英飞凌科技奥地利有限公司 电子功率器件和制作电子功率器件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP4039202B2 (ja) 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
US7042086B2 (en) 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP4284625B2 (ja) * 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
US8987777B2 (en) 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN101599484A (zh) * 2008-06-05 2009-12-09 三菱电机株式会社 树脂密封型半导体装置及其制造方法
CN102664177A (zh) * 2012-05-16 2012-09-12 中国科学院电工研究所 一种双面冷却的功率半导体模块
CN104465557A (zh) * 2013-09-18 2015-03-25 英飞凌科技奥地利有限公司 电子功率器件和制作电子功率器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141122A (zh) * 2020-01-20 2021-07-20 珠海格力电器股份有限公司 一种智能功率模块及其制备方法

Also Published As

Publication number Publication date
TW201921613A (zh) 2019-06-01
CN109427705B (zh) 2023-05-09
JP2019046899A (ja) 2019-03-22
US20190067251A1 (en) 2019-02-28
US10361174B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
CN109427705A (zh) 电子装置
CN108231714B (zh) 一种功率模块及其制作方法
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
CN104517954B (zh) 在两个衬底之间具有半导体芯片的晶体管布置
CN207233730U (zh) 电子装置
CN109216299A (zh) 半导体模块的制造方法及半导体模块
US11081422B2 (en) Self-healing PDMS encapsulation and repair of power modules
JP4465906B2 (ja) パワー半導体モジュール
TWI745530B (zh) 電子裝置
CN103972184B (zh) 芯片布置和芯片封装
CN108701677A (zh) 基于多层式电路板的功率模块
JP2016059148A (ja) 電力変換装置
CN214043635U (zh) 一种智能功率模块及电力电子设备
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN104303299A (zh) 半导体装置的制造方法及半导体装置
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN109473410A (zh) 具有顶侧冷却部的smd封装
CN217719586U (zh) 电子器件
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
WO2018038787A1 (en) Offset leadframe cascode package
CN108155172A (zh) 集成电路封装
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN114256172A (zh) 功率mosfet的高可靠性封装结构及封装工艺
CN113241342A (zh) 智能功率模块和智能功率模块的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant