TW201921613A - 電子裝置 - Google Patents

電子裝置

Info

Publication number
TW201921613A
TW201921613A TW107124920A TW107124920A TW201921613A TW 201921613 A TW201921613 A TW 201921613A TW 107124920 A TW107124920 A TW 107124920A TW 107124920 A TW107124920 A TW 107124920A TW 201921613 A TW201921613 A TW 201921613A
Authority
TW
Taiwan
Prior art keywords
terminal
electrode
metal plate
electronic device
electrically connected
Prior art date
Application number
TW107124920A
Other languages
English (en)
Inventor
板東晃司
西山知宏
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201921613A publication Critical patent/TW201921613A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明之課題在於使具備功率電晶體之電子裝置之散熱性提高。 本發明之半導體模組PM1具備構成反相器電路之封裝體PK1、PK2。於封裝體PK1內置有具有高端用之功率電晶體之半導體晶片，於封裝體PK2內置有具有低端用之功率電晶體之半導體晶片。於該等封裝體PK1、PK2之寬幅之兩面，露出電性連接於功率電晶體之集電極之金屬電極EC、與電性連接於功率電晶體之射極電極之金屬電極EE。於該等封裝體PK1、PK2之金屬電極EC、EE接合有面積大於其等之匯流排條板BSp、BSwa、BSwb、BSn。

Description

電子裝置
本發明係關於一種電子裝置，且關於一種例如具備功率電晶體之電子裝置技術。
關於具備功率電晶體之半導體裝置例如專利文獻1、2有記載。於專利文獻1揭示有以下構造：將積層之半導體晶片之相向之主面側彼此電性連接於共用之金屬配線層，且於上下半導體晶片平面上不重合之區域，設置有與半導體晶片之控制電極電性連接之控制電極取出用金屬配線層。又，於專利文獻2揭示有以下構造：將高端裝置與低端裝置經由共用導電介面積層而相互電性、機械性及熱性耦合。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-140068號公報 [專利文獻2]日本專利特開2013-21318號公報
[發明所欲解決之問題]
於具備功率電晶體之電子裝置中，基於使可靠性或電氣特性提高之觀點等，期望進一步提高散熱性。
其他之課題與新穎之特徵可自本說明書之記述及隨附圖式予以明瞭。 [解決問題之技術手段]
於一實施形態之電子裝置中具有第1密封體與第2密封體。第1密封體具有：第1半導體晶片，其具有第1功率電晶體；第1金屬板，其電性連接於第1半導體晶片之第1電極；及第2金屬板，其電性連接於第1半導體晶片之第2電極。第1金屬板具有與上述第1電極對向且電性連接之第1面、及上述第1面相反側之第2面，且上述第2面自第1密封體露出。第1密封體之第2金屬板具有與上述第2電極對向且電性連接之第3面、及上述第3面相反側之第4面，且上述第4面自第2密封體露出。第2密封體具有：第2半導體晶片，其具有第2功率電晶體；第3金屬板，其電性連接於第2半導體晶片之第3電極；及第4金屬板，其電性連接於第2半導體晶片之第4電極。第3金屬板具有與上述第3電極對向且電性連接之第5面、及上述第5面相反側之第6面，且上述第6面自第2密封體露出。第4金屬板具有與上述第4電極對向且電性連接之第7面、及上述第7面相反側之第8面，且上述第8面自第2密封體露出。第1密封體之第1金屬板之第2面經由第1導體層與第1端子電性連接。第2密封體之第4金屬板之第8面經由第2導體層與第2端子電性連接。此外，第1密封體之第2金屬板之第4面及第2密封體之第3金屬板之第6面經由第3導體層與輸出端子電性連接。且，第1端子之俯視面積大於第1金屬板之俯視面積，第2端子之俯視面積大於第4金屬板之俯視面積，輸出端子之俯視面積大於第2金屬板之俯視面積或第3金屬板之俯視面積。 [發明之效果]
根據一實施形態，可使具備功率電晶體之電子裝置之散熱性提高。
(本申請案中之記載形式、基本用語、用法之說明) 於本申請案中，為了方便起見，根據需要將實施態樣之記載分割成複數個部分等而予以記載，但除特別明示並非如此之意旨之情形外，其等並非相互獨立無關者，不論記載上之前後順序，皆存在單一例之各部分之一者為另一者之一部分細節、或一部分或全部之變化例等。又，原則上省略同樣部分之重複說明。又，實施形態中之各構成要素除特別明示並非如此之意旨之情形、理論上限定於該數量之情形、及根據文脈明確並非如此之情形外，並非必要者。
同樣地，於實施態樣等之記載中，關於材料、組成等，提及[包含B之X]等，除特別明示並非如此之意旨之情形及根據文脈明確並非如此之情形外，並非排除包含B以外之要素者。例如關於成分意指「包含B作為主要成分之X」等。例如，提及「矽構件」等，亦並非限定於純矽，當然為亦包含SiGe(矽、鍺)合金或其他以矽為主要成分之多元合金、包含其他添加物等之構件者。又，於提及鍍金、Cu層、鍍鎳等時，除特別明示並非如此之意旨之情形外，不僅為純單一者，亦包含分別以金、Cu、鎳等為主要成分之構件者。
此外，提及特定之數值、數量時，除特別明示並非如此之意旨之情形、理論上限定於該數量之情形、及根據文脈明確並非如此之情形外，可為超過該特定數值之數值，亦可為未達該特定數值之數值。
又，於實施形態之各圖中，同一或同樣之部分以同一或類似之記號或參照編號顯示，原則上不重複說明。
又，於附加圖式中，於反而會變繁瑣之情形或與空隙之區別明確之情形時，有即使為剖面仍省略陰影線等之情形。與此關聯，於根據說明等明瞭之情形等時，有即使為平面性封閉之孔仍省略背景輪廓線之情形。進而，有即使不為剖面，但為了明示並非空隙或為了明示區域之邊界，而附加陰影線或點圖案之情況。
又，於本說明書中，「電子零件」意指利用電子之零件，尤其，利用半導體內之電子之零件成為「半導體零件」。作為該「半導體零件」之例，可列舉半導體晶片。因此，包含「半導體晶片」之語句為「半導體零件」，「半導體零件」之上階概念為「電子零件」。
又，於本說明書中，「半導體裝置」為具備半導體零件、及與該半導體零件電性連接之外部連接端子的構造體，且意指由密封體覆蓋半導體零件之構造體。尤其「半導體裝置」構成為可藉由外部連接端子與外部裝置電性連接。
此外，於本說明書中，「功率電晶體」意指以下之單位電晶體之集合體：藉由並聯連接複數個單位電晶體(胞電晶體)(例如並聯連接數千個至數萬個之單位電晶體)，於大於單位電晶體之允許電流之電流中，亦實現單位電晶體之功能。例如，於單位電晶體作為開關元件發揮功能之情形時，「功率電晶體」成為亦可應用於大於單位電晶體之允許電流之電流的開關元件。作為構成開關元件之「功率電晶體」，可例示IGBT(Insulated Gate Bipolar Transistor：絕緣閘極型雙極電晶體)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)、及雙極電晶體(Bipolar Transistor)。於本說明書中，「功率電晶體」之用語用作表示包含例如「功率MOSFET」、「IGBT」及「雙極電晶體」之上階概念的語句。又，有將具備功率電晶體之半導體晶片稱為功率半導體晶片之情形。
＜發明者之研究＞ 於電動汽車、混合型電動汽車或插電式混合型電動汽車等(以下稱為電動汽車等)中，作為行駛時之動力源使用馬達。於該馬達電性連接有例如三相反相器電路，且藉由該三相反相器電路控制馬達之動作。即，藉由以三相反相器電路極精細地控制供給至馬達之三相交流電力之電壓或頻率，而謀求提高電動汽車等之行駛性、與提高能效。
圖1左邊係收納構成本發明者研究之三相反相器電路之功率電晶體之封裝體之俯視圖，圖1右邊係圖1左邊之封裝體之相反面之俯視圖，圖2係圖1之封裝體之透過俯視圖，圖3係圖1之I-I線之剖視圖。
如圖1所示，封裝體PK0成兩面電極型之構造。即，於與構成封裝體PK0之密封體MB0之厚度方向交叉之兩面，分別以露出之狀態設置有金屬電極EC0、EE0。金屬電極EC0、EE0俯視時皆形成為四邊形狀，但金屬電極EC0之平面面積大於金屬電極EE0之平面面積。又，自封裝體PK0之密封體MB0之短邊側之一側面大致垂直於該側面地突出有複數個外部端子LD0。
又，如圖2及圖3所示，於封裝體PK0之密封體MB0之內部，橫向排列地配置有2個半導體晶片CT0、CD0。該2個半導體晶片CT0、CD0以夾於2片金屬電極EE0、EC0間之狀態收納於密封體MB0內。於一半導體晶片CT0形成有例如IGBT，於另一半導體晶片CD0形成有例如續流二極體。
形成有IGBT之半導體晶片CT0之集電極、與形成有續流二極體之半導體晶片CD0之陰極電極係經由導電性接著層接合於大面積之金屬電極EC0，並通過該金屬電極EC0彼此電性連接。另一方面，形成有IGBT之半導體晶片CT0之射極電極、與形成有續流二極體之半導體晶片CD0之陽極電極係經由導電性接著層接合於小面積之金屬電極EE0，並通過該金屬電極EE0彼此電性連接。
又，形成有IGBT之半導體晶片CT0之集電極通過大面積之金屬電極EC0與外部端子LD0電性連接。又，形成有IGBT之半導體晶片CT0之射極電極通過接合導線BW0與其他之外部端子LD0電性連接。此外，形成有IGBT之半導體晶片CT0之閘極電極通過接合導線BW0進而與其他之外部端子LD0電性連接。
接著，本發明者對由上述之封裝體PK0構成之半導體模組(電子裝置)之散熱構造進行研究。圖4係以圖1～圖3之封裝體構成之半導體模組之散熱構造例的剖視圖。此處，作為半導體模組之一例，顯示構成上述三相反相器電路之一部分之半橋式電路(即，1單位之反相器電路)的2個封裝體PK0、PK0。一封裝體PK0為反相器電路之高端用，另一封裝體PK0為反相器電路之低端用。
於驅動板DB0之封裝體安裝面上，相對於封裝體安裝面大致垂直地設置有例如水冷式冷卻構件之冷卻板CL0、CL0。2個封裝體PK0、PK0以使各自之大面積之金屬電極EC0、EC0朝向冷卻板CL0、CL0之狀態安裝於冷卻板CL0、CL0上。於封裝體PK0、PK0之金屬電極EC0、EC0與冷卻板CL0、CL0之間，為了將其等絕緣而例如介隔有如絕緣性黏晶材之絕緣構件(未圖示)。封裝體PK0、PK0各自之內部之半導體晶片CT0、CD0中產生之熱主要通過大面積之金屬電極EC0、EC0傳遞至冷卻板CL0、CL0而散熱。另，各封裝體PK0、PK0之外部端子LD0、LD0插入至驅動板DB0之通孔內而與驅動板DB0之配線W0電性連接。
然而，於上述反相器電路中，基於使可靠性或電氣特性提高之觀點等，期望進一步提高散熱性。此處，於圖4之散熱構造中，由於在封裝體PK0之金屬電極EC0與冷卻板CL0之間介隔有熱阻相對較高之絕緣構件，故為了進一步提高散熱性，必須擴大散熱面積，而必須將具有反相器電路之半導體模組大型化。然而，於電動汽車等中，基於提高耗油性能之觀點等期望車體整體之輕量化，對控制動力源即馬達之動作之半導體模組亦期望小型化。因此，為了對應該背馳之期望，本發明者發現必須以新視點謀求提高散熱性。
作為解決上述課題之構成，可例示於封裝體之兩面電極(金屬電極)之各者接合面積大於其等之金屬板之構成。圖5係一實施形態之封裝體之透過俯視圖，圖6係圖5之II-II線之概略剖視圖。
如圖5及圖6所示，於與構成封裝體PK之密封體MB之厚度方向交叉之兩面，分別以露出之狀態設置有金屬電極EC、EE。金屬電極EC、EE俯視時皆形成為四邊形狀，且平面面積亦大致相等。又，自封裝體PK之密封體MB之短邊側之一側面大致垂直於其側面地突出有複數個外部端子(第1控制端子、第2控制端子)LD。
又，於封裝體PK之密封體MB之內部橫向排列地配置有2個半導體晶片(以下簡稱為晶片)CT、CD。該等2個晶片CT、CD以夾於2片金屬電極EC、EE間之狀態收納於密封體MB內。於一晶片CT形成有例如IGBT，於另一晶片CD形成有例如續流二極體。
形成有IGBT之半導體晶片CT之集電極、與形成有續流二極體之晶片CD之陰極電極係經由導電性接著層等接合於金屬電極EC，並通過該金屬電極EC彼此電性連接。另一方面，形成有IGBT之晶片CT之射極電極、與形成有續流二極體之晶片CD之陽極電極係經由導電性接著層等接合於金屬電極EE，並通過該金屬電極EE彼此電性連接。
如圖6所示，封裝體PK之金屬電極EC、EE分別經由如焊料等之導電性接著層(導電性構件、連接構件、接合材)am、am與金屬板PC、PE接合。如圖5及圖6所示，金屬板PC、PE之平面面積大於金屬電極EC、EE之平面面積。且，金屬板PC、PE以俯視時包含金屬電極EC、EE之方式配置。又，如圖6所示，金屬板PC、PE例如經由如陶瓷板等之絕緣構件im、im與冷卻構件(散熱片)之冷卻板CL、CL接合。如圖5及圖6所示，冷卻板CL、CL之平面面積大於金屬板PC、PE之平面面積。且，冷卻板CL、CL以包含金屬板PC、PE之方式配置。即，於封裝體PK與冷卻板CL、CL之間，介隔有大於金屬電極EC、EE之平面面積且小於冷卻板CL、CL之平面面積之金屬板PC、PE。
此處，圖7左邊係發明者研究之散熱構造之散熱狀態之說明圖，圖7右邊係圖7左邊之散熱構造之熱分佈之圖，圖8左邊係圖6之散熱構造之散熱狀態之說明圖，圖8右邊係圖8左邊之散熱構造之熱分佈之圖。另，圖7左邊及圖8左邊之箭頭表示熱擴散之狀態。又，於圖7右邊及圖8右邊，封裝體PK之內部越濃之部分表示溫度越高。周邊溫度為例如85℃，冷媒溫度為例如65℃，冷卻水(冷媒)之流量為例如1 L/m。
如圖7所示，封裝體PK0之金屬電極EC0、EE0經由如陶瓷等之絕緣構件im、im接合於冷卻板CL、CL。於該情形時，晶片CT0、CD0中產生之熱通過大面積之金屬電極EC0、EE0之平面內並散熱至冷卻板CL、CL。此時之IGBT之接合處溫度(接合部溫度)為例如121.3℃。
相對於此，如圖8所示，於圖6之封裝體PK之散熱構造之情形時，晶片CT、CD中產生之熱自大面積之金屬電極EC、EE進而於面積大於金屬電極EC、EE之金屬板PC、PE擴散而散熱至冷卻板CL、CL。因此，可較圖7之情形使熱擴散進一步增大。此時之IGBT之接合處溫度(接合部溫度)為例如110.4℃，可較圖7之情形將接合處溫度降低10℃。因此，可無須將半導體模組大型化，而使散熱性提高。尤其，於圖5、圖6及圖8之半導體模組之散熱構造中，構成為例如由2個冷卻板CL、CL夾持1個封裝體PK，故可使散熱性進一步提高。以下，對本實施形態之半導體模組(電子裝置)之具體構成例進行說明。
(實施形態1) 本實施形態之電子裝置為具有控制例如電動汽車等行駛時之動力源即馬達之動作之反相器電路(電力轉換電路)的半導體模組。反相器電路為將直流電力轉換成交流電力之電路。例如，若交替輸出直流電源之正與負，則相應於此而電流方向反轉。於該情形時，由於電流方向交替地反轉，故可將輸出認為是交流電力。
此處，即使為交流電力亦存在如以單相交流電力或三相交流電力為代表之各種形態。於本實施形態中，例示將直流電力轉換成三相之交流電力之三相反相器電路。然而，本實施形態之技術思想不限定於應用於三相反相器電路之情形，亦可廣泛地應用於例如單相反相器電路等各種反相器電路。
＜三相反相器電路之構成例＞ 圖9係具有本實施形態1之半導體模組之馬達驅動系統之要部電路圖，圖10係構成圖9之馬達驅動系統之三相反相器電路之半橋式電路的電路圖。
如圖9所示，馬達驅動系統PMS具有例如用作電動汽車等行駛時之動力源之馬達MT、與控制該馬達MT之動作之馬達驅動電路PWC。
馬達MT為例如藉由相位偏移120度之三相(U相、V相、W相)之交流電流驅動之三相感應馬達，且具備以導體構成之轉子RT、及配置於其周圍之3種線圈(U相用之線圈UL、V相用之線圈VL及W相用之線圈WL)。於該馬達MT中，藉由按照U相用之線圈UL、V相用之線圈VL及W相用之線圈WL之順序，流通相位錯開120度之交流電流而使轉子RT周圍之磁場旋轉(使轉子RT之周圍產生旋轉磁場)。如此，由於橫穿過轉子RT之磁通之方向旋轉，故藉由電磁感應於轉子RT流通感應電流。即，由於磁場中流通電流，故因旋轉磁場與於轉子RT流通之電流之相互作用，電磁力作用於轉子RT，使得轉子RT朝與旋轉磁場之旋轉方向相同之方向旋轉。另，端子UTE表示電性連接於U相之線圈UL之U相用端子，端子VTE表示電性連接於V相之線圈VL之V相用端子，端子WTE表示電性連接於W相之線圈WL之W相用端子。又，轉子RT內之符號N、S表示N極、S極。
馬達驅動電路PWC為將產生之三相交流電力供給至馬達MT並控制馬達MT之動作之電路，且具有三相反相器電路部(半導體模組、電子裝置)PW1、與控制部PW2。
三相反相器電路部PW1為產生三相交流電力並供給至馬達MT之輸出電路部，且具備對應於三相之3個反相器支路(以下簡稱為支路)LG1、LG2、LG3。
各支路LG1、LG2、LG3如圖9及圖10所示，為例如構成三相反相器電路之半橋式電路之1單位(1相量)之反相器電路，且並聯地連接於端子HT、LT間。端子HT為相對高電位側之端子(例如被供給正電位之正電位端子)，端子LT為相對低電位側之端子(例如被供給負電位之負電位端子)。
於各支路LG1、LG2、LG3之上臂配置有高端用之封裝體(半導體裝置)PK1(PK)，於下臂配置有低端用之封裝體(半導體裝置)PK2(PK)。於該高端用之封裝體PK1配置有電晶體(第1功率電晶體)Tr1及二極體Df1，於低端用之封裝體PK2配置有電晶體(第2功率電晶體)Tr2及二極體Df2。封裝體PK1、PK2之構造相同。
各支路LG1、LG2、LG3之電晶體Tr1、Tr2為作為開關元件動作之功率電晶體，且以例如IGBT構成。亦可取代IGBT，而使用例如功率MOSFET、雙極電晶體或GTO(Gate Turn Off Thyristor：閘極截止閘流體)。該等電晶體Tr1、Tr2串聯連接於端子HT、LT間。且，藉由該等電晶體Tr1、Tr2構成1單位之反相器電路。另，圖10之符號C表示電晶體Tr1、Tr2之集電極(第1電極、第3電極)，符號E表示電晶體Tr1、Tr2之射極電極(第2電極、第4電極)。又，符號G表示電晶體Tr1、Tr2之閘極電極(第1控制電極、第2控制電極)，符號Tg表示封裝體PK1、PK2之閘極端子。又，符號Te表示封裝體PK1、PK2之射極端子，符號Tc表示PK1、PK2之集極端子。
各支路LG1、LG2、LG3之電晶體Tr1、Tr2之輸出端子(共用節點、接線部、輸出)Tw分別與上述馬達MT之U相用端子UTE、V相用端子VTE、W相用端子WTE電性連接。即，於每個單相設置有2個電晶體Tr1、Tr2與2個二極體Df1、Df2。即，以3相設置有6個電晶體與6個二極體。
又，各支路LG1、LG2、LG3之二極體Df1、Df2為用以使蓄積於馬達MT之電感之回流電流流通之續流二極體，且相對於電晶體Tr1、Tr2各者於反方向並聯連接。另，圖10之符號K表示二極體Df1、Df2之陰極電極、符號A表示二極體Df1、Df2之陽極電極。此處，於連接於三相反相器電路部PW1之輸出之負載為不包含電感之電阻之情形時，由於無回流能，故不需要二極體Df1、Df2。然而，於負載包含如馬達之電感之情形時，負載電流於與接通之開關相反之方向流通。即，於負載包含電感之情形時，有時能量自負載之電感向三相反相器電路部PW1返回(電流逆流)。
於馬達驅動電路PWC中，將電晶體Tr1、Tr2關斷時，必須釋放出蓄積於馬達MT之電感之能量(1/2LI2 )。然而，於電晶體Tr1、Tr2單體中，由於不具備使回流電流流通之功能，故無法開放自馬達MT之電感釋放出之能量。因此，可藉由將二極體Df1、Df2反向並聯連接於開關元件用之電晶體Tr1、Tr2之各者，而使蓄積於馬達MT之電感之電能回流。基於以上，於馬達驅動電路PWC中，將二極體Df1、Df2反向並聯連接於電晶體Tr1、Tr2之各者。
於端子HT、LT間電性連接有電容元件Cs。該電容元件Cs為平滑用之電容器，且具有謀求反相器電路之突波電壓之減少或系統電壓之穩定化之功能等。如後所述，電容元件Cs設置於各支路LG1、LG2、LG3之每一者。
於此種圖10所示之反相器電路(半橋式電路)中，藉由使上下之電晶體Tr1、Tr2交替導通，並改變其等之接通時間而控制輸出電壓。例如，當將高端之電晶體Tr1接通，將低端之電晶體Tr2斷開時，電流Iss自端子HT通過電晶體Tr1流通至輸出端子Tw，並流通至馬達MT。接著，當將電晶體Tr1、Tr2斷開時，電流流通至端子LT、二極體Df2、輸出端子Tw及馬達MT。接著，當將高端之電晶體Tr1斷開，將低端之電晶體Tr2接通時，電流Idd流通至馬達MT、輸出端子Tw、電晶體Tr2及端子LT。接著，當將電晶體Tr1、Tr2斷開時，電流流通至馬達MT、輸出端子Tw、二極體Df1及端子HT。
接著，馬達驅動電路PWC之控制部PW2為控制三相反相器電路部PW1之電晶體Tr1、Tr2之動作之電路部，如圖9所示，具有閘極驅動電路GC、與控制電路CNT。
閘極驅動電路GC為控制各支路LG1、LG2、LG3之電晶體Tr1、Tr2之開關動作之電路，且具有驅動控制高端之電晶體Tr1之高端用驅動電路、與驅動控制低端之電晶體Tr2之低端用驅動電路。且，各閘極驅動電路GC之各高端用驅動電路與各支路LG1、LG2、LG3之高端電晶體Tr1之閘極電極G(參照圖10)電性連接。又，各閘極驅動電路GC之各低端用驅動電路與各支路LG1、LG2、LG3之低端電晶體Tr2之閘極電極G(參照圖10)電性連接。即，藉由以閘極驅動電路GC控制各支路LG1、LG2、LG3之電晶體Tr1、Tr2之開關動作而將直流電力轉換成三相交流電力，並將該三相交流電力供給至馬達MT。此處，將閘極驅動電路GC配置於每條支路LG1、LG2、LG3。即，以1個閘極驅動電路GC控制1單位之反相器電路之動作。然而，作為變化例，亦可以1個閘極驅動電路GC控制6個電晶體Tr1、Tr2之動作。又，例如又可以6個閘極驅動電路GC之各者控制6個電晶體Tr1、Tr2之動作。
控制電路CNT為控制各個閘極驅動電路GC所含之高端用驅動電路及低端用驅動電路各自之動作的電路，且具有控制功能及運算功能。另，於圖9中省略圖示，但控制部PW2除上述以外亦可包含控制馬達驅動電路PWC之動作之各種控制電路。例如，可設置使自閘極驅動電路GC輸出之閘極驅動信號、或輸入至閘極驅動電路GC之信號等之雜訊減少之雜訊過濾電路。又，亦可設置例如測定構成三相反相器電路部PW1之電子零件之溫度等，並進行測定之電氣信號之雜訊過濾、或放大的電路。
＜封裝體(半導體裝置)之構成例＞ 接著，對構成圖9之三相反相器電路部PW1之封裝體PK1、PK2之構造例進行說明。另，由於高端用之封裝體PK1與低端用之封裝體PK2之構成相同，故同時說明兩個封裝體PK1(PK2)。
圖11左邊係本實施形態1之封裝體之俯視圖，圖11右邊係圖11左邊之封裝體之相反面的俯視圖，圖12係圖11之封裝體之透過俯視圖。另，俯視意指自垂直於晶片之主面之方向觀察之情形。又，「主成分」指構成構件之構成材料中含量最多之材料成分。例如，「以銅為主成分之材料」之情形意指作為構件之材料銅含量最多。本說明書中使用「主成分」之詞彙之意圖在於例如表現構件基本上由銅構成，但並非排除另外包含雜質之情形。
本實施形態1之封裝體PK1(PK2)為將構成上述支路(反相器電路)之臂之1個電晶體Tr1(Tr2)與1個二極體Df1(Df2)密封於1個密封體(PK1：第1密封體，PK2：第2密封體)MB內者。該密封體MB包含例如包含環氧系樹脂作為主成分之熱硬化性樹脂，且其外形由薄板形成，該薄板由主面PSE、其相反面側之主面PSC、及以與該等主面PSE、PSC交叉之方式位於主面PSE、PSC間之4個側面包圍而成。另。密封體MB之長邊長度為例如31 mm左右，短邊長度為例如21 mm左右，厚度為例如4.3 mm左右。
於密封體MB之主面PSE，金屬電極(封裝體PK1：第2金屬板，封裝體PK2：第4金屬板)EE之一面露出。該金屬電極EE為構成封裝體PK1(PK2)之射極端子之構件，且具有露出之一面(封裝體PK1：第4面，封裝體PK2：第8面)與其相反側之被密封之另一面(封裝體PK1：第3面，封裝體PK2：第7面)。
又，於密封體MB相反側之主面PSC，金屬電極(封裝體PK1：第1金屬板，封裝體PK2：第3金屬板)EC之一面露出。該金屬電極EC為構成封裝體PK1(PK2)之集極端子之構件，且具有露出之一面(封裝體PK1：第2面，封裝體PK2：第6面)與其相反側之被密封之另一面(封裝體PK1：第1面，封裝體PK2：第5面)。
該等金屬電極EE、EC例如由以導熱性及導電性較高之銅(Cu)為主成分之金屬板構成。又，該等金屬電極EE、EC之露出面皆形成為俯視下為四邊形狀，且其等之平面面積亦大致相等。
如圖12所示，於密封體MB之內部密封有：2個晶片CT、CD、金屬電極EC之一部分、金屬電極EE(參照圖11左)之一部分、複數個外部端子LD之一部分、及複數條接合導線(以下簡稱為導線)BW。
於晶片(封裝體PK1：第1半導體晶片，封裝體PK2：第2半導體晶片)CT形成有上述之電晶體Tr1(參照圖9等)，於晶片CD形成有二極體Df1(參照圖9等)。於晶片CT之一主面CSE配置有電晶體Tr1(Tr2)之射極電極E與複數個信號電極(PK1：第1控制電極，PK2：第2控制電極)Sg。又，於晶片CT之一主面CSE相反側之另一主面配置有電晶體Tr1(Tr2)之集電極(於圖12未圖示)。於複數個信號電極(第1控制電極、第2控制電極)Sg包含有電晶體Tr1(Tr2)之閘極電極。信號電極Sg通過導線BW與外部端子LD電性連接。
又，於另一晶片CD之一主面CSA配置有二極體Df1(Df2)之陽極電極A，於晶片CD之一主面CSA相反側之另一主面配置有二極體Df1(Df2)之陰極電極(於圖12未圖示)。
該等晶片CT、CD及外部端子LD沿著外部端子LD之延伸方向排列配置。且，晶片CT配置於外部端子LD與晶片CD之間。又，晶片CT以其信號電極Sg位於射極電極E與外部端子LD之間之方式配置。藉由此種配置，可縮短連接晶片CT之信號電極Sg與外部端子LD之導線BW之長度。
於上述之金屬電極EC，將上述之晶片CT、CD以各個電晶體Tr1(Tr2)之集電極、二極體Df1(Df2)之陰極電極朝向金屬電極EC之狀態安裝。即，金屬電極EC亦為搭載2個晶片CT、CD之晶片焊墊部(晶片搭載部、突片)。且，晶片CT之電晶體Tr1(Tr2)之集電極與金屬電極EC電性連接，晶片CD之二極體Df1(Df2)之陰極電極與金屬電極EC電性連接。藉此，晶片CT之電晶體Tr1(Tr2)之集電極與二極體Df1(Df2)之陰極電極通過金屬電極EC(集極端子)而電性連接。
上述之金屬電極EE(參照圖11)以將其一面(與露出面為相反面)朝向晶片CT之射極電極E及晶片CD之陽極電極A之狀態配置。且，晶片CT之電晶體Tr1(Tr2)之射極電極E與金屬電極EE電性連接，晶片CD之二極體Df1之陽極電極A與金屬電極EE電性連接。藉此，晶片CT之電晶體Tr1(Tr2)之射極電極E與二極體Df1(Df2)之陽極電極A通過金屬電極EE(射極端子)電性連接。
該等金屬電極EC、EE之露出面之俯視形狀形成為將2個晶片CT、CD包括在內之較大之長方形狀。即，金屬電極EC、EE各者之平面面積(露出面積)大於晶片CT、CD各者之平面面積之合計。因此，可確保以金屬電極EC構成之集極端子之平面面積(露出面積)及以金屬電極EE構成之射極端子之平面面積(露出面積)較大。
由於封裝體PK1(PK2)之金屬電極EC、EE中流通大電流，故較佳為儘可能地減少電阻成分或電感成分。又，由於封裝體PK1(PK2)之金屬電極EC、EE成為釋放晶片CT、CD中產生之熱之散熱路徑，故較佳為儘可能地減小熱阻。相對於此，於本實施形態1中，如上所述可確保封裝體PK1、PK2之金屬電極EC、EE之露出面積較大。因此，由於可使傳送路徑之剖面積增大，故可減少傳送路徑之電阻成分或電感成分。又，由於可使散熱面積增大，故可使晶片CT、CD中產生之熱之散熱性提高。尤其，由於金屬電極EE、EC之厚度厚於外部端子LD之厚度，故可增大金屬電極EE、EC之熱電容，可使經由金屬電極EE、EC之散熱路徑之散熱效率提高。因此，可使封裝體PK1、PK2(即，半橋式電路、支路LG1～LG3、三相反相器電路部PW1)之動作可靠性提高。
上述之外部端子LD包含例如以銅為主成分之金屬，且以於相對於密封體MB之一側面大致正交之方向延伸之狀態形成。於該外部端子LD中，自密封體MB露出之部分為外引線部，被密封體MB覆蓋之部分為內引線部。於外部端子LD之內引線部之前端側，形成有供密封體MB之樹脂進入之貫通孔Lh。該貫通孔Lh為用以防止外部端子LD自密封體MB輕易地脫落之孔。
該外部端子LD為主要用以傳送信號之端子。外部端子LD中之特定外部端子LD通過導線BW與晶片CT之電晶體Tr1(Tr2)之信號電極Sg(閘極電極)電性連接而成為閘極端子Tg(參照圖10)。另，該閘極端子Tg與圖9所示之閘極驅動電路GC電性連接。即，來自閘極驅動電路GC之信號經由閘極端子Tg被施加至電晶體Tr1(Tr2)之閘極電極，藉此可控制電晶體Tr1(Tr2)之開關動作。
又，外部端子LD中之特定外部端子LD通過導線BW與用以監視封裝體PK1之動作狀態之射極用感測電極電性連接，而成為檢查用之信號端子。該檢查用之信號端子於晶片CT之電晶體Tr1(Tr2)流通大電流之檢查中，可用作測定射極電極E之電壓之檢查用端子。該檢查用之信號端子連接於監控端子，並將檢測到之信號傳送至外部。另，外部端子LD之端面面積與金屬電極EC、EE之露出面積相比較小。因此，即使增加信號數量(外部端子LD之數量)亦不會將封裝體PK1極端地大型化。
導線BW包含例如以金、銅或鋁為主成分之導電構件，且配置於密封體MB之內部。如此，藉由將特別容易產生變形或損傷之導線BW設置於密封體MB內，可使安裝時之封裝體PK1之操作性提高，因而可使半導體模組之組裝效率提高。
此種金屬電極EC、EE及外部端子LD之露出表面由金屬膜被覆。該金屬膜例如以如錫等之焊接材料形成。該金屬膜例如以利用鍍覆法之鍍覆膜形成。藉此，可避免因構成金屬電極EC、EE及外部端子LD之銅氧化引起接合不良。又，於以焊料等接合金屬電極EC、EE及外部端子LD與接合對象時，可使焊料等之濡濕性提高。尤其，於藉由以銅為主成分之金屬材料形成金屬電極EC、EE及外部端子LD之情形時，可藉由被覆上述金屬膜而大幅提高濡濕性。
接著，對封裝體PK1(PK2)之剖面構造進行說明。圖13係圖11之III-III線之剖視圖，圖14係以圖13之虛線包圍之區域之放大剖視圖。
於金屬電極EE與晶片CT、CD之間，介隔有間隔件SP1、SP2。間隔件SP1、SP2例如包含以銅為主成分之金屬，且例如以俯視時呈四邊形狀之薄板形成。
如圖14所示，間隔件SP1之一面經由導電性接著層(導電性構件、連接構件、接合材)cam1與晶片CT之射極電極E(參照圖12)接合，間隔件SP1之一面之相反面經由導電性接著層(導電性構件、連接構件、接合材)cam2與金屬電極EE接合。即，晶片CT之射極電極E通過間隔件SP1與金屬電極EE電性連接。
另一方面，間隔件SP2之一面經由導電性接著層(導電性構件、連接構件、接合材)cam3與晶片CD之陽極電極A(參照圖12)接合，間隔件SP2之一面之相反面經由導電性接著層(導電性構件、連接構件、接合材)cam4與金屬電極EE接合。即，晶片CD之陽極電極A通過間隔件SP2與金屬電極EE電性連接。
該間隔件SP1、SP2為用以確保導線BW(連接外部端子LD與晶片CT之信號電極Sg(閘極電極等)之導線)之線環高度的構件。即，於形成有晶片CT之射極電極E之主面CSE(參照圖12)配置有信號電極Sg。因此，若將現狀大小之金屬電極EE與晶片CT之射極電極E不經由間隔件SP1接合，則金屬電極EE蓋住信號電極Sg而無法連接外部端子LD與信號電極Sg。因此，於不使用間隔件SP1之情形時，必須以晶片CT之信號電極Sg露出之方式減小金屬電極EE，故金屬電極EE之露出面積減小，上述之電氣及熱效應降低。相對於此，藉由於金屬電極EE與晶片CT之射極電極E之間設置間隔件SP1，可於金屬電極EE與晶片CT之間設置供配置導線BW之空間。因此，可無須減小金屬電極EE之露出面積，而電性連接外部端子LD與晶片CT之信號電極。即，可不產生外部端子LD與晶片CT之信號電極之連接上之不良，而使封裝體PK1之電氣特性及散熱性提高。
另一方面，金屬電極EC具有作為晶片搭載用之晶片焊墊部之作用。由於金屬電極EC之平面面積如上所述大於2個晶片CT、CD之合計面積，故可於1個金屬電極EC搭載2個晶片CT、CD。且，金屬電極EC與晶片CT之集電極電性連接，與晶片CD之陰極電極電性連接。即，如圖14所示，金屬電極EC之一面(晶片搭載面)經由導電性接著層(黏晶材、導電性構件、連接構件、接合材)cam5與晶片CT之集電極接合。又，金屬電極EC之一面(晶片搭載面)經由導電性接著層(黏晶材、導電性構件、連接構件、接合材)cam6與晶片CD之陰極電極接合。
此處，基於減小封裝體PK1、PK2之接通電阻之觀點，較佳為對導電性接著層cam1～am6使用導電率較高之材料。作為該導電率較高之材料，除焊料、或其他外亦可例示樹脂中含有複數個(多個)導電性粒子之導電性樹脂。又，例如又可使用將如銀(Ag)粒子等之複數個(多個)導電性粒子燒結而成之燒結金屬膜。
其中，封裝體PK1、PK2作為製品完成後安裝於基板上。於該情形時，較佳為對用於連接封裝體PK1、PK2與基板之連接構件亦使用焊料或導電性樹脂等導電率較高之材料。於該情形時，導電性接著層cam1～am6必須具備對安裝封裝體PK1、PK2時之處理溫度之耐熱性。
例如，於使用焊料安裝封裝體PK1、PK2之情形時，由於使焊料熔融而連接故需要加熱處理(回焊)。於封裝體PK1、PK2與基板之連接所使用之焊料、與上述之封裝體PK1、PK2內部所使用之焊料為相同材料(熔點)之情形時，有因封裝體PK1、PK2安裝時之加熱處理(回焊)導致封裝體PK1、PK2內部之焊料熔融之擔憂。因此，於封裝體PK1、PK2內部及封裝體PK1、PK2安裝時使用焊料之情形時，較佳為對封裝體PK1、PK2內部使用熔點高於封裝體PK1、PK2之安裝所使用之焊料之高熔點焊料。
另一方面，於封裝體PK1、PK2之安裝時使用導電性樹脂之情形時，需要用以使導電性樹脂之樹脂成分硬化之加熱處理(固化烘焙)。然而，一般而言，由於樹脂之硬化溫度低於焊料之熔點，故於該情形時，導電性接著層cam1～cam6可為焊料，亦可為導電性樹脂。
又，於封裝體PK1、PK2之安裝時使用焊料之情形時，若樹脂之耐熱溫度高於焊料之熔點，則亦可將以該樹脂為母材之導電性樹脂用作導電性接著層cam1～am6。
＜晶片之構成例＞ 接著，對形成有圖9所示之電晶體Tr1(Tr2)之晶片CT進行說明。圖15左邊係形成有電晶體之晶片之主面之俯視圖，圖15右邊係圖15左邊之晶片之主面之相反側之主面的俯視圖。另，由於高端用之封裝體PK1內之晶片CT與低端用之封裝體PK2內之晶片CT之構成相同，故同時說明兩個晶片CT。
晶片CT具有例如以矽(Si)單晶為主成分之半導體基板SBT。晶片CT之半導體基板SBT具有：主面CSE(圖15左)、及其相反側之主面CSC(圖15右)。晶片CT之主面CSE、CSC之形狀形成為例如大致四邊形狀。晶片CT之主面CSE、CSC之面積例如相等。
如圖15左所示，於晶片CT之主面CSE以露出之狀態配置有射極電極(射極電極墊、表面電極)E與複數個信號電極(信號電極墊、表面電極)Sg。射極電極E及信號電極Sg包含例如包含鋁作為主成分之金屬材料。射極電極E之露出面積大於信號電極Sg之露出面積。即，可藉由增大供流通大電流之射極電極E之露出面積而減小射極電極E之阻抗。
複數個信號電極Sg中之特定信號電極Sg成為閘極電極。又，複數個信號電極Sg中之特定信號電極Sg成為感測電極。該感測電極與射極電極E一體形成，且可通過感測電極檢測射極電極E之電壓等。於感測電極露出之開口部、與射極電極E露出之開口部隔開之情形時，基於可抑制用以將射極電極E連接於感測電極之導電性構件之逸出現象之點而言較佳。然而，作為變化例，亦有感測電極之開口部與射極電極E之開口部不分開之情形。
又，作為信號電極Sg除上述者外，亦可設置溫度檢測用電極、電壓檢測用電極或電流檢測用電極等用於監視晶片CT之動作狀態或用於檢查晶片CT之信號傳送用電極。
又，如圖15右所示，於晶片CT之主面CSC以露出之狀態配置有集電極(集電極墊、背面電極)C。集電極C包含例如包含鋁作為主成分之金屬材料，且以覆蓋晶片CT之主面CSC全域之方式形成。如比較圖15左右可知，集電極C之露出面積進而大於射極電極E之露出面積。即，可藉由增大供流通大電流之集電極C之露出面積而減小集電極C之阻抗。
接著，圖16係圖15之晶片之要部剖視圖。於該晶片CT作為電晶體Tr1(Tr2)形成有例如溝槽閘極型之IGBT。IGBT兼備功率MOSFET之高速開關特性及電壓驅動特性、與雙極電晶體之低接通電壓特性。如上所述，可取代IGBT而以功率MOSFET形成電晶體Tr1(Tr2)，但於將半導體基板SBT之材料設為矽之情形時，IGBT能以將半導體基板SBT之厚度薄化之狀態確保耐壓。即，IGBT可降低接通電阻。然而，於將半導體基板SBT之材料設為碳化矽(SiC)之情形時，功率MOSFET亦可將半導體基板SBT之厚度薄化而確保耐壓，可降低接通電阻。
於該晶片CT之半導體基板SBT，自圖16之下層依序形成有p+ 型半導體區域PR1、n+ 型半導體區域NR1、n- 型半導體區域NR2及p型半導體區域PR2。p+ 型半導體區域PR1成為電晶體Tr1之集極區域。該p+ 型半導體區域PR1與集電極C電性連接。另，n+ 型半導體區域NR1被稱為緩衝層。該n+ 型半導體區域NR1具備防止於電晶體Tr1關斷時產生穿通現象(於n- 型半導體區域NR2內成長之耗盡層自p型半導體區域PR2接觸於p+ 型半導體區域PR1之現象)的功能。又，n+ 型半導體區域NR1具備限制自p+ 型半導體區域PR1向n- 型半導體區域NR2之電洞注入量的功能。
另一方面，於半導體基板SBT之主面CSE側，形成有自其主面CSE貫通p型半導體區域PR2，且於n- 型半導體區域NR2之中途位置終止之複數個槽T。於各槽T之內部，經由閘極絕緣膜iG嵌入有閘極電極G。閘極絕緣膜iG包含例如氧化矽膜，閘極電極G包含例如低電阻之多晶矽膜。各槽T內之閘極電極G彼此電性連接，且與上述之閘極電極用之信號電極Sg(參照圖15等)電性連接。再者，於半導體基板SBT之主面CSE對準槽T形成有n+ 型半導體區域ER。該n+ 型半導體區域ER成為電晶體Tr1之射極區域。
於該半導體基板SBT之主面CSE上堆積有絕緣膜iF1。絕緣膜iF1包含例如氧化矽膜。於該絕緣膜iF1上形成有上述之射極電極E及信號電極Sg(參照圖15等)。射極電極E通過形成於絕緣膜iF1之開口部H經由底層金屬膜Bm與n+ 型半導體區域ER(射極區域)及p型半導體區域PR2(通道形成區域)電性連接。
接著，對形成有圖9所示之二極體Df之晶片CD進行說明。圖17左邊係形成有二極體之晶片之主面之俯視圖，圖17右邊係圖17左邊之晶片之主面之相反側之主面的俯視圖。另，由於高端用之封裝體PK1內之晶片CD與低端用之封裝體PK2內之晶片CD之構成相同，故同時說明兩個晶片CD。
晶片CD具有例如以矽(Si)單晶為主成分之半導體基板SBD。晶片CD之半導體基板SBD具有：主面CSA(圖17左)、及其相反側之主面CSK(圖17右)。晶片CD之主面CSA、CSK之形狀形成為例如大致四邊形狀。晶片CD之主面CSA、CSK之面積例如相等。又，如比較圖15與圖17可知，形成有電晶體Tr1(Tr2)之晶片CT之平面面積大於形成有二極體Df1(Df2)之晶片CD之平面面積。
如圖17左所示，於晶片CD之主面CSA以露出之狀態配置有陽極電極(陽極電極墊、表面電極)A。陽極電極A例如由對包含鋁作為主成分之金屬材料添加矽等而成。又，如圖17右所示，於晶片CD之主面CSK，以露出之狀態配置有陰極電極(陰極電極墊、背面電極)K。陰極電極K包含例如包含鋁作為主成分之金屬材料，且以覆蓋晶片CD之主面CSK全域之方式形成。
接著，圖18係圖17之晶片之要部剖視圖。於該晶片CD之半導體基板SBD，自圖18之下層依序形成有n+ 型半導體區域NR3及n- 型半導體區域NR4。n+ 型半導體區域NR3與陰極電極K電性連接。
另一方面，於n- 型半導體區域NR4上以彼此隔開之狀態形成有複數個p型半導體區域PR3。又，於複數個p型半導體區域PR3之間形成有p- 型半導體區域PR4。上述之陽極電極A與p型半導體區域PR3及p- 型半導體區域PR4電性連接。
於此種二極體Df1(Df2)中，若將正電壓施加至陽極電極A，將負電壓施加至陰極電極K，則n- 型半導體區域NR4與p型半導體區域PR3之間之pn接合被正向偏壓化而流通電流。另一方面，若將負電壓施加至陽極電極A，將正電壓施加至陰極電極K，則n- 型半導體區域NR4與p型半導體區域PR3之間之pn接合被反向偏壓化而不流通電流。如此，可使具有整流功能之二極體Df1(Df2)動作。
＜半導體模組(電子裝置)之構成例＞ 接著，對本實施形態1之半導體模組(電子裝置、功率模組)之構成例進行說明。圖19係本實施形態1之半導體模組之俯視圖，圖20係圖19之IV-IV線之剖視圖，圖21係構成圖19之半導體模組之電容元件之前視圖。另，於圖19中透視各種構件且對透過俯視時重疊之構件標註複數個符號。又，於圖20中為了易於觀察圖式而省略封裝體PK1、PK2之密封體MB內部之圖示。
本實施形態1之半導體模組PM1為構成上述之三相反相器電路部PW1(參照圖9)之構造體。此處，例如將構成1單位(1相量)之反相器電路之2個封裝體PK1、PK2以俯視時重疊之狀態沿著圖19及圖20之橫向排列配置3單位(3相)。各封裝體PK1、PK2以夾於冷卻構件CLM之3層冷卻板CL1、CL2、CL3間之狀態設置。圖20上層側之封裝體PK1為高端用，下層側之封裝體PK2為低端用。
冷卻構件(散熱片、散熱構件)CLM為例如水冷式之冷卻裝置之本體部，且具備例如3層冷卻板CL1、CL2、CL3、與給排水單元SDU。冷卻板CL1、CL2、CL3及給排水單元SDU包含例如以導熱性較高之銅或鋁為主成分之金屬，且於其內部設置有例如用以使如純水等冷卻水(冷卻媒體)流通之冷卻管CLp(參照圖20)。另，冷卻管CLp之剖面所示之「×」及「・」表示冷卻水自「×」流向「・」。
冷卻板CL1、CL2、CL3例如俯視時形成為圖19及圖20之橫向較長之長方形狀。即，冷卻板CL1、CL2、CL3具有一邊h1、其相反側之一邊h2、及與該等交叉之2條一邊h3、h4。且，該等冷卻板CL1、CL2、CL3形成為俯視時將3相量之封裝體PK1、PK2包括在內之大小。即，冷卻板CL1、CL2、CL3之平面面積大於封裝體PK1、PK2之平面面積，且各封裝體PK1、PK2以其密封體MB之主面PSE、PSC俯視時內包於冷卻板CL1、CL2、CL3之狀態設置。
於該等冷卻板CL1、CL2、CL3之一邊h3側設置有上述給排水單元SDU。給排水單元SDU為冷卻水之給排水口部。即，冷卻水自給排水單元SDU流向冷卻板CL1、CL2、CL3內之冷卻管CLp循環後，返回至給排水單元SDU並排水。另，冷卻構件CLM並非限定於水冷式者而可有各種變更，亦可應用例如使用散熱片等之空冷式冷卻構件。
又，如圖19所示，於冷卻板CL1、CL2、CL3之一邊h1側安裝有固定架FF。各封裝體PK1、PK2以將其外部端子LD於固定架FF中定位之狀態固定。
又，於與冷卻板CL1、CL2、CL3之一邊h1相鄰之位置(與配置有3相量之封裝體PK1、PK2之外部端子LD之側面對向之位置)，設置有驅動板DB。各封裝體PK1、PK2之外部端子LD以插入至驅動板DB之通孔內並以焊料等固定之狀態，與驅動板DB內之配線電性連接。
又，如圖20所示，於最上層之冷卻板CL3之上方，以覆蓋半導體模組PM1之大致整體之方式設置有MCU(Micro Controller Unite：微控制單元)板CB(參照圖20)。MCU板CB以與驅動板DB交叉之方式配置，且以其等之交點將MCU板CB之配線與驅動板DB之配線電性連接。
又，如圖20所示，於各封裝體PK1、PK2與冷卻板CL1、CL2、CL3之間，介隔有匯流排條板BSp、BSn、BSwa、BSwb(相當於上述金屬板PC、PE)。即，於封裝體PK1與冷卻板CL3之間，介隔有P端子用之匯流排條板(第1端子)BSp，於封裝體PK1與冷卻板CL2之間，介隔有輸出端子用之匯流排條板(輸出端子)BSwa。又，於封裝體PK2與冷卻板CL2之間介隔有輸出端子用之匯流排條板(輸出端子)BSwb，於封裝體PK2與冷卻板CL1之間介隔有N端子用之匯流排條板(第2端子)BSn。
該等匯流排條板BSp、BSn、BSwa、BSwb包含例如以銅為主成分之金屬平板，且與封裝體PK1、PK2(即晶片CT、CD)電性連接。構成1單位之反相器電路之匯流排條板BSp、BSn、BSwa、BSwb俯視時之形狀及大小(平面面積)大致相同，且以俯視時重疊之方式配置。
P端子用之匯流排條板BSp具有對向於封裝體PK1之一面(第9面)、及其反端側之一面(第10面)。N端子用之匯流排條板BSn具有對向於封裝體PK2之一面(第11面)、及其反端側之一面(第12面)。P端子用之匯流排條板BSp與引出部BSpa電性連接，N端子用之匯流排條板BSn與引出部BSna電性連接。
又，輸出端子用之匯流排條板BSwa具有對向於封裝體PK1之一面(第13面)、及其反端側之一面(第14面)，輸出端子用之匯流排條板BSwb具有對向於封裝體PK2之一面(第15面)、及其反端側之一面(第16面)。該等輸出端子用之匯流排條板BSwa、BSwb與共用之引出部BSwd連接而彼此電性連接。另，關於匯流排條板BSp、BSn、BSwa、BSwb予以後述。
又，如圖19所示，於冷卻板CL1、CL2、CL3之另一邊h2側(引出部BSpa、BSna、BSwd側)設置有上述之電容元件Cs。電容元件Cs包含例如□型之薄膜電容器，且配置於每個1單位(1相量)之反相器電路。電容元件Cs例如俯視時形成為長方形之形狀，該長方形由對向於冷卻板CL1、CL2、CL3之一邊h2之一邊(第3邊)h5、其相反側之一邊h6、及與該等交叉之一邊h7、h8包圍而成。又，如圖21所示，於電容元件Cs之正面(與封裝體PK1、PK2對向之面)配置有P端子用之插座CSp、貫通孔Ch及N端子用之插座CSn。P端子用之插座CSp與電容元件Cs之一電極電性連接，N端子用之插座CSn與電容元件Cs之另一電極電性連接。
又，貫通孔Ch如圖19所示，以貫通電容元件Cs之正面至其相反側之面之方式形成。輸出端子用之匯流排條板BSwa、BSwb共用之引出部BSwd通過貫通孔Ch貫通電容元件Cs，且自電容元件Cs之一邊h6側突出。於該共用之引出部BSwd之突出部設置有電流感測器SS。該電流感測器SS為檢測1單位(1相量)之反相器電路之輸出電流之檢測器，且與各反相器電路之輸出端子用之匯流排條板BSwa、BSwb共用之引出部BSwd電性連接。
另，於上述之說明中，將構成三相反相器電路之構造體設為半導體模組(電子裝置)，但亦可將構成1單位(1相量)之反相器電路之構造體(包含封裝體PK1、PK2、電容元件Cs、冷卻構件CLM及匯流排條板BSp、BSn、BSwa、BSwb等之單位構造體)設為半導體模組(電子裝置)。
接著，對構成本實施形態1之半導體模組PM1之單位構造體之構成例進行說明。圖22係圖19之V-V線之剖視圖，圖23係以圖20之虛線包圍之區域之放大剖視圖。
構成1單位(1相量)之反相器電路之封裝體PK1、PK2以其金屬電極EC朝上，金屬電極EE朝下地夾於冷卻板CL1～CL3之間之狀態設置。
上層之封裝體PK1之金屬電極EC經由如焊料等之導電性接著層(第1導體層)am1與P端子用之匯流排條板BSp以密接狀態接合而電性連接。藉此，可提高封裝體PK1之金屬電極EC與匯流排條板BSp之間之導熱性。又，該匯流排條板BSp經由絕緣構件(第1絕緣體、第5絕緣體)im1與冷卻板(第1冷卻體、第4冷卻體)CL3以密接狀態接合。藉由該絕緣構件im1，匯流排條板BSp(封裝體PK1之金屬電極EC)與冷卻板CL3被電性絕緣。絕緣構件im1具有薄絕緣板與散熱油脂(於圖21、圖22未圖示)。絕緣構件im1之薄絕緣板包含例如陶瓷。絕緣構件im1之散熱油脂包含導熱性較高之絕緣材料，且嵌入至構件間之間隙。藉此，與不使用散熱油脂之情形相比，可減小匯流排條板BSp與冷卻板CL3之間之熱阻。
又，上層之封裝體PK1之金屬電極EE經由如焊料等之導電性接著層(第3導體層)am2與輸出端子用之匯流排條板BSwa以密接狀態接合而電性連接。藉此，可提高封裝體PK1之金屬電極EE與匯流排條板BSwa之間之導熱性。再者，該匯流排條板BSwa經由絕緣構件(第3絕緣體)im2與冷卻板CL2以密接狀態接合。藉由該絕緣構件im2，匯流排條板BSwa(封裝體PK1之金屬電極EE)與冷卻板CL2被電性絕緣。絕緣構件im2之構成與絕緣構件im1相同。因此，與不使用絕緣構件im2之情形(不使用散熱油脂之情形)相比，可減小匯流排條板BSwa與冷卻板CL2之間之熱阻。
下層之封裝體PK2之金屬電極EC經由如焊料等之導電性接著層(第3導體層)am3與輸出端子用之匯流排條板BSwb以密接狀態接合而電性連接。藉此，可提高封裝體PK2之金屬電極EC與匯流排條板BSwb之間之導熱性。又，該匯流排條板BSwb經由絕緣構件(第4絕緣體)im3與冷卻板CL2以密接狀態接合。藉由該絕緣構件im3，匯流排條板BSwb(封裝體PK2之金屬電極EC)與冷卻板CL2被電性絕緣。絕緣構件im3之構成與絕緣構件im1相同。因此，與不使用絕緣構件im3之情形(不使用散熱油脂之情形)相比，可減小匯流排條板BSwb與冷卻板CL2之間之熱阻。
又，下層之封裝體PK2之金屬電極EE經由如焊料等之導電性接著層(第2導體層)am4與N端子用之匯流排條板BSn以密接狀態接合而電性連接。藉此，可提高封裝體PK2之金屬電極EE與匯流排條板BSn之間之導熱性。又，該匯流排條板BSn經由絕緣構件(第2絕緣體、第6絕緣體)im4與冷卻板(第2冷卻體、第5冷卻體)CL1以密接狀態接合。藉由該絕緣構件im4，匯流排條板BSn(封裝體PK2之金屬電極EE)與冷卻板CL1被電性絕緣。絕緣構件im4之構成與絕緣構件im1相同。因此，與不使用絕緣構件im4之情形(不使用散熱油脂之情形)相比，可減小匯流排條板BSn與冷卻板CL1之間之熱阻。
又，如圖22所示，P端子用之匯流排條板BSp之引出部BSpa通過插座CSp與電容元件Cs之一電極電性連接。又，N端子用之匯流排條板BSn之引出部BSna通過插座CSn與電容元件Cs之另一電極電性連接。再者，輸出端子用之匯流排條板BSwa、BSwb通過連接金屬件BSwe與共用之引出部BSwd機械及電性連接。該共用之引出部BSwd不與電容元件Cs直接電性連接，而電性連接於上述U端子、V端子或W端子。
接著，圖24左右係圖19之半導體模組之單位構造體之要部俯視圖。圖24左邊係顯示上層之封裝體PK1側，圖24右邊係顯示下層之封裝體PK2側。另，於圖24中透視各種構件且對透過俯視時重疊之構件標註複數個符號。
匯流排條板BSp、BSn、BSwa、BSwb例如俯視時形成為大致四邊形狀。即，匯流排條板BSp、BSn、BSwa、BSwb具有：對向於電容元件Cs之一邊(第3邊)h5之一邊(第1邊、第4邊)h9、其相反側之一邊(第2邊)h10、及與該等交叉之2條一邊(第5邊)h11、h12。
該等匯流排條板BSp、BSn、BSwa、BSwb之平面面積形成為大於封裝體PK1、PK2之密封體MB及金屬電極EC、EE之平面面積，且小於冷卻板CL1、CL2、CL3之平面面積。且，匯流排條板BSp、BSn、BSwa、BSwb以俯視時將封裝體PK1、PK2之金屬電極EC、EE包括在內之方式與封裝體PK1、PK2之密封體MB及金屬電極EC、EE俯視時重疊。又，匯流排條板BSp、BSn、BSwa、BSwb以俯視時將封裝體PK1、PK2之2個晶片CT、CD包括在內之方式與封裝體PK1、PK2之密封體MB及金屬電極EC、EE俯視時重疊。
因此，於本實施形態1中，由於可將封裝體PK1、PK2中產生之熱自大面積之金屬電極EC、EE傳遞至大面積之匯流排條板BSp、BSwa、BSwb、BSn，故可提高導熱性。此外，可將傳遞至封裝體PK1、PK2之金屬電極EC、EE之熱於面積大於金屬電極EC、EE之匯流排條板BSp、BSwa、BSwb、BSn中大範圍地擴散並傳遞至冷卻板CL3、CL2、CL1。再者，於封裝體PK1、PK2間，即輸出端子用之匯流排條板BSwa、BSwb之間亦介隔有冷卻板CL2，而成為由冷卻板CL1、CL2、CL3夾持封裝體PK1、PK2之構成。藉由該等，可使封裝體PK1、PK2之散熱性提高。因此，可使半導體模組PM1之可靠性(性能)提高。且，由於匯流排條板BSp、BSn、BSwa、BSwb之平面面積小於冷卻板CL1、CL2、CL3之平面面積，故亦不會招致半導體模組PM1之大型化。因此，可提高小型且性能及可靠性較高之半導體模組PM1。又，由於使用匯流排條板BSp、BSn、BSwa、BSwb構成上述金屬板PC、PE(參照圖6等)，故亦不會增加零件件數。
然而，此處，說明以俯視時將封裝體PK1、PK2之金屬電極EC、EE包括在內之方式配置匯流排條板BSp、BSn、BSwa、BSwb之情形，但並非限定於此者。例如，亦可以俯視時將封裝體PK1、PK2之密封體MB之主面PSE、PSC(參照圖11等)包括在內之方式配置匯流排條板BSp、BSn、BSwa、BSwb。藉此，可使封裝體PK1、PK2之散熱性進一步提高。
又，藉由使匯流排條板BSp、BSn、BSwa、BSwb之平面面積大於封裝體PK1、PK2之金屬電極EC、EE之平面面積，可減小各反相器電路之集電極C及射極電極E側之電阻，因而可使半導體模組PM1之電氣特性及可靠性提高。
又，於本實施形態1中，將封裝體PK1、PK2之外部端子LD、與匯流排條板BSp、BSn、BSwa、BSwb之引出部BSpa、BSna、BSwd配置於完全相反之位置。即，封裝體PK1、PK2之外部端子LD以與冷卻板CL1、CL2、CL3之一邊h1交叉之方式配置。相對於此，匯流排條板BSp、BSn、BSwa、BSwb之引出部BSpa、BSna、BSwd以與冷卻板CL1、CL2、CL3之另一邊h2交叉之方式配置。此係基於以下理由。
即，由於反相器電路之匯流排條板BSp、BSn、BSwa、BSwb之引出部BSpa、BSna、BSwd中流通大電流，故變為抗雜訊強且耐壓亦較高之構成。相對於此，由於封裝體PK1、PK2之外部端子LD中流通控制用之小信號電流，故變為抗雜訊弱且耐壓亦相對較低之構成。因此，若將引出部BSpa、BSna、BSwd與外部端子LD配置於相同位置，則因於引出部BSpa、BSna、BSwd流通之大電流之影響而於外部端子LD產生雜訊，或使外部端子LD側受到破壞。
因此，於本實施形態1中，可藉由完全相反地配置引出部BSpa、BSna、BSwd與外部端子LD，而抑制或防止自引出部BSpa、BSna、BSwd側向外部端子LD傳遞雜訊。又，可確保外部端子LD側之耐壓。因此，可使半導體模組PM1之電氣特性及可靠性提高。然而，引出部BSpa、BSna、BSwd與外部端子LD之位置關係並非限定於完全相反，亦可配置於例如偏移90度之位置。即，可以與冷卻板CL1、CL2、CL3之一邊h1交叉之方式配置外部端子LD，且以與冷卻板CL1、CL2、CL3之一邊h3或一邊h4交叉之方式配置引出部BSpa、BSna、BSwd之任一者或全部。
接著，圖25係圖19之半導體模組之單位構造體之要部放大俯視圖，圖26係圖19之V-V線之概略要部剖視圖。另，於圖25中透視各種構件且對透過俯視時重疊之構件標註複數個符號。又，於圖26中顯示半導體模組之電容元件之連接關係。
如圖25所示，匯流排條板BSp、BSn、BSwa、BSwb之一邊h9、h10之長度Lx1大於與其交叉之一邊h11、h12的長度Lx2。又，電容元件Cs之一邊(第3邊)h5與匯流排條板BSp、BSn、BSwa、BSwb之一邊(第1邊、第4邊)h9之間之長度Lx3小於匯流排條板BSp、BSn、BSwa、BSwb之一邊h11、h12之長度Lx2。根據此種構成，如圖26所示，可縮短電容元件Cs之一對電極間之距離。即，由於可減小電容元件Cs之一對電極間之電阻，故可使半導體模組PM1之電路特性提高。
接著，圖27係顯示圖19之半導體模組之冷卻水之循環例的俯視圖，圖28係圖27之半導體模組之單位構造體之要部放大俯視圖。另，箭頭表示冷卻水之流通方向。
如圖27所示，自冷卻板CL1、CL2、CL3之一邊h3之給排水單元SDU注入之冷卻水通過複數個封裝體PK1、PK2沿著冷卻板CL1、CL2、CL3之長邊方向流通至另一邊h4之附近。接著，冷卻水於另一邊h4附近折返，再次通過複數個封裝體PK1、PK2返回至冷卻板CL1、CL2、CL3之一邊h3之給排水單元SDU。藉此，可將複數個封裝體PK1、PK2冷卻。尤其，於本實施形態1中，如圖28所示，以形成有電晶體Tr1、Tr2(參照圖10等)之晶片CT較形成有二極體Df(參照圖10等)之晶片CD先被冷卻之方式設定冷卻水之流通方式。藉此，由於可以更低溫度之冷卻水冷卻發熱溫度最高之晶片CT，故可使封裝體PK1、PK2之冷卻效率提高。
＜半導體模組(電子裝置)之製造方法例＞ ＜封裝體(半導體裝置)之製造方法例＞ 接著，對構成本實施形態1之半導體模組之封裝體PK1、PK2之製造方法例進行說明。圖29～圖32係顯示構成圖19之半導體模組之封裝體之製造步驟之流程的說明圖。另，於圖29～圖31中，隨附顯示各步驟之概要之俯視圖及剖視圖，於圖32中，隨附顯示各步驟之概要之俯視圖。又，如上所述，由於封裝體PK1、PK2之構造相同，故代表說明封裝體PK1之製造方法例。
首先，如圖29所示，將引線架LDF配置於組裝區域(步驟St1)。引線架LDF包含例如以銅為主成分之金屬，其形狀藉由例如蝕刻加工或壓製加工形成。該引線架LDF一體具有：複數個引線部LDa、懸吊引線部LDb、LDc、及阻攔條部LDd。又，於引線架LDF之晶片搭載區域，以懸吊於懸吊引線部LDb、LDc之狀態配置有金屬板ECP。另，圖29之引線架配置步驟之下層剖視圖為圖29之引線架配置步驟之上層俯視圖之VI-VI線的剖視圖。金屬板ECP為形成金屬電極EC之構件，且形成為厚於引線架LDF(複數個引線部LDa、懸吊引線部LDb、LDc及阻攔條部LDd)。形成於懸吊引線部LDc之貫通孔Lh2為用以使金屬板ECP不易自密封MB(參照圖11等)剝離的孔。
接著，將晶片CT、CD搭載於金屬板ECP上(步驟St2)。即，於金屬板ECB上對晶片CT、CD之各個搭載區域塗布糊狀之導電性接著層等，隨後將晶片CT、CD按壓於該各個搭載區域之導電性接著層，而將晶片CT、CD搭載於金屬板ECP上。另，圖29之晶片搭載步驟之下層剖視圖為圖29之晶片搭載步驟之上層俯視圖之VI-VI線的剖視圖。
晶片CT以使其集電極對向於金屬板ECP之狀態搭載。晶片CT之集電極與金屬板ECP電性連接。又，晶片CD以使其陰極電極對向於金屬板ECP之狀態搭載。晶片CD之陰極電極與金屬板ECP電性連接。另，作為導電性接著層，可列舉例如高熔點焊料。又，此處例示將金屬板ECP與引線架LDF一體連接之情形，但並非限定於此者。亦可採用例如於將晶片CT、CD搭載於單片化狀態之金屬板ECP後，將引線架LDF之懸吊引線部LDb、LDc與金屬板ECP連接的方法。
接著，如圖30所示，以導線BW電性連接引線架LF之引線部LDa與晶片CT之信號電極Sg(步驟St3)。導線BW包含例如以鋁為主成分之金屬，但並非限定於此者，亦可由例如以金或銅為主成分之金屬構成。另，圖30之導線接合步驟之下層剖視圖為圖30之導線接合步驟之上層俯視圖之VII-VII線的剖視圖。
接著，將間隔件SP1搭載於晶片CT上，將間隔件SP2搭載於晶片CD上(步驟St4)。即，對晶片CT之射極電極E上及晶片CD之陽極電極A上塗布糊狀之導電性接著層等後，將間隔件SP1、SP2按壓於該各處，而將間隔件SP1、SP2搭載於晶片CT、CD上。間隔件SP1、SP2包含例如以銅為主成分之金屬。間隔件SP1與晶片CT之射極電極E電性連接，間隔件SP2與晶片CD之陽極電極A電性連接。另，圖30之間隔件搭載步驟之下層剖視圖為圖30之間隔件搭載步驟之上層俯視圖之VII-VII線的剖視圖。
接著，如圖31所示，將金屬板EEP搭載於間隔件SP1、SP2上(步驟St5)。即，於間隔件SP1、SP2上塗布糊狀之導電性接著層等後，將金屬板EEP按壓於其之上，而將金屬板EEP搭載於間隔件SP1、SP2上。金屬板EEP為構成上述之金屬電極EE之構件，且包含例如以銅為主成分之金屬。於金屬板EEP中，於引線部LDa側之邊、及其相反側之邊形成有突出部。該等突出部包含相對較薄之金屬板，且於該兩者之一部分形成有貫通孔Lh3。該貫通孔Lh3為用以使金屬板EEP不易自密封MB(參照圖11等)剝離之孔。該金屬板EEP經由間隔件SP1與晶片CT之射極電極E(參照圖30等)電性連接，經由間隔件SP2與晶片CD之陽極電極A(參照圖30等)電性連接。藉此，晶片CT之射極電極E、與晶片CD之陽極電極A通過金屬板EEP而電性連接。另，圖31之金屬板搭載步驟之下層剖視圖為圖31之金屬板搭載步驟之上層俯視圖之VII-VII線的剖視圖。
接著，藉由轉移模塑法等以樹脂密封晶片CT、CD、間隔件SP1、SP2及導線BW等，將密封體MB成形(步驟St6)。即，於將引線架DLF之密封體成形部位收納於未圖示之成形模具(上模具及下模具)之腔室內之狀態，將樹脂壓入至成形模具之腔室內。構成密封體MB之樹脂例如以環氧系之熱硬化性樹脂為主成分，且包含二氧化矽等填充粒子。若於成形模具內加熱樹脂，樹脂之一部分硬化至某程度，則可自成形模具取出引線架LDF。接著，將引線架LDF自成形模具取出後，於加熱爐(烘焙爐)中進一步加熱而將樹脂設為實硬化狀態(熱硬化性樹脂之成分整體硬化之狀態)，即獲得密封體MB。隨後，藉由對密封體MB實施研削處理，使金屬板ECP、EEP之一部分自密封體MB之主面PSC、PSE露出。另，圖31之密封步驟之下層剖視圖為圖31之密封步驟之上層俯視圖之VII-VII線的剖視圖。
接著，於將標記等標註於密封體MB後，如圖32所示，對引線架LDF及金屬板ECP、EEP之露出表面實施鍍覆處理而形成金屬膜(鍍覆膜)(步驟St7)。此處，將引線架LDF浸於例如包含焊料材之電解液(鍍覆液)，而將引線架LDF作為陰極電極流通電流。藉此，於自密封體MB露出之金屬部分選擇性地形成金屬膜。該金屬膜具備於經由焊料等將封裝體PK1、PK2安裝於基板上時，使焊料之濡濕性提高之功能。
接著，切斷引線架LDF之一部分而自引線架LDF切離封裝體PK1(步驟St8)。此處，藉由適當地切斷封裝體PK1之引線部LDa、阻攔條部LDd、懸吊引線部LDb、LDc而自引線架LDF分離出封裝體PK1。引線部LDa成為封裝體PK1之外部端子LD。另，於該例中，顯示自1個引線架LDF取得1個封裝體PK1之情形，但基於使製造效率提高之觀點，亦可自1個引線架LDF取得複數個封裝體PK1。又，此處，與單片化同時切斷懸吊引線部LDb、LDc，但並非限定於此者。例如，亦可於單片化後之引線部LDa之成形步驟時，進行引線部LDa之成形或懸吊引線部LDb、LDc之切斷。
隨後，於對封裝體PK1實施烘焙處理後，實施外觀檢查或電氣試驗等，並將判定為合格者(良品)安裝於半導體模組PM1。或，於其他場所組裝半導體模組PM1之情形時，將良品之封裝體PK1作為製品出貨。
＜半導體模組(電子裝置)之組裝方法例＞ 接著，對本實施形態1之半導體模組之組裝步驟沿著圖33之流程參照圖34～圖43進行說明。圖33係顯示圖19之半導體模組之組裝流程的說明圖，圖34～圖36為圖19之半導體模組之組裝步驟中之要部剖視圖，圖37～圖43為圖36之組裝步驟後之半導體模組之組裝步驟中之俯視圖。另，於圖37～圖43中透視各種構件且對透過俯視時重疊之構件標註複數個符號。
首先，如圖34所示，於自封裝體PK1(PK2)之密封體MB之主面PSC、PSE露出之金屬電極EC、EE(EC、EE)，經由如焊料等之導電性接著層am1(am3)、am2(am4)接合匯流排條板BSp(BSwb)、BSwa(BSn)(步驟MSt1)。導電性接著層am1～am4之厚度為例如0.1 mm左右。
接著，如圖35所示，於匯流排條板BSp與冷卻板CL3各自之對向面、匯流排條板BSwa與冷卻板CL2各自之對向面、匯流排條板BSwb與冷卻板CL2各自之對向面、及匯流排條板BSn與冷卻板CL1各自之對向面印刷散熱油脂Gr(步驟MSt2)。散熱油脂Gr例如包含如矽酮油脂等散熱性較高之絕緣材料，且其厚度為例如0.15 mm左右。
接著，使絕緣板ip介隔於匯流排條板BSp與冷卻板CL3之間、匯流排條板BSwa與冷卻板CL2之間、匯流排條板BSwb與冷卻板CL2之間及匯流排條板BSn與冷卻板CL1之間。絕緣板ip包含例如高導熱陶瓷或絕緣薄膜，且其厚度為例如0.25 mm左右。
隨後，於該狀態下，如圖36之箭頭所示，將冷卻板CL3與冷卻板CL1壓向彼此接近之方向。藉此，以絕緣構件im1接合冷卻板CL3與匯流排條板BSp，以絕緣構件im2、im3接合冷卻板CL2與匯流排條板BSwa、BWwb，以絕緣構件im4接合冷卻板CL1與匯流排條板BSn(步驟MSt3)。作為該壓接方法，有例如藉由以螺絲緊固冷卻板CL1、CL3之間而加壓之方法或以另外準備之彈簧構件加壓之方法等。
隨後，如圖37所示，將給排水單元SDU及配管PP1等安裝於冷卻板CL1～CL3，而組裝模組本體(步驟MSt4)。
另一方面，與上述之模組本體之組裝步驟並行，組裝如上所述之驅動板DB或MCU板CB等之控制板。即，於設計各控制板(步驟BSt1)後，電性連接控制板彼此(步驟BSt2)。
接著，如圖38所示，將圖37所示之模組本體收納於如模組殼體MEn等之盒體內(步驟PSt1)。接著，圖39所示，將電容元件Cs收納於模組殼體MEn內，並實施各電容元件Cs之配線連接(步驟PSt2)。此處，例如通過插座等將電容元件Cs之一對電極與匯流排條板BSp、BSn電性連接。又，以螺栓等固定電容元件Cs。隨後，如圖40所示，設置電流感測器SS(步驟PSt3)。該電流感測器SS於後續之步驟中，通過插座等與引出部BSwd(參照圖19、圖22等)電性連接。
接著，如圖41所示，設置上述之控制板(驅動板DB及MCU板CB)(步驟PSt4)。此處，將封裝體PK1、PK2之外部端子LD插入至驅動板DB之通孔內並以焊料等接合。又，通過插座等將各種配線間電性連接。
接著，如圖42所示，設置成為封裝體PK1、PK2之UVW相配線之引出部BSwd。又，連接各種控制配線或電源配線(步驟PSt5)。隨後，如圖43所示，將給排水用之配管PP1與配管PP2通過插座等機械連接(步驟PSt6)。如此組裝半導體模組PM1。隨後，對半導體模組PM1實施外觀檢查或電氣試驗等之試驗，並將判定為合格者作為製品出貨。
(實施形態1之變化例) 接著，對實施形態1之變化例1之半導體模組(電子裝置)之構成例進行說明。圖44係實施形態1之變化例1之半導體模組之俯視圖，圖45係圖44之VIII-VIII線之剖視圖。又，圖46係圖44之IX-IX線之剖視圖，圖47係以圖45之虛線包圍之區域之放大剖視圖。又，圖48左邊係圖44之半導體模組之單位構造體之要部立體圖，圖48右邊係圖48左邊之半導體模組之單位構造體之要部分解立體圖。另，於圖44中，透視各種構件且對透過俯視時重疊之構件標註複數個符號。又，圖45中為了易於觀察圖式而省略封裝體PK1、PK2之密封體MB內部之圖示。
於本實施形態1之變化例1之半導體模組PM2中，如圖44～圖47所示，於半導體模組PM2之各單位構造體之主要部(具有封裝體PK1、PK2之部分)之寬度方向(沿著一邊h1之方向)之兩側設置有給排水單元SDU。即，冷卻構件CLM之給排水單元SDU以夾持半導體模組PM2之各單位構造體之主要部之方式配置。
又，如圖45及圖47所示，於半導體模組PM2之各單位構造體中，中層之冷卻板CL2被分割成2個。且，於被分割成2個之冷卻板CL2、CL2之間，設置有支持板(導體構件)SPP。該支持板SPP包含例如以銅為主成分之金屬板，且如圖48所示，於輸出端子用之匯流排條板BSwa、BSwb之對向面間，配置於其等之寬度方向(沿著一邊h1之方向)之中央，並接合於輸出端子用之匯流排條板BSwa、BSwb各自之對向面。即，支持板SPP之寬度方向(短方向)之兩端部以嵌入至與其對向之匯流排條板BSwa、BSwb之一面所形成之槽Gv內之狀態，與匯流排條板BSwa、BSwb接合(壓接：鉚合壓接等)。
藉此，輸出端子用之匯流排條板BSwa、BSwb彼此通過支持板SPP電性連接。因此，可較上述實施形態1之情形減小匯流排條板BSwa、BSwb間之電阻，即封裝體PK1之射極電極與封裝體PK2之集電極之間之電阻。因此，可使半導體模組PM2之電氣特性提高。另，於支持板SPP與冷卻板CL2之間介隔有絕緣構件(未圖示)，而將支持板SPP與冷卻板CL2電性絕緣。又，支持板SPP亦構成輸出端子用之匯流排條板BSwa、BSwb共用之引出部BSwd。
接著，圖49係圖44之X-X線之概略要部剖視圖。此處，顯示變化例1之半導體模組之電容元件之連接關係。
上述圖24中說明之構成大致相同。又，於本實施形態1之變化例1中，如上所述於匯流排條板BSwa、BSwb間設置有支持板SPP。藉此，如圖49所示，由於輸出端子用之匯流排條板BSwa、BSwb不於冷卻板CL2迂迴而通過支持板SPP電性連接，故可較上述實施形態1之情形縮短電容元件Cs之一對電極間之距離。即，由於進一步減小電容元件Cs之一對電極間之電阻，故可使半導體模組PM2之電路特性進一步提高。
接著，圖50係顯示圖44之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部放大俯視圖，圖51係顯示圖44之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部放大剖視圖。另，箭頭表示冷卻水之流通方向。
於該情形時，自夾持封裝體PK1、PK2之兩側之各給排水單元SDU注入之冷卻水流動至封裝體PK1、PK2之寬度方向中央(即，支持板SPP之配置位置)，於此處折返並返回至注入源之各給排水單元SDU。又，於該情形時，亦以形成有電晶體Tr1、Tr2之晶片CT較形成有二極體Df之晶片CD先冷卻之方式設定冷卻水之流通方式。藉此，與上述實施形態1同樣，可使封裝體PK1、PK2之冷卻效率提高。
除此以外之構成或效果與上述實施形態1相同。又，半導體模組PM2之製造方法亦與上述實施形態1大致相同。
(實施形態1之變化例2) 接著，對實施形態1之變化例2之半導體模組(電子裝置)之構成例進行說明。圖52係本實施形態1之變化例2之半導體模組之俯視圖，圖53係圖52之VIII-VIII線之剖視圖。又，圖54係圖52之XI-XI線之剖視圖，圖55係以圖53之虛線包圍之區域之放大剖視圖。又，圖56係圖52之X-X線之概略要部剖視圖。另，於圖52中，透視各種構件且對透過俯視時重疊之構件標註複數個符號。又，圖53中為了易於觀察圖式而省略封裝體PK1、PK2之密封體MB內部之圖示。又，圖56顯示變化例2之半導體模組之電容元件之連接關係。
如圖52及圖53所示，構成該變化例2之半導體模組PM3之冷卻構件CLM之構造與上述變化例1大致相同。又，冷卻水之循環例亦與上述變化例1相同。然而，於變化例2之半導體模組PM3中，支持板SPP未介隔於輸出端子用之匯流排條板BSwa、BSwb之間，且中層之冷卻板CL2未被分割成2個。
又，於該變化例2之半導體模組PM3中，如圖54所示，封裝體PK1、PK2之配置相對於上述實施形態1(參照圖22等)及變化例1(參照圖46等)之封裝體PK1、PK2之配置翻轉。即，封裝體PK1、PK2以使其金屬電極EE向上，金屬電極EC向下之狀態設置於冷卻板CL1～CL3之間。
上層之封裝體PK1之金屬電極EC自圖54之上方依序經由導電性接著層am1、P端子用之匯流排條板BSp及絕緣構件(第7絕緣體)im1與冷卻板(第6冷卻體)CL2以密接狀態接合。又，上層之封裝體PK1之金屬電極EE自圖54之下方依序經由導電性接著層am2、輸出端子用之匯流排條板BSwa及絕緣構件(第9絕緣體)im2與冷卻板(第7冷卻體)CL3以密接狀態接合。
另一方面，下層之封裝體PK2之金屬電極EC自圖54之上方依序經由導電性接著層am3、輸出端子用之匯流排條板BSwb及絕緣構件(第10絕緣體)im3與冷卻板(第8冷卻體)CL1以密接狀態接合。又，下層之封裝體PK2之金屬電極EE自圖54之下方依序經由導電性接著層am4、N端子用之匯流排條板BSn及絕緣構件(第8絕緣體)im4與冷卻板(第6冷卻體)CL2以密接狀態接合。
於該變化例2之半導體模組PM3中，將P端子用之匯流排條板BSp、與N端子用之匯流排條板BSn夾著中層冷卻板CL2配置於封裝體PK1、PK2之間。且，如圖56所示，將P端子用之匯流排條板BSp之引出部BSpa、與N端子用之匯流排條板BSn之引出部BSna以使於其各者流通之電流Iss、Idd之方向為相反方向，且彼此相鄰對向之狀態配置。即，於變化例2之半導體模組PM3中，由於可使P端子用之匯流排條板BSp之引出部BSpa、與N端子用之匯流排條板BSn之引出部BSna之相鄰間距小於上述實施形態1(及其變化例1)，故可減小寄生電感。因此，可使半導體模組PM3之電路特性進一步提高。
除此以外之構成或效果與上述實施形態1相同。又，半導體模組PM3之製造方法亦與上述實施形態1大致相同。
(實施形態2) 接著，對本實施形態2之半導體模組(電子裝置)之構成例進行說明。圖57係本實施形態2之半導體模組之單位構造體之俯視圖，圖58係圖57之半導體模組之單位構造體之透過俯視圖，圖59係圖58之半導體模組之要部放大俯視圖，圖60係圖59之半導體模組之概略立體圖。又，圖61係將構成圖57之半導體模組之封裝體與輸出端子用之匯流排條板拔出而顯示的要部俯視圖，圖62係將構成圖57之半導體模組之封裝體與上層側之冷卻板拔出而顯示的要部俯視圖。再者，圖63係圖57及圖58之XII-XII線之剖視圖，圖64係圖57及圖58之XII-XII線之概略要部剖視圖。另，於圖64中，顯示圖57之半導體模組之電容元件之連接關係。
如圖58～圖61所示，於本實施形態2之半導體模組PM4中，封裝體PK1、PK2排列搭載於共用之輸出端子用之匯流排條板BSw上。且，如圖63所示，封裝體PK1、PK2以夾於冷卻板CL1、CL2間之狀態設置。然而，於本實施形態2中，使封裝體PK1、PK2之配置彼此反向。即，封裝體PK1以其金屬電極EC向上，金屬電極EE向下之狀態設置於冷卻板CL1、CL2之間，相反，封裝體PK2以其金屬電極EE向上，金屬電極EC向下之狀態設置於冷卻板CL1、CL2之間。
封裝體PK1之金屬電極EC自圖63之下方依序經由導電性接著層am1、P端子用之匯流排條板BSp及絕緣構件(第12絕緣體)im1與冷卻板(第10冷卻體)CL2以密接狀態接合。又，封裝體PK1之金屬電極EE自圖63之上方依序經由導電性接著層am2、輸出端子用之匯流排條板BSw及絕緣構件(第11絕緣體)im2與冷卻板(第9冷卻體)CL1以密接狀態接合。
另一方面，封裝體PK2之金屬電極EC自圖63之上方依序經由導電性接著層am3、輸出端子用之匯流排條板BSw及絕緣構件(第11絕緣體)im2與冷卻板(第9冷卻體)CL1以密接狀態接合。藉此，通過輸出端子用之匯流排條板BSw將封裝體PK1之射極用金屬電極EE、與封裝體PK2之集極用金屬電極EC電性連接。又，封裝體PK2之金屬電極EE自圖63之下方依序經由導電性接著層am4、N端子用之匯流排條板BSn及絕緣構件(第13絕緣體)im4與冷卻板(第11冷卻體)CL2以密接狀態接合。
輸出端子用之匯流排條板BSw包含例如以銅為主成分之金屬板，且如圖61所示，一體具有晶片焊墊部BSwp、與引出部BSwd。該匯流排條板BSw之晶片焊墊部BSwp具有：供連接封裝體PK1之金屬電極EE與封裝體PK2之金屬電極EC之共用面(第17面)、及其相反側之面(第18面)。該相反側之面(第18面)如上所述經由絕緣構件im2與冷卻板CL1連接。又，晶片焊墊部BSwp具有：一邊(第1邊、第4邊)h13、其相反側之一邊(第2邊)h14、及以與其等交叉之方式位於一邊間之2條一邊(第5邊)h15、h16。
該匯流排條板BSw之晶片焊墊部BSwp之平面面積大於2個封裝體PK1、PK2之平面面積之合計。即，晶片焊墊部BSwp之平面面積大於2個封裝體PK1、PK2之金屬電極EE、EC之平面面積之合計。且，晶片焊墊部BSwp以俯視時將2個封裝體PK1、PK2之金屬電極EE、EC包括在內之方式配置。又，P端子用之匯流排條板BSp及N端子用之匯流排條板BSn與封裝體PK1、PK2(金屬電極EC、EE)之面積之大小關係或配置關係與上述實施形態1(變化例1、2)相同。因此，於本實施形態2之情形時，亦與上述實施形態1同樣，由於可使封裝體PK1、PK2之散熱性提高，故可使半導體模組PM4之可靠性(性能)提高。
又，P端子用之匯流排條板BSp、N端子用之匯流排條板BSn及輸出端子用之匯流排條板BSw與冷卻板CL1、CL2之面積之大小關係或配置關係亦與上述實施形態1相同。因此，不會招致半導體模組PM4之大型化，且可使封裝體PK1、PK2之散熱性提高。
又，於本實施形態2中，如圖57～圖60及圖63所示，P端子用之匯流排條板BSp及N端子用之匯流排條板BSn之引出部BSpa、BSna配置於相鄰之一對封裝體PK1、PK2間。且，如圖64所示，引出部BSpa、BSna以使於其各者流通之電流Iss、Idd之方向為相反方向，且彼此相鄰對向之狀態，於封裝體PK1、PK2之厚度方向(與封裝體PK1、PK2之安裝面交叉之方向)延伸。即，於本實施形態2之半導體模組PM4中，由於可使P端子用之匯流排條板BSp之引出部BSpa、與N端子用之匯流排條板BSn之引出部BSna之相鄰間距小於上述實施形態1(及其變化例1)，故可減小寄生電感。因此，可使半導體模組PM4之電路特性進一步提高。
又，於本實施形態2中，如圖57、圖63及圖64所示，於冷卻板CL2之上方(即，P端子用之引出部BSpa、與N端子用之引出部BSna之延伸處)配置有電容元件Cs。P端子用之匯流排條板BSp之引出部BSpa與電容元件Cs之一電極電性連接，N端子用之匯流排條板BSn之引出部BSna與電容元件Cs之另一電極電性連接。且，將該P端子用之匯流排條板BSp及N端子用之匯流排條板BSn配置於電容元件Cs、與輸出端子用之匯流排條板BSw之間。藉此，可縮短匯流排條板BSp、BSn與電容元件Cs之距離，可減小電路上之電阻，因而可使半導體模組PM4之電路特性進一步提高。且，可藉由使電容元件Cs於俯視時與封裝體PK1、PK2及冷卻板CL2重疊，而使半導體模組PM4之平面面積小於上述實施形態1之半導體模組PM1。另，如圖57、圖58、圖63及圖64所示，於引出部BSpa、BSna之間介隔有絕緣片iS，而確保引出部BSpa、BSna彼此(即，匯流排條板BSp、BSn彼此)之電性絕緣狀態。
又，圖65係顯示圖57之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部俯視圖。另，箭頭表示冷卻水之流通方向。
於本實施形態2中，於封裝體PK1、PK2排列之方向之兩端設置有給排水單元SDU、SDU。自各給排水單元SDU、SDU注入之冷卻水流向相鄰之封裝體PK1、PK2之間，因此，於引出部BSwd之方向流通。於該情形時，亦以形成有電晶體Tr1、Tr2之晶片CT較形成有二極體Df之晶片CD先冷卻之方式設定冷卻水之流通方式。藉此，與上述實施形態1同樣，可使封裝體PK1、PK2之冷卻效率提高。
除此以外之構成(然而於本實施形態2中除去圖25中說明之構成)或效果與上述實施形態1相同。又，半導體模組PM4之製造方法亦與上述實施形態1大致相同。
(實施形態2之變化例1) 接著，對本實施形態2之變化例1之半導體模組(電子裝置)之構成例進行說明。圖66係本實施形態2之變化例1之半導體模組之單位構造體之俯視圖，圖67係圖66之半導體模組之要部立體圖。又，圖68係將構成圖66之半導體模組之封裝體與輸出端子用之匯流排條板拔出而顯示的要部俯視圖，圖69係將構成圖66之半導體模組之封裝體與P端子用之匯流排條板及N端子用之匯流排條板拔出而顯示的要部俯視圖。再者，圖70係圖66之XII-XII線之剖視圖，圖71係圖66之半導體模組之概略要部立體圖。另，於圖71中顯示圖66之半導體模組之電容元件之連接關係。
於本實施形態2之變化例1之半導體模組PM5中，匯流排條板BSp、BSn、BSw之構造、與冷卻板CL2之構造與上述實施形態2不同。即，如圖66、圖67及圖71所示，將P端子用之匯流排條板BSp及N端子用之匯流排條板BSn之引出部BSpa、BSna朝與輸出端子用之匯流排條板BSw之引出部BSwd相同之方向引出。此處，如圖67所示，將P端子用之匯流排條板BSp及N端子用之匯流排條板BSn之引出部BSpa、BSna以彼此對向鄰接之狀態朝輸出端子用之匯流排條板BSw側彎曲。如圖67及圖68所示，於輸出端子用之匯流排條板BSw之一邊h13之中央(引出部BSpa、BSna彎曲之位置)形成有凹部Re。P端子及N端子用之匯流排條板BSp、BSn之引出部BSpa、BSna進入至輸出端子用之匯流排條板BSw之凹部Re內，而使引出部BSpa、BSna不與匯流排條板BSw接觸。另，如圖70所示，於匯流排條板BSp、BSn之引出部BSpa、BSna(參照圖71等)之間介隔有絕緣片iS，而確保引出部BSpa、BSna彼此(即，匯流排條板BSp、BSn彼此)之電性絕緣狀態。
又，於半導體模組PM5中，由於未將引出部BSpa、BSna引出至匯流排條板BSp、BSn之上方，故匯流排條板BSp、BSn上之冷卻板CL2未被分割，而以覆蓋2個封裝體PK1、PK2之方式形成。因此，可較上述實施形態2之情形減少零件件數(冷卻板)，因而可減少製造成本。另，該情形之冷卻水之循環例與上述實施形態1相同。
又，於該半導體模組PM5之情形時，如圖71所示，亦將匯流排條板BSp、BSn之引出部BSpa、BSna配置於相鄰之一對封裝體PK1、PK2間。且，引出部BSpa、BSna以使於其各者流通之電流Iss、Idd之方向為相反方向，且彼此相鄰對向之狀態，於與輸出端子用之匯流排條板BSw之引出部BSwd相同之方向延伸。即，於半導體模組PM5之情形時，由於亦可使匯流排條板BSp、BSn之引出部BSpa、BSna之相鄰間距小於上述實施形態1(及其變化例1)，故可減小寄生電感。因此，可使半導體模組PM5之電路特性進一步提高。
除此以外之構成及效果與上述實施形態2相同。又，半導體模組PM5之製造方法亦與上述實施形態1大致相同。
以上，已基於實施形態具體地說明由本發明者完成之發明，但本發明並非限定於上述實施形態者，當然，於不脫離其主旨之範圍內可有各種變更。
[附記1] 一種電子裝置，其具備： 第1密封體，其將第1半導體晶片、第1金屬板、及第2金屬板以使第2面及第4面露出之狀態密封，且該第1半導體晶片具有第1功率電晶體、上述第1功率電晶體之第1電極、上述第1功率電晶體之第2電極及上述第1電晶體之第1控制電極，該第1金屬板具有與上述第1半導體晶片之上述第1電極對向且電性連接之第1面、及上述第1面相反側之第2面，該第2金屬板具有與上述第1半導體晶片之上述第2電極對向且電性連接之第3面、及上述第3面相反側之第4面； 第2密封體，其將第2半導體晶片、第3金屬板、及第4金屬板以使第6面及第8面露出之狀態密封，且該第2半導體晶片具有第2功率電晶體、上述第2功率電晶體之第3電極、上述第2功率電晶體之第4電極及上述第2功率電晶體之第2控制電極，該第3金屬板具有與上述第2半導體晶片之上述第3電極對向且電性連接之第5面、及上述第5面相反側之第6面，該第4金屬板具有與上述第2半導體晶片之上述第4電極對向且電性連接之第7面、及上述第7面相反側之第8面； 第1端子，其具有經由第1導體層電性連接於上述第1金屬板之上述第2面之第9面、與上述第9面相反側之第10面； 第2端子，其具有經由第2導體層電性連接於上述第4金屬板之上述第8面之第11面、與上述第11面相反側之第12面；及 輸出端子，其經由第3導體層電性連接於上述第2金屬板之上述第4面及上述第3金屬板之上述第6面；且 上述第1端子之俯視面積大於上述第1金屬板之俯視面積； 上述第2端子之俯視面積大於上述第4金屬板之俯視面積； 上述輸出端子之俯視面積大於上述第2金屬板之俯視面積或上述第3金屬板之俯視面積； 上述輸出端子具備第1輸出端子、與以俯視時與上述第1輸出端子重疊之方式配置且與上述第1輸出端子電性連接之第2輸出端子； 上述第1輸出端子具有與上述第2金屬板之上述第4面對向且電性連接之第13面、與上述第13面相反側之第14面； 上述第2輸出端子具有與上述第3金屬板之上述第6面對向且電性連接之第15面、與上述第15面相反側之第16面； 上述第1輸出端子之上述第14面經由第9絕緣體與第7冷卻體連接； 上述第2輸出端子之上述第16面經由第10絕緣體與第8冷卻體連接。
[附記2] 一種電子裝置之製造方法，其具有以下步驟： (a)將具有第1主面、第2主面之第1半導體晶片之上述第1主面朝向具有第1面及上述第1面相反側之第2面之第1金屬板之上述第1面地將上述第1半導體晶片搭載於上述第1金屬板上，並將上述第1電極電性連接於上述第1金屬板，且該第1主面形成有第1功率電晶體、上述第1功率電晶體之第1電極，該第2主面為上述第1主面之相反側且形成有上述第1功率電晶體之第2電極； (b)將具有第3面及上述第3面相反側之第4面之第2金屬板之上述第3面朝向上述第1半導體晶片之上述第2主面地將上述第2金屬板與上述第2電極電性連接； (c)於使上述第2面及上述第4面露出之狀態，將上述第1半導體晶片、上述第1金屬板及上述第2金屬板密封； (d)將具有第3主面、第4主面之第2半導體晶片之上述第1主面朝向具有第5面及上述第5面相反側之第6面之第3金屬板之上述第5面地將上述第2半導體晶片搭載於上述第3金屬板上，並將上述第3電極電性連接於上述第3金屬板，且該第3主面形成有第2功率電晶體、上述第2功率電晶體之第3電極，該第4主面為上述第3主面之相反側且形成有上述第2功率電晶體之第4電極； (e)將具有第7面及上述第7面相反側之第8面之第4金屬板之上述第7面朝向上述第2半導體晶片之上述第4主面地將上述第4金屬板與上述第4電極電性連接； (f)於使上述第6面及上述第8面露出之狀態，將上述第2半導體晶片、上述第3金屬板及上述第4金屬板密封； (g)於上述(c)步驟後之上述第1金屬板之上述第2面經由第1導體層連接面積大於上述第2面之第1端子； (h)於上述(f)步驟後之上述第4金屬板之上述第8面經由第2導體層連接面積大於上述第8面之第2端子； (i)於上述(c)步驟後之上述第2金屬板之上述第4面經由第3導體層連接面積大於上述第4面之輸出端子；及 (j)於上述(f)步驟後之上述第3金屬板之上述第6面經由第3導體層連接上述面積大於上述第6面之輸出端子。
[附記3] 如附記2記載之電子裝置之製造方法，其中 上述第1端子以俯視時將上述第1金屬板包括在內之方式配置； 上述第2端子以俯視時將上述第4金屬板包括在內之方式配置；且 上述輸出端子以俯視時將上述第2金屬板及上述第3金屬板包括在內之方式配置。
[附記4] 如附記2記載之電子裝置之製造方法，其中具有以下步驟： (k)將上述第1端子經由第1絕緣體與第1冷卻體接合； (l)將上述第2端子經由第2絕緣體與第2冷卻體接合；及 (m)將上述輸出端子經由第3絕緣體與第3冷卻體接合。
A‧‧‧陽極電極
am‧‧‧導電性接著層(導電性構件、連接構件、接合材)
am1～am4‧‧‧導電性接著層(導電性構件、連接構件、接合材)
Bm‧‧‧底層金屬膜
BSn‧‧‧匯流排條板(N端子)
BSna‧‧‧引出部
BSp‧‧‧匯流排條板(P端子)
BSpa‧‧‧引出部
BSt1‧‧‧步驟
BSt2‧‧‧步驟
BSw‧‧‧匯流排條板(輸出端子)
BSwa‧‧‧匯流排條板(輸出端子)
BSwb‧‧‧匯流排條板(輸出端子)
BSwd‧‧‧引出部
BSwe‧‧‧連接金屬件(連接構件)
BSwp‧‧‧晶片焊墊部(晶片搭載區域)
BW‧‧‧接合導線
BW0‧‧‧接合導線
C‧‧‧集電極
cam1～cam6‧‧‧導電性接著層
CB‧‧‧MCU板
CD‧‧‧半導體晶片
CD0‧‧‧半導體晶片
Ch‧‧‧貫通孔
CL0‧‧‧冷卻板
CL1～CL3‧‧‧冷卻板(散熱板)
CLM‧‧‧冷卻構件(散熱片、散熱構件)
CLp‧‧‧冷卻管
CNT‧‧‧控制電路
Cs‧‧‧電容元件
CSA‧‧‧主面
CSC‧‧‧主面
CSE‧‧‧主面
CSK‧‧‧主面
CSn‧‧‧插座
CSp‧‧‧插座
CT‧‧‧半導體晶片(高端開關用半導體晶片、第1半導體晶片、第1IGBT晶片、低端開關用半導體晶片、第2半導體晶片、第2IGBT晶片)
CT0‧‧‧半導體晶片
DB‧‧‧驅動板
DB0‧‧‧驅動板
Df1‧‧‧二極體
Df2‧‧‧二極體
E‧‧‧射極電極
EC‧‧‧金屬電極(金屬板)
EC0‧‧‧金屬電極
ECP‧‧‧金屬板
EE‧‧‧金屬電極(金屬板)
EE0‧‧‧金屬電極
EEP‧‧‧金屬板
FF‧‧‧固定架
G‧‧‧閘極電極
GC‧‧‧閘極驅動電路
Gr‧‧‧散熱油脂
Gv‧‧‧槽
H‧‧‧開口部
h1～h16‧‧‧一邊
HT‧‧‧端子
Idd‧‧‧電流
iF1‧‧‧絕緣膜
iG‧‧‧閘極絕緣膜
im‧‧‧絕緣構件(絕緣體、絕緣材)
im1～im4‧‧‧絕緣構件(絕緣體、絕緣材)
ip‧‧‧絕緣板(絕緣體、絕緣材)
iS‧‧‧絕緣片(絕緣體、絕緣材)
Iss‧‧‧電流
K‧‧‧陰極電極
LD‧‧‧外部端子
LD0‧‧‧外部端子
LDa‧‧‧引線部
LDb‧‧‧懸吊引線部
LDc‧‧‧懸吊引線部
LDd‧‧‧阻攔條部
LDF‧‧‧引線架
LG1～LG3‧‧‧支路
Lh‧‧‧貫通孔
Lh2‧‧‧貫通孔
Lh3‧‧‧貫通孔
LT‧‧‧端子
Lx1～Lx3‧‧‧長度
MB‧‧‧密封體(MCP)
MB0‧‧‧密封體
MEn‧‧‧模組殼體
MSt1～MSt4‧‧‧步驟
MT‧‧‧馬達
NR1‧‧‧n+型半導體區域
NR2‧‧‧n-型半導體區域
NR3‧‧‧n+型半導體區域
NR4‧‧‧n-型半導體區域
PC‧‧‧金屬板
PE‧‧‧金屬板
PK‧‧‧封裝體(半導體裝置)
PK0‧‧‧封裝體
PK1‧‧‧封裝體(第1半導體裝置)
PK2‧‧‧封裝體(第2半導體裝置)
PM1～PM5‧‧‧半導體模組(電子裝置、功率模組)
PMS‧‧‧馬達驅動系統
PP1‧‧‧配管
PP2‧‧‧配管
PR1‧‧‧p+型半導體區域
PR2‧‧‧p型半導體區域
PR3‧‧‧p型半導體區域
PR4‧‧‧p-型半導體區域
PSC‧‧‧主面
PSE‧‧‧主面
PSt1～PSt6‧‧‧步驟
PW1‧‧‧三相反相器電路部
PW2‧‧‧控制部
PWC‧‧‧馬達驅動電路
Re‧‧‧凹部
RT‧‧‧轉子
SBD‧‧‧半導體基板
SBT‧‧‧半導體基板
SDU‧‧‧給排水單元
Sg‧‧‧信號電極
SP1‧‧‧間隔件
SP2‧‧‧間隔件
SPP‧‧‧支持板
SS‧‧‧電流感測器
St1～St8‧‧‧步驟
T‧‧‧槽
Tc‧‧‧集極端子
Te‧‧‧射極端子
Tg‧‧‧閘極端子
Tr1‧‧‧電晶體
Tr2‧‧‧電晶體
TW‧‧‧輸出端子
UL‧‧‧線圈
UTE‧‧‧端子
VL‧‧‧線圈
VTE‧‧‧端子
W0‧‧‧配線
WL‧‧‧線圈
WTE‧‧‧端子
I-I‧‧‧線
II-II‧‧‧線
III-III‧‧‧線
IV-IV‧‧‧線
IX-IX‧‧‧線
X-X‧‧‧線
XI-XI‧‧‧線
XII-XII‧‧‧線
V-V‧‧‧線
VI-VI‧‧‧線
VII-VII‧‧‧線
VIII-VIII‧‧‧線
圖1左邊係收納構成本發明者研究之三相反相器電路之功率電晶體之封裝體的俯視圖，右邊係圖1左邊之封裝體之相反面之俯視圖。 圖2係圖1之封裝體之透過俯視圖。 圖3係圖1之I-I線之剖視圖。 圖4係以圖1～圖3之封裝體構成之半導體模組之散熱構造例的剖視圖。 圖5係一實施形態之封裝體之透過俯視圖。 圖6係圖5之II-II線之概略剖視圖。 圖7左邊係發明者研究之散熱構造之散熱狀態之說明圖，右邊係圖7左邊之散熱構造之熱分佈的圖。 圖8左邊係圖6之散熱構造之散熱狀態之說明圖，右邊係圖8左邊之散熱構造之熱分佈的圖。 圖9係具有實施形態1之半導體模組之馬達驅動系統之要部電路圖。 圖10係構成圖9之馬達驅動系統之三相反相器電路之半橋式電路的電路圖。 圖11左邊係實施形態1之封裝體之俯視圖，右邊係圖11左邊之封裝體之相反面的俯視圖。 圖12係圖11之封裝體之透過俯視圖。 圖13係圖11左邊之III-III線之剖視圖。 圖14係以圖13之虛線包圍之區域之放大剖視圖。 圖15左邊係形成有電晶體之半導體晶片之主面之俯視圖，右邊係圖15左邊之半導體晶片之主面之相反側之主面的俯視圖。 圖16係圖15之半導體晶片之要部剖視圖。 圖17左邊係形成有二極體之半導體晶片之主面之俯視圖，右邊係圖17左邊之半導體晶片之主面之相反側之主面的俯視圖。 圖18係圖17之半導體晶片之要部剖視圖。 圖19係實施形態1之半導體模組之俯視圖。 圖20係圖19之IV-IV線之剖視圖。 圖21係構成圖19之半導體模組之電容元件之前視圖。 圖22係圖19之V-V線之剖視圖。 圖23係以圖20之虛線包圍之區域之放大剖視圖。 圖24左右係圖19之半導體模組之單位構造體之要部俯視圖。 圖25係圖19之半導體模組之單位構造體之要部放大俯視圖。 圖26係圖19之V-V線之概略要部剖視圖。 圖27係顯示圖19之半導體模組之冷卻水之循環例的俯視圖。 圖28係圖27之半導體模組之單位構造體之要部放大俯視圖。 圖29係顯示構成圖19之半導體模組之封裝體之製造步驟之流程的說明圖。 圖30係顯示圖29之步驟後之封裝體製造步驟之流程的說明圖。 圖31係顯示圖30之步驟後之封裝體製造步驟之流程的說明圖。 圖32係顯示圖31之步驟後之封裝體製造步驟之流程的說明圖。 圖33係顯示圖19之半導體模組之組裝流程的說明圖。 圖34係圖19之半導體模組之組裝步驟中之要部剖視圖。 圖35係圖34之步驟後之半導體模組之組裝步驟中的要部剖視圖。 圖36係圖35之步驟後之半導體模組之組裝步驟中的要部剖視圖。 圖37係圖36之步驟後之半導體模組之組裝步驟中之俯視圖。 圖38係圖37之步驟後之半導體模組之組裝步驟中之俯視圖。 圖39係圖38之步驟後之半導體模組之組裝步驟中之俯視圖。 圖40係圖39之步驟後之半導體模組之組裝步驟中之俯視圖。 圖41係圖40之步驟後之半導體模組之組裝步驟中之俯視圖。 圖42係圖41之步驟後之半導體模組之組裝步驟中之俯視圖。 圖43係圖42之步驟後之半導體模組之組裝步驟中之俯視圖。 圖44係實施形態1之變化例1之半導體模組之俯視圖。 圖45係圖44之VIII-VIII線之剖視圖。 圖46係圖44之IX-IX線之剖視圖。 圖47係以圖45之虛線包圍之區域之放大剖視圖。 圖48左邊係圖44之半導體模組之單位構造體之要部立體圖，右邊係圖48左邊之半導體模組之單位構造體之要部分解立體圖。 圖49係圖44之X-X線之概略要部剖視圖。 圖50係顯示圖44之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部放大俯視圖。 圖51係顯示圖44之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部放大剖視圖。 圖52係實施形態1之變化例2之半導體模組之俯視圖。 圖53係圖52之VIII-VIII線之剖視圖。 圖54係圖52之XI-XI線之剖視圖。 圖55係以圖53之虛線包圍之區域之放大剖視圖。 圖56係圖52之X-X線之概略要部剖視圖。 圖57係實施形態2之半導體模組之單位構造體之俯視圖。 圖58係圖57之半導體模組之單位構造體之透過俯視圖。 圖59係圖58之半導體模組之要部放大俯視圖。 圖60係圖59之半導體模組之概略立體圖。 圖61係將構成圖57之半導體模組之封裝體與輸出端子用之匯流排條板拔出而顯示的要部俯視圖。 圖62係將構成圖57之半導體模組之封裝體與上層側之冷卻板拔出而顯示的要部俯視圖。 圖63係圖57及圖58之XII-XII線之剖視圖。 圖64係圖57及圖58之XII-XII線之概略要部剖視圖。 圖65係顯示圖57之半導體模組之冷卻水之循環例的半導體模組之單位構造體之要部俯視圖。 圖66係實施形態2之變化例1之半導體模組之單位構造體之俯視圖。 圖67係圖66之半導體模組之要部立體圖。 圖68係將構成圖66之半導體模組之封裝體與輸出端子用之匯流排條板拔出而顯示的要部俯視圖。 圖69係將構成圖66之半導體模組之封裝體與P端子用之匯流排條板及N端子用之匯流排條板拔出而顯示的要部俯視圖。 圖70係圖66之XII-XII線之剖視圖。 圖71係圖66之半導體模組之概略要部立體圖。

Claims (20)

  1. 一種電子裝置，其具備： 第1密封體，其將具有第1功率電晶體、上述第1功率電晶體之第1電極、上述第1功率電晶體之第2電極及上述第1電晶體之第1控制電極的第1半導體晶片、具有與上述第1半導體晶片之上述第1電極對向且電性連接之第1面及上述第1面相反側之第2面的第1金屬板、及具有與上述第1半導體晶片之上述第2電極對向且電性連接之第3面及上述第3面相反側之第4面的第2金屬板，以使上述第2面及上述第4面露出之狀態密封； 第2密封體，其將具有第2功率電晶體、上述第2功率電晶體之第3電極、上述第2功率電晶體之第4電極及上述第2功率電晶體之第2控制電極的第2半導體晶片、具有與上述第2半導體晶片之上述第3電極對向且電性連接之第5面及上述第5面相反側之第6面的第3金屬板、及具有與上述第2半導體晶片之上述第4電極對向且電性連接之第7面及上述第7面相反側之第8面的第4金屬板，以使上述第6面及上述第8面露出之狀態密封； 第1端子，其具有經由第1導體層電性連接於上述第1金屬板之上述第2面之第9面及上述第9面相反側之第10面； 第2端子，其具有經由第2導體層電性連接於上述第4金屬板之上述第8面之第11面及上述第11面相反側之第12面；及 輸出端子，其經由第3導體層電性連接於上述第2金屬板之上述第4面及上述第3金屬板之第6面；且 上述第1端子之俯視面積大於上述第1金屬板之俯視面積； 上述第2端子之俯視面積大於上述第4金屬板之俯視面積； 上述輸出端子之俯視面積大於上述第2金屬板之俯視面積或上述第3金屬板之俯視面積。
  2. 如請求項1之電子裝置，其中 上述第1端子於俯視時將上述第1功率電晶體之配置區域包括在內； 上述第2端子於俯視時將上述第2功率電晶體之配置區域包括在內；且 上述輸出端子於俯視時將上述第1功率電晶體之配置區域及上述第2功率電晶體之配置區域包括在內。
  3. 如請求項2之電子裝置，其中 上述第1端子於俯視時將上述第1金屬板包括在內； 上述第2端子於俯視時將上述第4金屬板包括在內；且 上述輸出端子於俯視時將上述第2金屬板及上述第3金屬板包括在內。
  4. 如請求項2之電子裝置，其中 上述第1端子於俯視時將上述第1密封體包括在內； 上述第2端子於俯視時將上述第2密封體包括在內；且 上述輸出端子於俯視時將上述第1密封體及上述第2密封體包括在內。
  5. 如請求項1之電子裝置，其中 上述第1端子之上述第10面經由第1絕緣體與第1冷卻體連接；且 上述第2端子之上述第12面經由第2絕緣體與第2冷卻體連接。
  6. 如請求項5之電子裝置，其中 上述第1冷卻體於俯視時將上述第1端子包括在內；且 上述第2冷卻體於俯視時將上述第2端子包括在內。
  7. 如請求項1之電子裝置，其中 上述輸出端子具有： 與上述第2金屬板之上述第4面對向且電性連接之第13面； 上述第13面相反側之第14面； 與上述第3金屬板之上述第6面對向且電性連接之第15面；及 上述第15面相反側之第16面；且 上述第14面與上述第16面對向； 於上述第14面與上述第16面之間配置有第3冷卻體； 上述第14面經由第3絕緣體與上述第3冷卻體連接； 上述第16面經由第4絕緣體與上述第3冷卻體連接。
  8. 如請求項7之電子裝置，其中 上述第1端子之上述第10面經由第5絕緣體與第4冷卻體連接；且 上述第2端子之上述第12面經由第6絕緣體與第5冷卻體連接。
  9. 如請求項7之電子裝置，其中 於上述輸出端子之上述第14面與上述第16面之間，設置有接合於上述第14面及上述第16面之導體構件。
  10. 如請求項1之電子裝置，其中 以上述第1端子之上述第10面與上述第2端子之上述第12面對向之方式配置； 於上述第1端子之上述第10面與上述第2端子之上述第12面之間配置第6冷卻體； 上述第1端子之上述第10面經由第7絕緣體與上述第6冷卻體連接；且 上述第2端子之上述第12面經由第8絕緣體與上述第6冷卻體連接。
  11. 如請求項10之電子裝置，其中 上述輸出端子具有： 與上述第2金屬板之上述第4面對向且電性連接之第13面； 上述第13面相反側之第14面； 與上述第3金屬板之上述第6面對向且電性連接之第15面；及 上述第15面相反側之第16面；且 上述輸出端子之上述第14面經由第9絕緣體與第7冷卻體連接； 上述輸出端子之上述第16面經由第10絕緣體與第8冷卻體連接。
  12. 如請求項1之電子裝置，其中 上述輸出端子具有： 與上述第2金屬板之上述第4面及上述第3金屬板之上述第6面對向且電性連接之第17面；及 上述第17面相反側之第18面；且 上述第18面經由第11絕緣體與第9冷卻體連接。
  13. 如請求項12之電子裝置，其中 上述第1端子之引出部及上述第2端子之引出部配置於上述第1密封體及上述第2密封體之間，且於遠離上述輸出端子之上述第17面之方向延伸；且 電性連接於上述第1端子與上述第2端子之間之電容元件配置於上述第1端子之引出部及上述第2端子之引出部之延伸處。
  14. 如請求項13之電子裝置，其中 上述第1端子之上述第10面經由第12絕緣體與第10冷卻體連接；且 上述第2端子之上述第12面經由第13絕緣體與第11冷卻體連接。
  15. 如請求項12之電子裝置，其中 上述第1端子之引出部及上述第2端子之引出部配置於上述第1密封體及上述第2密封體之間，且沿著上述輸出端子之上述第17面延伸；且 上述第1端子之上述第10面及上述第2端子之上述第12面經由共用之絕緣體與共用之冷卻體連接。
  16. 如請求項1之電子裝置，其中 將上述第1端子之引出部與上述第2端子之引出部配置於上述第1密封體與上述第2密封體之間。
  17. 如請求項1之電子裝置，其中 上述第1密封體以使局部露出之狀態具備電性連接於上述第1控制電極之第1控制端子； 上述第2密封體以使局部露出之狀態具備電性連接於上述第2控制電極之第2控制端子； 上述輸出端子具有第1邊、與上述第1邊相反側之第2邊； 上述第1控制端子及上述第2控制端子配置於上述第2邊側；且 上述輸出端子之引出部配置於上述第1邊側。
  18. 如請求項1之電子裝置，其中 上述第1密封體以使局部露出之狀態具備電性連接於上述第1控制電極之第1控制端子； 上述第2密封體以使局部露出之狀態具備電性連接於上述第2控制電極之第2控制端子； 上述輸出端子具有第1邊、與上述第1邊相反側之第2邊； 上述第1控制端子及上述第2控制端子配置於上述第2邊側；且 上述第1端子之引出部及上述第2端子之引出部配置於上述第1邊側。
  19. 如請求項1之電子裝置，其具備： 電容元件，其電性連接於上述第1端子與上述第2端子之間； 上述電容元件具有第3邊； 上述輸出端子具有與上述第3邊對向之第4邊、及與上述第4邊交叉之第5邊；且 上述輸出端子之上述第4邊之長度大於上述第5邊之長度； 上述電容元件之上述第3邊與上述輸出端子之上述第4邊之間隔小於上述輸出端子之上述第5邊之長度。
  20. 如請求項1之電子裝置，其中 上述第1功率電晶體與上述第2功率電晶體串聯連接於上述第1端子與上述第2端子之間而構成反相器電路。
TW107124920A 2017-08-31 2018-07-19 電子裝置 TW201921613A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017166609A JP2019046899A (ja) 2017-08-31 2017-08-31 電子装置
JP2017-166609 2017-08-31

Publications (1)

Publication Number Publication Date
TW201921613A true TW201921613A (zh) 2019-06-01

Family

ID=65435625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124920A TW201921613A (zh) 2017-08-31 2018-07-19 電子裝置

Country Status (4)

Country Link
US (1) US10361174B2 (zh)
JP (1) JP2019046899A (zh)
CN (1) CN109427705B (zh)
TW (1) TW201921613A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
DE102020106492A1 (de) 2019-04-12 2020-10-15 Infineon Technologies Ag Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
WO2020261731A1 (ja) 2019-06-25 2020-12-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ、および、パワー半導体モジュールの製造方法
CN113141122A (zh) * 2020-01-20 2021-07-20 珠海格力电器股份有限公司 一种智能功率模块及其制备方法
JP2022088783A (ja) * 2020-12-03 2022-06-15 株式会社日立製作所 絶縁基板および電力変換装置
US20230145565A1 (en) * 2021-11-11 2023-05-11 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
US7042086B2 (en) 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP4039202B2 (ja) 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP4284625B2 (ja) * 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
JP4250191B2 (ja) * 2007-11-05 2009-04-08 株式会社ルネサステクノロジ Ｄｃ／ｄｃコンバータ用半導体装置
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
US8987777B2 (en) 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
CN102664177B (zh) * 2012-05-16 2014-10-29 中国科学院电工研究所 一种双面冷却的功率半导体模块
US9420731B2 (en) * 2013-09-18 2016-08-16 Infineon Technologies Austria Ag Electronic power device and method of fabricating an electronic power device

Also Published As

Publication number Publication date
US10361174B2 (en) 2019-07-23
JP2019046899A (ja) 2019-03-22
CN109427705B (zh) 2023-05-09
CN109427705A (zh) 2019-03-05
US20190067251A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
TW201921613A (zh) 電子裝置
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US10854589B2 (en) Semiconductor device
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US8987777B2 (en) Stacked half-bridge power module
US9147666B2 (en) Semiconductor device
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
WO2015190559A1 (ja) パワーモジュールおよびその製造方法
CN108735692B (zh) 半导体装置
CN107731779B (zh) 电子装置
TWI705554B (zh) 半導體裝置及電子裝置
JP5895220B2 (ja) 半導体装置の製造方法
WO2015072105A1 (ja) パワーモジュール
WO2005119896A1 (ja) インバータ装置
US9385107B2 (en) Multichip device including a substrate
TWI745530B (zh) 電子裝置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP7026823B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2004221381A (ja) 半導体装置
US9698076B1 (en) Metal slugs for double-sided cooling of power module
CN111587528B (zh) 功率半导体装置
CN112750800A (zh) 半导体功率模块