TWI705554B - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TWI705554B
TWI705554B TW104125992A TW104125992A TWI705554B TW I705554 B TWI705554 B TW I705554B TW 104125992 A TW104125992 A TW 104125992A TW 104125992 A TW104125992 A TW 104125992A TW I705554 B TWI705554 B TW I705554B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
terminal
semiconductor
mounting portion
sealing body
Prior art date
Application number
TW104125992A
Other languages
English (en)
Other versions
TW201614796A (en
Inventor
武藤晃
城戶則夫
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201614796A publication Critical patent/TW201614796A/zh
Application granted granted Critical
Publication of TWI705554B publication Critical patent/TWI705554B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/08—Reluctance motors
    • H02P25/092—Converters specially adapted for controlling reluctance motors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明之目的在於提供例如可謀求合乎SR馬達之高性能化之半導體裝置。半導體裝置包含：晶片搭載部TAB1，其搭載形成有IGBT之半導體晶片CHP1；及晶片搭載部TAB2，其搭載形成有二極體之半導體晶片CHP2。且，半導體裝置包含：引腳LD1A，其與半導體晶片CHP1之射極電極焊墊EP經由導電夾CLP1而電性連接；及引腳LD1B，其與半導體晶片CHP2之陽極電極焊墊ADP經由導電夾CLP2而電性連接。此時，晶片搭載部TAB1與晶片搭載部TAB2電性分離，導電夾CLP1與導電夾CLP2電性分離。

Description

半導體裝置及電子裝置
本發明係關於半導體裝置及電子裝置，例如關於有效適用於作為逆變器之構成要件發揮功能之半導體裝置及電子裝置之技術。
於日本專利特開2008-60256號公報(專利文獻1)中，揭示有一種輸出用接腳自密封體之一邊突出且控制接腳自與密封體之一邊對向之邊突出之半導體裝置。
於日本專利特開2008-21796號公報(專利文獻2)中，揭示有一種半導體裝置，其包含形成有絕緣閘雙極型電晶體(以下，稱為IGBT(Insulated Gate Bipolar Transistor)之第1半導體晶片與形成有二極體之第2半導體晶片。
於日本專利特開2011-86889號公報(專利文獻3)中，揭示有一種複合封裝，其具備複數個將形成有IGBT之第1半導體晶片與形成有二極體之第2半導體晶片以同一密封體密封之單體封裝。
於日本專利特開2000-91500號公報(專利文獻4)、日本專利特開2006-148098號公報(專利文獻5)、或日本專利特開2013-98425號公報(專利文獻6)中，揭示有一種與包含控制開關式磁阻馬達(Switched Reluctance Motor；以下簡稱SR馬達)之逆變器之功率型半導體模組有關之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-60256號公報
[專利文獻2]日本專利特開2008-21796號公報
[專利文獻3]日本專利特開2011-86889號公報
[專利文獻4]日本專利特開2000-91500號公報
[專利文獻1]日本專利特開2006-148098號公報
[專利文獻1]日本專利特開2013-98425號公報
例如，於電動汽車或混合動力汽車等搭載有馬達。作為該馬達之一例，有永久磁石同步馬達(Permanent Magnet synchronous Motor；以下略加省略而稱其為PM馬達)，對驅動電動汽車或混合動力汽車等之馬達，一般使用PM馬達。然而，近年來，基於低成本化之考慮，對SR馬達之需求不斷增長。此處，為控制馬達，需要構成逆變器電路之電子裝置(功率模組)；於該電子裝置中，已不斷謀求與先前以來主要使用之PM馬達相匹配之高性能化或小型化。換言之，基於低成本化之考慮其需求急速增長之SR馬達處於以與控制SR馬達之電子裝置相匹配之高性能化或小型化為代表之改良裹足不前之現狀。因此，於控制基於低成本之考慮其需求急速增長之SR馬達之電子裝置中，基於謀求與SR馬達相匹配之高性能化或小型化之考慮，尚留存大幅之改善餘地。
本發明之其他課題與新穎之特徵可自本說明書之記述及附加圖式予以明瞭。
一實施形態之半導體裝置包含：第1晶片搭載部，其搭載形成有IGBT之第1半導體晶片；及第2晶片搭載部，其搭載形成有二極體之第2半導體晶片。且，一實施形態之半導體裝置包含：第1引腳，其與 第1半導體晶片之射極電極焊墊經由第1導電性構件而電性連接；及第2引腳，其與第2半導體晶片之陽極電極焊墊經由第2導電性構件而電性連接。此時，第1晶片搭載部與第2晶片搭載部電性分離、第1導電性構件與第2導電性構件電性分離。
又，一實施形態之電子裝置包含配線基板、及搭載於配線基板之主面上之複數個半導體裝置。此時，複數個半導體裝置之各者係由上述構造之半導體裝置構成。
根據一實施形態之半導體裝置，例如可謀求與SR馬達相匹配之高性能化。
A‧‧‧閉合電路
ADE‧‧‧陽極電極
ADH1‧‧‧導電性接著材
ADH2‧‧‧導電性接著劑
ADP‧‧‧陽極電極焊墊
AR1‧‧‧區域
AT‧‧‧陽極端子
B‧‧‧閉合電路
BA(U)‧‧‧下橋臂
BA(V)‧‧‧下橋臂
BA(W)‧‧‧下橋臂
BB‧‧‧匯流排條
BB(U)‧‧‧匯流排條
BB(U')‧‧‧匯流排條
BB(V)‧‧‧匯流排條
BB(V')‧‧‧匯流排條
BB(W)‧‧‧匯流排條
BB(W')‧‧‧匯流排條
C‧‧‧閉合電路
CDE‧‧‧陰極電極
CDP‧‧‧陰極電極焊墊
CE‧‧‧集極電極
CHP1‧‧‧半導體晶片
CHP2‧‧‧半導體晶片
CLP1‧‧‧導電夾
CLP2‧‧‧導電夾
CP‧‧‧集極電極焊墊
CS‧‧‧殼體
CT‧‧‧集極端子
CRS‧‧‧電流感測器
CWB1‧‧‧控制基板
CWB2‧‧‧控制基板
E‧‧‧直流電源
EA1‧‧‧電子裝置
EA2‧‧‧電子裝置
EE‧‧‧射極電極
EP‧‧‧射極電極焊墊
ER‧‧‧n+型半導體區域
ET‧‧‧射極端子
FWD1‧‧‧二極體
FWD2‧‧‧二極體
GCC‧‧‧閘極控制電路
GE‧‧‧閘極電極
GOX‧‧‧閘極絕緣膜
GP‧‧‧閘極電極焊墊
GT‧‧‧閘極端子
HL‧‧‧懸空引腳
HLD‧‧‧懸空引腳
I1‧‧‧電流
I2‧‧‧電流
IGBT‧‧‧絕緣閘雙極型電晶體
IGBTQS‧‧‧檢測用IGBTQS
INV‧‧‧逆變器電路
KP‧‧‧開爾文檢測用電極焊墊
KT‧‧‧開爾文端子
LD1A‧‧‧引腳
LD1B‧‧‧引腳
LD2‧‧‧引腳
LF‧‧‧引線框架
LG1‧‧‧第1插腳
LG2‧‧‧第2插腳
LG3‧‧‧第3插腳
LS1‧‧‧長邊
L(U)‧‧‧線圈
L(V)‧‧‧線圈
L(W)‧‧‧線圈
MCU‧‧‧微控制單元
MR‧‧‧密封體
MT‧‧‧SR馬達
NR1‧‧‧n+型半導體區域
NR2‧‧‧n-型半導體區域
NR3‧‧‧n+型半導體區域
NR4‧‧‧n-型半導體區域
NT‧‧‧基準端子(接地端子)
OP1‧‧‧開口部
OP2‧‧‧開口部
PAC1‧‧‧半導體裝置
PAC1(U1)‧‧‧半導體裝置
PAC1(U2)‧‧‧半導體裝置
PAC1(V1)‧‧‧半導體裝置
PAC1(V2)‧‧‧半導體裝置
PAC1(W1)‧‧‧半導體裝置
PAC1(W2)‧‧‧半導體裝置
PAC2‧‧‧半導體裝置
PAC3‧‧‧半導體裝置
PAC4‧‧‧半導體裝置
PAC5‧‧‧半導體裝置
PAC6‧‧‧半導體裝置
PAC7‧‧‧半導體裝置
PAC8‧‧‧半導體裝置
PAC9‧‧‧半導體裝置
PAC8(U1)‧‧‧半導體裝置
PAC8(U2)‧‧‧半導體裝置
PAC8(V1)‧‧‧半導體裝置
PAC8(V2)‧‧‧半導體裝置
PAC8(W1)‧‧‧半導體裝置
PAC8(W2)‧‧‧半導體裝置
PAC9‧‧‧半導體裝置
PR1‧‧‧p+型半導體區域
PR2‧‧‧p型半導體區域
PR3‧‧‧p型半導體區域
PR4‧‧‧p-型半導體區域
PT‧‧‧電源端子
RS‧‧‧轉子
S1‧‧‧邊
S2‧‧‧邊
S3‧‧‧邊
S4‧‧‧邊
SEP‧‧‧電流檢測用電極焊墊
SET‧‧‧電流檢測用端子
SGT‧‧‧信號端子
SS1‧‧‧短邊
ST‧‧‧定子
TAB1‧‧‧晶片搭載部
TAB2‧‧‧晶片搭載部
TAP‧‧‧溫度檢測用電極焊墊
TAT‧‧‧溫度檢測用端子
TCP‧‧‧溫度檢測用電極焊墊
TD‧‧‧溫度檢測用二極體
TE(U1)‧‧‧端子
TE(U2)‧‧‧端子
TE(V1)‧‧‧端子
TE(V2)‧‧‧端子
TE(W1)‧‧‧端子
TE(W2)‧‧‧端子
TR‧‧‧溝槽
U‧‧‧端子
U'‧‧‧端子
UA(U)‧‧‧上橋臂
UA(V)‧‧‧上橋臂
UA(W)‧‧‧上橋臂
UT‧‧‧U端子
U'T‧‧‧U'端子
V‧‧‧端子
V'‧‧‧端子
VT‧‧‧V端子
V'T‧‧‧V端子
W‧‧‧端子
W'‧‧‧端子
W‧‧‧導線
WL(N)‧‧‧配線
WL(P)‧‧‧配線
WL(S)‧‧‧配線
WL(U)‧‧‧配線
WL(U')‧‧‧配線
WL(V)‧‧‧配線
WL(V')‧‧‧配線
WL(W)‧‧‧配線
WL(W')‧‧‧配線
WT‧‧‧W端子
W'T‧‧‧W端子
x‧‧‧方向
+x‧‧‧方向
y‧‧‧方向
-y‧‧‧方向
z‧‧‧方向
+z‧‧‧方向
圖1(a)~(c)係說明SR馬達之旋轉原理之圖。
圖2係於直流電源與SR馬達之間配置有逆變器電路之電路圖。
圖3係說明實施形態1之逆變器電路之動作之圖。
圖4(a)係表示PM馬達用之逆變器電路之一部分之圖、(b)係顯示SR馬達用之逆變器電路之一部分之圖。
圖5係表示形成有IGBT之半導體晶片之外形形狀之俯視圖。
圖6係表示半導體晶片之與表面為相反側之背面之俯視圖。
圖7係表示形成於半導體晶片之電路之一例之電路圖。
圖8係表示實施形態1之IGBT之器件構造之剖視圖。
圖9係表示形成有二極體之半導體晶片之外形形狀之俯視圖。
圖10係表示二極體之器件構造之剖視圖。
圖11(a)係自實施形態1之半導體裝置之表面側觀察之俯視圖、(b)係自實施形態1之半導體裝置之一側面觀察之側視圖、(c)係自實施形態1之半導體裝置之背面側觀察之俯視圖。
圖12(a)係表示本實施形態1之半導體裝置之內部構造之俯視圖、 (b)係圖12(a)之A-A線之剖視圖、(c)係圖12(a)之B-B線之剖視圖。
圖13係將圖12(b)之一部分區域放大顯示之圖。
圖14係用於說明IGBT之熱損失與二極體之熱損失之比例於SR馬達與PM馬達不同之構成之圖。
圖15係表示將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之安裝構成例之圖。
圖16係表示實施形態1之半導體裝置之製造步驟之圖。
圖17係表示延續圖16之半導體裝置製造步驟之圖。
圖18係表示延續圖17之半導體裝置製造步驟之圖。
圖19係表示延續圖18之半導體裝置製造步驟之圖。
圖20係表示延續圖19之半導體裝置製造步驟之圖。
圖21係表示延續圖20之半導體裝置製造步驟之圖。
圖22係表示延續圖21之半導體裝置製造步驟之圖。
圖23係表示延續圖22之半導體裝置製造步驟之圖。
圖24係表示延續圖23之半導體裝置製造步驟之圖。
圖25係表示延續圖24之半導體裝置製造步驟之圖。
圖26係表示延續圖25之半導體裝置製造步驟之圖。
圖27(a)係表示變化例1之半導體裝置之內部構成之俯視圖、(b)係以圖27(a)之A-A線切斷之剖視圖、(c)係以圖27(a)之B-B線切斷之剖視圖。
圖28(a)係自變化例2之半導體裝置之表面側觀察之俯視圖、(b)係自變化例2之半導體裝置之一側面觀察之側視圖、(c)係自變化例2之半導體裝置之背面側觀察之俯視圖。
圖29(a)係表示變化例2之半導體裝置之內部構造之俯視圖、(b)係以圖29(a)之A-A線切斷之剖視圖、(c)係以圖29(a)之B-B線切斷之剖視圖。
圖30(a)係自變化例3之半導體裝置之表面側觀察之俯視圖、(b)係自變化例3之半導體裝置之一側面觀察之側視圖、(c)係自變化例3之半導體裝置之背面側觀察之俯視圖。
圖31(a)係表示變化例3之半導體裝置之內部構造之俯視圖、(b)係以圖31(a)之A-A線切斷之剖視圖、(c)係以圖31(a)之B-B線切斷之剖視圖。
圖32(a)係自變化例4之半導體裝置之表面側觀察之俯視圖、(b)係自變化例4之半導體裝置之一側面觀察之側視圖、(c)係自變化例4之半導體裝置之背面側觀察之俯視圖。
圖33(a)係表示本變化例4之半導體裝置之內部構造之俯視圖、(b)係以圖33(a)之A-A線切斷之剖視圖、(c)係以圖33(a)之B-B線切斷之剖視圖。
圖34係表示藉由組合變化例4之半導體裝置與實施形態1之半導體裝置而將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之安裝構成例之圖。
圖35(a)係自變化例5之半導體裝置之表面側觀察之俯視圖、(b)係自變化例5之半導體裝置之一側面觀察之側視圖、(c)係自變化例5之半導體裝置之背面側觀察之俯視圖。
圖36(a)係表示變化例5之半導體裝置之內部構造之俯視圖、(b)係以圖36(a)之A-A線切斷之剖視圖、(c)係以圖36(a)之B-B線切斷之剖視圖。
圖37(a)係自變化例6之半導體裝置之表面側觀察之俯視圖、(b)係自變化例6之半導體裝置之一側面觀察之側視圖、(c)係自變化例6之半導體裝置之背面側觀察之俯視圖。
圖38(a)係表示變化例6之半導體裝置之內部構造之俯視圖、(b)係以圖38(a)之A-A線切斷之剖視圖、(c)係以圖38(a)之B-B線切斷之剖視 圖。
圖39係表示實施形態1之電子裝置之系統構成之方塊圖。
圖40(a)係表示實施形態1之電子裝置之構成之俯視圖、(b)係自圖40(a)之圖面下側觀察之側視圖、(c)係自圖40(b)之圖面右側觀察之側視圖。
圖41係以圖40(a)之A-A線切斷之剖視圖。
圖42係以圖40(a)之B-B線切斷之剖視圖。
圖43係以圖40(a)之C-C線切斷之剖視圖。
圖44係表示流動於實施形態1之電子裝置中之IGBT之主電流之流動與流動於二極體之回生電流之流動的圖。
圖45係表示構成實施形態1之電子裝置之半導體裝置之密封體之透視狀態下之，流動於IGBT之主電流之流動與流動於二極體之回生電流之流動的圖。
圖46(a)係自變化例之半導體裝置之表面側觀察之俯視圖、(b)係自變化例之半導體裝置之一側面觀察之側視圖、(c)係自變化例之半導體裝置之背面側觀察之俯視圖。
圖47(a)係表示變化例之半導體裝置之內部構造之俯視圖、(b)係以圖47(a)之A-A線切斷之剖視圖、(c)係以圖47(a)之B-B線切斷之剖視圖。
圖48(a)係表示變化例之電子裝置之構成之俯視圖、(b)係自圖48(a)之圖面下側觀察之側視圖、(c)係自圖48(b)之圖面右側觀察之側視圖。
圖49係以圖48(a)之A-A線切斷之剖視圖。
圖50係將圖49之一部分放大顯示之模式圖。
圖51(a)係自實施形態2之半導體裝置之表面側觀察之俯視圖、(b)係自實施形態2之半導體裝置之一側面觀察之側視圖、(c)係自實施形 態2之半導體裝置之背面側觀察之俯視圖。
圖52係表示實施形態2之半導體裝置之內部構造之圖。
圖53係表示實施形態2之半導體裝置之製造步驟之圖。
圖54係表示延續圖53之半導體裝置製造步驟之圖。
圖55係表示延續圖54之半導體裝置製造步驟之圖。
圖56係表示延續圖55之半導體裝置製造步驟之圖。
圖57係表示延續圖56之半導體裝置製造步驟之圖。
圖58係表示延續圖57之半導體裝置製造步驟之圖。
圖59係表示延續圖58之半導體裝置製造步驟之圖。
圖60係表示延續圖59之半導體裝置製造步驟之圖。
圖61係表示延續圖60之半導體裝置製造步驟之圖。
圖62係表示延續圖61之半導體裝置製造步驟之圖。
於以下之實施形態中，雖為方便起見而於必要時分割成複數個部分或實施形態進行說明，但除特別明示之情形以外，該等並非相互無關係者，而存在一者為另一者之一部分或全部之變化例、細節、補充說明等之關係。
又，於以下之實施形態中，於言及要件之數量等(包含個數、數值、量、範圍等)之情形時，除特別明示之情形及原理上明確限定於特定數量之情形等以外，則並非限定於該特定之數量，而亦可為特定之數量以上或以下。
進而，於以下之實施形態中，其構成要件(亦包含要件步驟等)，除特別明示之情形及認為原理上明確為必須之情形等以外，當然並非一定為必須。
同樣，於以下之實施形態中，於言及構成要件等之形狀或位置關係等時，除特別明示之情形及認為原理上明確並非如此之情形等以 外，則包含實質上與該形狀等近似或類似者等。此情況對於上述數值及範圍亦相同。
又，於用於說明實施形態之全圖中，原則上對同一構件標註相同之符號，並省略其之重複說明。進而，為易於理解圖式，有即使為俯視圖但亦附加陰影線之情形。
(實施形態1)
本實施形態1係與包含控制SR馬達之逆變器電路之功率模組有關之技術思想。此處，於本說明書之說明中，概念方面，功率模組全體與電子裝置對應、包含構成功率模組之構成零件中之半導體晶片之電子零件與半導體裝置對應。
<SR馬達之旋轉原理>
例如，於電動汽車或混合動力汽車等搭載有馬達。作為該馬達，有PM馬達或SR馬達。與PM馬達相比，SR馬達具有低成本及可高速旋轉之優點。亦即，SR馬達藉由其不使用稀土(稀有金屬)或轉子(旋轉體)之構造較單一等，而具有可實現較PM馬達更低成本化之優點。且，SR馬達因其轉子為單一之鐵組塊而具有堅固之構造，故具有可高速旋轉之優點。因此，近年來，基於低成本化之考慮，對SR馬達之需求不斷增長；於本實施形態1中即著眼於SR馬達。以下，首先，對該SR馬達之旋轉原理進行說明。
圖1(a)~(c)係說明SR馬達MT之旋轉原理之圖。首先，如圖1(a)所示，SR馬達MT具有定子ST與轉子RT；於定子ST之內部，配置有可旋轉之轉子RT。又，於定子ST之端子W與端子W'之間(W-W'間)，形成有捲繞有繞組之線圈L(W)；若使包含被捲繞於該定子ST之W-W'間之線圈L(W)之閉合電路A流動電流，則因流動於被捲繞於W-W'間之線圈L(W)之電流而形成電磁石。其結果，例如，由鐵構件構成之轉子RT受到由該電磁石產生之磁力即引力而被朝圖1(a)所示之箭頭方向 牽引。
接著，若使包含被捲繞於定子ST之W-W'間之線圈L(W)之閉合電路A斷開而遮斷所流動之電流，則由因流動於被捲繞於W-W'間之線圈L(W)之電流而產生之電磁石產生之磁力消失。基於此，自因流動於被捲繞於W-W'間之線圈L(W)之電流而產生之電磁石施加至轉子RT之引力消失。其後，如圖1(b)所示，若使包含被捲繞於定子ST之端子U與端子U'之間(U-U'間)之線圈L(U)之閉合電路B流動電流，則因流動於被捲繞於U-U'間之線圈L(U)之電流而形成電磁石。其結果，轉子RT自該電磁石受到引力，轉子RT被朝圖1(b)所示之箭頭方向牽引。
接著，若使包含被捲繞於定子ST之U-U'間之線圈L(U)之閉合電路B斷開而遮斷所流動之電流，則由因流動於被捲繞於U-U'間之線圈L(U)之電流而產生之電磁石產生之磁力消失。基於此，自因流動於被捲繞於U-U'間之線圈L(U)之電流而產生之電磁石施加至轉子RT之引力消失。其後，如圖1(c)所示，若使包含被捲繞於定子ST之端子V與端子V'之間(V-V'間)之線圈L(V)之閉合電路C流動電流，則因流動於被捲繞於V-V'間之線圈L(V)之電流而形成電磁石。其結果，轉子RT自該電磁石受到引力，轉子RT被朝圖1(c)所示之箭頭方向牽引。
如以上般，藉由依序切換閉合電路A、閉合電路B及閉合電路C，使各個閉合電路依次流動電流而形成電磁石，藉由來自該電磁石之引力，例如如圖1(a)~(c)所示，馬達RT連續進行逆時針旋轉。此為SR馬達MT之旋轉原理，從而可知，為使SR馬達MT旋轉動作，必須切換閉合電路A、閉合電路B及閉合電路C而使流動電流。進行該閉合電路A、閉合電路B及閉合電路C之切換控制之電路係逆變器電路。亦即，逆變器電路係構成為依序切換閉合電路A、閉合電路B及閉合電路C而控制流動於各個閉合電路之電流。以下，對具有此種功能之逆變器電路之構成進行說明。
<逆變器電路之構成>
圖2係於直流電源E與SR馬達MT之間配置有逆變器電路INV之電路圖。如圖2所示，逆變器電路INV具有與直流電源E並聯連接之第1插腳LG1、第2插腳LG3、及第3插腳LG3。又，第1插腳LG1係由串聯連接之上橋臂UA(U)與下橋臂BA(U)構成、第2插腳LG2係由串聯連接之上橋臂UA(V)與下橋臂BA(V)構成、第3插腳LG3係由串聯連接之上橋臂UA(W)與下橋臂BA(W)構成。又，上橋臂UA(U)係由IGBTQ1與二極體FWD1構成，且，下橋臂BA(U)係由IGBTQ2與二極體FWD2構成。此時，上橋臂UA(U)之IGBTQ1與下橋臂BA(U)之二極體FWD2均與端子TE(U1)連接，IGBTQ1與二極體FWD2串聯連接。另一方面，上橋臂UA(U)之二極體FWD1與下橋臂BA(U)之IGBTQ2均與端子TE(U2)連接，二極體FWD1與IGBTQ2串聯連接。進而，端子TE(U1)與SR馬達之端子U'連接，且，端子TE(U2)與SR馬達之端子U連接。即，於逆變器電路INV之端子TE(U1)與端子TE(U2)之間，連接有位於SR馬達MT之端子U與端子U'之間之線圈L(U)。
同樣地，上橋臂UA(V)係由IGBTQ1與二極體FWD1構成，且，下橋臂BA(V)係由IGBTQ2與二極體FWD2構成。此時，上橋臂UA(V)之IGBTQ1與下橋臂BA(V)之二極體FWD2均與端子TE(V1)連接，IGBTQ1與二極體FWD2串聯連接。另一方面，上橋臂UA(V)之二極體FWD1與下橋臂BA(V)之IGBTQ2均與端子TE(V2)連接，二極體FWD1與IGBTQ2串聯連接。進而，端子TE(V1)與SR馬達之端子V'連接，且，端子TE(V2)與SR馬達之端子V連接。即，於逆變器電路INV之端子TE(V1)與端子TE(V2)之間，連接有位於SR馬達MT之端子V與端子V'之間之線圈L(V)。
又，上橋臂UA(W)係由IGBTQ1與二極體FWD1構成，且，下橋臂BA(W)係由IGBTQ2與二極體FWD2構成。此時，上橋臂UA(W)之 IGBTQ1與下橋臂BA(W)之二極體FWD2均與端子TE(W1)連接，IGBTQ1與二極體FWD2串聯連接。另一方面，上橋臂UA(W)之二極體FWD1與下橋臂BA(W)之IGBTQ2均與端子TE(W2)連接，二極體FWD1與IGBTQ2串聯連接。進而，端子TE(W1)與SR馬達之端子W'連接，且，端子TE(W2)與SR馬達之端子W連接。即，於逆變器電路INV之端子TE(W1)與端子TE(W2)之間，連接有位於SR馬達MT之端子W與端子W'之間之線圈L(W)。
其次，上橋臂UA(U)、上橋臂UA(V)及上橋臂UA(W)之各者之構成要件，即IGBTQ1之閘極電極係與閘極控制電路GCC電性連接。又，藉由來自該閘極控制電路GCC之閘極控制信號，而控制上橋臂UA(U)、上橋臂UA(V)及上橋臂UA(W)之各者之IGBTQ1之接通/斷開動作(開關動作)。同樣地，下橋臂BA(U)、下橋臂BA(V)及下橋臂BA(W)之各者之構成要件，即IGBTQ2之閘極電極亦與閘極控制電路GCC電性連接，藉由來自該閘極控制電路GCC之閘極控制信號，而控制下橋臂BA(U)、下橋臂BA(V)及下橋臂BA(W)之各者之IGBTQ2之接通/斷開動作。
此處，例如，作為逆變器電路INV之開關元件，可考慮使用功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)。根據該功率MOSFET，因其為以施加至閘極電極之電壓控制接通/斷開動作之電壓驅動型，故具有可高速開關之優點。另一方面，功率MOSFET具有伴隨謀求高耐壓化，導通電阻變高而使發熱量變大之性質。其原因在於，於功率MOSFET中，雖藉由增加低濃度之磊晶層(漂移層)之厚度而確保耐壓，但低濃度之磊晶層之厚度之增加會產生電阻變大之副作用。
相對於此，作為開關元件，雖亦有可應對較大之電力之雙極電晶體，但因雙極電晶體係以基極電流控制接通/斷開動作之電流驅動 型，故有與上述功率MOSFET相比其開關速度普遍較慢之性質。
因此，於需要大電力且高速開關之電動汽車或混合動力汽車之馬達等之用途中，難以以功率MOSFET或雙極電晶體對應。因此，於上述需要大電力且高速開關之用途中，使用IGBT。該IGBT係由功率MOSFET與雙極電晶體之組合構成，故其為兼具功率MOSFET之高速開關特性與雙極電晶體之高耐壓性之半導體元件。基於此，因可藉由IGBT而實現大電力且高速開關，故其成為適合於需要大電流且高速開關之用途之半導體元件。自以上而言，對本實施形態1之逆變器電路INV，採用IGBT作為開關元件。
本實施形態1之逆變器電路INV具有相互並聯連接之第1插腳LG1~第3插腳LG3，第1插腳LG1~第3插腳LG3之各者具備2個IGBT(IGBTQ1與IGBTQ2)、及2個二極體(二極體FWD1與二極體FWD2)。基於此，本實施形態1之逆變器電路INV係由6個IGBT與6個二極體構成。於以此方式構成之逆變器電路INV中，可藉由以閘極控制電路GCC控制3個IGBTQ1及3個IGBTQ2之接通/斷開動作(開關動作)，而使SR馬達MT旋轉。以下，對用於使SR馬達MT旋轉之逆變器電路INV之動作，參照圖式而進行說明。
<逆變器電路之動作>
圖3係說明本實施形態1之逆變器電路INV之動作之圖。圖3所示之逆變器電路INV係用於使SR馬達MT旋轉驅動之電路，其具有第1插腳LG1~第3插腳LG3。此時，例如，第1插腳LG1係控制設置於SR馬達MT之端子U與端子U'之間(U-U'間)之線圈L(U)中所流動之電流之電路，第2插腳LG2係控制設置於SR馬達MT之端子V與端子V'之間(V-V'間)之線圈L(V)中所流動之電流之電路。同樣地，第3插腳LG3係控制設置於SR馬達MT之端子W與端子W'之間(W-W'間)之線圈L(W)中所流動之電流之電路。亦即，圖3所示之逆變器電路INV係藉由第1插腳 LG1控制線路L(U)中所流動之電流，藉由第2插腳LG2控制線圈L(V)中所流動之電流，且，藉由第3插腳LG3控制線圈L(W)中所流動之電流。又，於圖3所示之逆變器電路INV中，因藉由第1插腳LG1之對線圈L(U)之電流控制、藉由第2插腳LG2之對線圈L(V)之電流控制、及藉由第3插腳LG之對線圈L(W)之電流控制係變更時序地同等進行，故，以下，例舉藉由第2插腳LG2之對線圈L(V)之電流控制進行說明。
於圖3中，首先，於使SR馬達MT之線圈L(V)中開始流動電流之情形時，如激磁模式所示，接通IGBTQ1，且亦接通IGBTQ2。此時，自直流電源E經由接通之IGBTQ1而自端子TE(V1)對線圈L(V)供給電流。接著，電流自線圈L(V)經由端子TE(V2)、經由接通之IGBTQ2而流回至直流電源E。如此般，可使線圈L(V)中流動電流。其結果，於SR馬達MT之定子ST之V-V'間形成電磁石，藉由該電磁石之引力施加至轉子RT。其後，為維持藉由電磁石之引力而維持於SR馬達MT之線圈L(V)中流動之電流。具體而言，如圖3之空套輪模式所示，斷開IGBTQ1且保持IGBTQ2接通。於該情形時，如圖3之空套輪模式所示，由線圈L(V)與接通之IGBTQ2及二極體FWD2形成閉合電路，於該閉合電路中持續流動電流。其結果，可維持於線圈L(V)中流動之電流，來自因線圈L(V)而產生之電磁石之引力持續施加至轉子RT。接著，使於線圈L(V)中流動之電流消失。具體而言，如圖3之減磁模式所示，斷開IGBTQ1且亦斷開IGBTQ2。於該情形時，如圖3之減磁模式所示，包含線圈L(V)與接通之IGBTQ2及二極體FWD2之閉合電路內之線圈L(V)之殘留電力藉由IGBTQ2之斷開，經由二極體FWD1而消失。其結果，於線圈L(V)中流動之電流減少並停止，因於線圈L(V)中流動之電流而產生之電磁石消匿。源於此，自因線圈L(V)中流動之電流而產生之電磁石施加至轉子RT之引力亦不復存在。可藉由以第1插 腳LG1~第3插腳LG3變更時序地反覆實施此種動作，而使SR馬達MT之轉子RT旋轉。如以上般，可知，可藉由利用本實施形態1之逆變器電路INV之電流控制，使SR馬達MT旋轉。
<與PM馬達用之逆變器電路之不同點>
其次，對本實施形態1之SR馬達用之逆變器電路與一般所使用之PM馬達用之逆變器電路之不同點進行說明。圖4係說明PM馬達用之逆變器電路與SR馬達用之逆變器電路之不同點之圖。尤其，圖4(a)係表示PM馬達用之逆變器電路之一部分之圖、圖4(b)係表示SR馬達用之逆變器電路之一部分之圖。
圖4(a)中圖示有與PM馬達之端子U(U相)電性連接之逆變器電路之一部分。具體而言，構成上橋臂之IGBTQ1與二極體FWD1係逆並聯連接，且，構成下橋臂之IGBTQ2與二極體FWD2係反並聯地連接。又，於上橋臂與下橋臂之間，設有1個端子TE(U)，將該端子TE(U)與PM馬達之端子U連接。於以此方式構成之PM馬達用之逆變器電路中，如圖4(a)所示，PM馬達之U相線圈、V相線圈及W相線圈為3相接線(例如星形接線)，以驅動各線圈之橋臂之元件無法上下同時動作之方式進行控制。因此，PM馬達用之逆變器電路係以如U相+V相→V相+W相→W相+U相之方式，以2相成對而驅動之方式進行控制。基於此，於PM馬達用之逆變器電路中，於接通IGBT而使線圈中流動有電流後，若為相轉換而斷開IGBT，則於橋臂內之二極體中流動因殘留電力而產生之回生電流，殘留電力消失。因此，於PM馬達用之逆變器電路中，必須成對構成IGBT與二極體。其結果，PM馬達用之逆變器電路如圖4(a)所示般，成為於上橋臂與下橋臂之間設置1個端子TE(U)之構成。
另一方面，圖4(b)中圖示有將SR馬達之端子U及端子U'電性連接之逆變器電路之一部分。具體而言，將構成上橋臂之IGBTQ1與構成 下橋臂之二極體FWD2串聯連接，於構成上橋臂之IGBTQ1與構成下橋臂之二極體FWD2之間，設有端子TE(U1)。且，構成上橋臂之二極體FWD1與構成下橋臂之IGBTQ2串聯連接，於構成上橋臂之二極體FWD1與構成下橋臂之IGBTQ2之間，設有端子TE(U2)。又，逆變器電路之端子TE(U1)與SR馬達之端子U連接，且，逆變器電路之端子TE(U2)與SR馬達之端子U'連接。以此方式構成之SR馬達用之逆變器電路構成包含SR馬達之各相之線圈與H橋電路之閉合電路。因此，例如，如圖4(b)所示，於接通配置於橋架之上橋臂之IGBTQ1與下橋臂之IGBTQ2，使配置於SR馬達之U-U'間之線圈中流動電流後(參照圖3之激磁模式)，於為相轉換而使IGBTQ1及IGBTQ2斷開之情形時，必須於上述閉合電路內使線圈之殘留電力消失。於該情形時，無需以上述閉合電路使線圈之殘留電力消失，SR馬達用之逆變器電路係以與上述閉合電路之不同之閉合電路，使線圈之殘留電力消失(圖3之減磁模式)。即，SR馬達用之逆變器電路如圖3之減磁模式所示般，可構成並非藉由開關元件即IGBTQ1及IGBTQ2，而藉由僅一方向通電之二極體FWD1及二極體FWD2，使線圈之殘留電力消失之不同之閉合電路。如此般SR馬達用之逆變器電路具有圖3之激磁模式之閉合電路與圖3之減磁模式之閉合電路為不同電路之特徵，因著該特徵，SR馬達用之逆變器電路如圖4(b)所示，具有端子TE(U1)與端子TE(U2)之2個端子。基於此，如圖4(b)所示，SR馬達用之逆變器電路其於上橋臂與下橋臂之間具有端子TE(U1)與端子TE(U2)之2個端子之點，與如圖4(a)所示般於上橋臂與下橋臂之間具有端子TE(U)之1個端子之PM馬達用之逆變器電路不同。
基於以上而言，因逆變器電路之不同，將本實施形態1之SR馬達用之逆變器電路具體化之電子裝置(功率模組)之構成與將PM馬達用之逆變器電路具體化之電子裝置(功率模組)之構成不同。因此，雖於將 逆變器電路具體化之電子裝置中，可謀求與先前以來主要使用之PM馬達相匹配之高性能化或小型化，但對基於低成本化之考慮需求急速增長之SR馬達而言，則面臨與控制SR馬達之電子裝置相匹配之高性能化或小型化並無較大進展之現狀。因此，於本實施形態1中，著眼於基於低成本化之考慮需求急速增長之SR馬達，致力於實現相對於將該SR馬達用之逆變器電路具體化之電子裝置及成為電子裝置之構成零件之半導體裝置之高性能化及小型化。以下，對致力於此之本實施形態1之技術思想進行說明。尤其，本實施形態1之主要致力點在於將SR馬達用之逆變器電路具體化之半導體裝置之封裝構造(安裝構造)、及電子裝置之佈局構成；首先，對半導體裝置所包含之IGBT或二極體進行說明，其後，對本實施形態1之特徵點進行說明。
<IGBT之構造>
對構成本實施形態1之逆變器電路INV之IGBTQ1與二極體FWD1之構造，參照圖式而進行說明。本實施形態1之逆變器電路INV包含IGBTQ1與IGBTQ2，且包含二極體FWD1及二極體FWD2。進而，因IGBTQ1與TGBTQ2具有相同之構成，且二極體FWD1與二極體FWD2具有相同之構成，故以IGBTQ1及二極體FWD1為代表例而進行說明。
圖5係表示形成有IGBTQ1之半導體晶片CHP1之外形形狀之俯視圖。於圖5中，顯示有半導體晶片CHP1之主面(表面)。如圖5所示，本實施形態1之半導體晶片CHP1之平面形狀係呈具有長邊LS1與短邊SS1之長方形形狀。又，於呈長方形形狀之半導體晶片CHP1之表面，形成有呈長方形形狀之射極電極焊墊EP。又，沿半導體晶片CHP1之長邊方向，形成有複數個電極焊墊。具體而言，作為該電極焊墊，自圖5之左側起而配置有閘極電極焊墊GP、溫度檢測用電極焊墊TCP、溫度檢測用電極焊墊TAP、電流檢測用電極焊墊SEP、及開爾文(Kelvin)檢測用電極焊墊KP。如此，於呈長方形形狀之半導體晶片 CHP1之表面，沿短邊方向，配置有射極電極焊墊EP與電極焊墊，且，沿長邊方向，形成有複數個電極焊墊。此時，射極電極焊墊EP之尺寸(平面面積)遠遠大於複數個電極焊墊之各者之尺寸。
圖6係表示半導體晶片CHP1之與表面為相反側之背面之俯視圖。如圖6所示，可知，遍及半導體晶片CHP1之整個背面，而形成有長方形形狀之集極電極焊墊CP。
接著，對形成於半導體晶片CHP1之電路構成進行說明。圖7係表示形成於半導體晶片CHP1之電路之一例之電路圖。如圖7所示，於半導體晶片CHP1，形成有IGBTQ1、檢測用IGBTQS及溫度檢測用二極體TD。IGBTQ1係主IGBT，其於圖2所示之SR馬達MT之驅動控制中使用。於該IGBTQ1，形成有射極電極、集極電極及閘極電極。又，IGBTQ1之射極電極係經由圖5所示之射極電極焊墊EP而與射極端子ET電性連接，IGBTQ1之集極電極係經由圖6所示之集極電極焊墊CP而與集電極端子CT電性連接。且，IGBTQ1之閘極電極係經由圖5所示之閘極電極焊墊GP而與閘極端子GT電性連接。
IGBTQ1之閘極電極連接於圖2所示之閘極控制電路GCC。此時，藉由將來自閘極控制電路GCC之信號經由閘極端子GT而施加至IGBTQ1之閘極，可自閘極控制電路GCC控制IGBTQ1之開關動作。
檢測用IGBTQS係為檢測流動於IGBTQ1之集極-射極間之過電流而設置者。亦即，其係為檢測流動於作為逆變器電路INV之IGBTQ1之集極-射極間之過電流以避免IGBTQ1因過電流而被損壞而設置。於該檢測用IGBTQS中，檢測用IGBTQS之集極電極與IGBTQ1之集極電極電性連接，且，檢測用IGBTQS之閘極電極與IGBTQ1之閘極電極電性連接。而且，有別於IGBTQ1之射極電極，檢測用IGBTQS之射極電極係經由圖5所示之電流檢測用電極焊墊SEP而與其他電流檢測用端子SET電性連接。該電流檢測用端子SET連接於被設置於外 部之電流檢測電路。又，該電流檢測電路係基於檢測用IGBTQS之集極電極之輸出而檢測IGBTQ1之集極-射極間電流，於流動有過電流時，遮蔽被施加至IGBTQ1之閘極電極之閘極信號而保護IGBTQ1。
具體而言，檢測用IGBTQS被作為用於藉由負荷短路等而不使IGBTQ1中流動過電流之電流檢測元件而使用。例如，以流動於主IGBTQ1之電流與流動於檢測用IGBTQS之電流之電流比成為IGBTQ1：檢測用IGBTQS=1000：1之方式予以設計。即，於使主IGBTQ1中流動200A之電流之情形時，檢測用IGBTQS中流動有200mA之電流。
於實際應用中，於外部設置與檢測用IGBTQS之射極電極電性連接之感測電阻，將該感測電阻兩端之電壓回饋至控制電路。又，控制電路係以於感測電阻兩端之電壓成為設定電壓以上之情形時則遮蔽電源之方式進行控制。即，於流動於主IGBTQ1中之電流成為過電流之情形時，於檢測用IGBTQS中流動之電流亦增加。其結果，因流動於感測電阻之電流亦增加，故感測電阻兩端之電壓變大，從而可把握於該電壓成為設定電壓以上之情形時，於主IGBTQ1中流動之電流成為過電流狀態。
溫度檢測用二極體TD係為檢測IGBTQ1之溫度(泛言之，半導體晶片CHP1之溫度)而設置。亦即，其係利用由IGBTQ1之溫度變化引起之溫度檢測用二極體TD之電壓變化而檢測IGBTQ1之溫度。於該溫度檢測用二極體TD，藉由對多晶矽導入導電型不同之雜質而形成pn接合，且其具有陰極電極(陰極)及陽極電極(陽極)。陰極電極係經由由內部配線形成於半導體晶片CHP1之上表面之溫度檢測用電極焊墊TCP(參照圖5)，而與圖7所示之溫度檢測用端子TCT電性連接。同樣地，陽極電極係經由由內部配線形成於半導體晶片CHP1之上表面之溫度檢測用電極焊墊TAP(參照圖5)，而與圖7所示之溫度檢測用端子 TAT電性連接。
溫度檢測用端子TCT及溫度檢測用端子TAT連接於被設置於外部之溫度檢測電路。該溫度檢測電路係基於連接於溫度檢測用二極體TD之陰極電極及陽極電極之溫度檢測用端子TCT與溫度檢測用端子TAT間之輸出，而間接檢測IGBTQ1之溫度，於所檢測出之溫度成為某一固定溫度以上時，藉由遮蔽被施加至IGBTQ1之閘極電極之閘極信號而保護IGBTQ1。
如上所述，包含pn接合二極體之溫度檢測用二極體TD具有若施加某一固定值以上之正向電壓，則流動於溫度檢測用二極體TD之正向電流將急劇增加之特性。又，正向電流開始急劇流動之電壓值係根據溫度而變化，若溫度上升，則該電壓值降低。因此，於本實施形態1中，乃利用溫度檢測用二極體TD之該特性。即，使溫度檢測用二極體中流動固定電流，藉由測定溫度檢測用二極體TD之兩端之電壓值而可間接進行溫度監控。於實際應用中，藉由將如此般測定之溫度檢測二極體TD之電壓值(溫度信號)回饋至控制電路，可以不使元件動作溫度超過保證值(例如150℃~175℃)之方式進行控制。
其次，於圖7中，IGBTQ1之射極電極與射極端子ET電性連接，且亦與有別於射極端子ET之端子，即開爾文端子KT電性連接。該開爾文端子KT係藉由內部配線而與形成於半導體晶片CHP1之上表面之開爾文檢測用電極焊墊KP(參照圖5)電性連接。因此，IGBTQ1之射極端子係經由開爾文檢測用電極焊墊KP而與開爾文端子KT電性連接。該開爾文端子KT被用作主IGBTQ1之檢查用端子。亦即，於使主IBGTQ1中流動大電流之檢查時，於自IGBTQ1之射極端子ET擷取電壓取樣之情形時，因於射極端子ET中流動有大電流，故無法忽略配線電阻所引起之電壓降，而難以進行準確之導通電壓測定。因此，於本實施形態1中，設置有開爾文端子KT作為與IGBTQ1之射極端子ET 電性連接但並未流動有大電流之電壓取樣端子。亦即，於流動大電流之檢查時，藉由自開爾文端子KT測定射極電極之電壓，不受大電流之影響即可測定IGBTQ1之導通電壓。進而，開爾文端子KT亦被用作閘極驅動輸出用之電性獨立之基準針腳。
自以上而言，根據本實施形態1之半導體晶片CHP1，因以可與包含電流檢測電路及溫度檢測電路等之控制電路連接之方式構成，故可提高半導體晶片CHP1所包含之IGBTQ1之動作可靠度。
<IGBT之器件構造>
接著，對IGBTQ1之器件構造進行說明。圖8係表示本實施形態1之IGBTQ1之器件構造之剖視圖。於圖8中，IGBTQ1具有形成於半導體晶片之背面之集極電極CE(集極電極焊墊CP)；於該集極電極CE上形成有P+型半導體區域PR1。於p+型半導體區域PR1上形成有n+型半導體區域NR1，於該n+型半導體區域NR1上形成有n-型半導體區域NR2。又，於n-型半導體區域NR2上形成有p型半導體區域PR2，貫通該p型半導體區域PR2而形成有到達至n-型半導體區域NR2之溝槽TR。進而，與溝槽TR整合而形成有成為射極區域之n+型半導體區域ER。於溝槽TR之內部，例如形成有包含氧化矽膜之閘極絕緣膜GOX，介隔該閘極絕緣膜GOX而形成有閘極電極GE。該閘極電極GE例如由多晶矽膜形成，且以填入溝槽TR之方式形成。且，雖於圖8中顯示有溝槽式閘極構造，但並非限定於此，例如，雖未圖示，但亦可為形成於矽基板上之採用溝槽式閘極構造之IGBT。
於以此方式構成之IGBTQ1中，閘極電極GE係經由圖5所示之閘極電極焊墊GP而與閘極端子GT連接。同樣地，成為射極區域之n+型半導體區域ER係經由射極電極EE(射極電極焊墊EP)而與射極端子ET電性連接。成為集極區域之p+型半導體區域RP1係與形成於半導體晶片之背面之集極電極CE電性連接。
以此方式構成之IGBTQ1兼具功率MOSFET之高速開關特性與電壓驅動特性、及雙極電晶體之低導通電壓特性。
另，n+型半導體區域NR1稱為緩衝層。該n+型半導體區域NR1係為防止於IGBTQ1關斷時，自p型半導體區域PR2成長至n-型半導體球NR2內之空乏層與形成於n-型半導體區域NR2之下層之p+型半導體區域PR1相接觸之穿通現象而設置。且，出於限制自p+型半導體區域PR1對n-半導體區域NR2之電洞注入量等之目的，而設置有n+型半導體區域NR1。
<IGBT之動作>
其次，對本實施形態1之IGBTQ1之動作進行說明。首先，對IGBTQ1之開通動作進行說明。於圖8中，藉由對閘極電極GE與成為射極區域之n+型半導體區域ER之間施加足夠之正電壓，具有溝槽式閘極構造之MOSFET開通。於該情形時，構成集極區域之p+型半導體區域PR1與n-型半導體區域NR2之間成為順偏壓，而產生自p+型半導體區域RP1對n-型半導體區域NR2之電洞注入。接著，與所注入之電洞之正電荷相同之電子彙集於n-型半導體區域NR2。由此產生n-型半導體區域NR2之電阻降(傳導度調變)，IGBTQ1成為接通狀態。
雖對導通電壓加上p+型半導體區域PR1與n-型半導體區域NR2之接合電壓，但由於n-型半導體區域NR2之電阻值因傳導度調變而降低了一位數以上，故如佔據導通電阻之大半之高耐壓中，相較於功率MOSFET，IGBTQ1成為低導通電壓。因此，可知IGBTQ1為對高耐壓化有效之器件。亦即，自功率MOSFET而言，雖為謀求高耐壓化而有必要增厚成為漂移層之磊晶層之厚度，但於該情形時，導通電阻亦上升。相對於此，於IGBTQ1中，即使為謀求高耐壓化而增厚n-型半導體區域NR2之厚度，但於IGBTQ1之接通動作時會產生傳導度調變。因此，其較功率MOSFET而更可降低導通電阻。即，根據IGBTQ1， 與功率MOSFET相比，即使於謀求高耐壓化之情形時，亦可實現低導通電阻之器件。
接著，對IGBTQ1之關斷動作進行說明。若降低閘極電極GE與成為射極區域之n+型半導體區域ER之間之電壓，則具有溝槽式閘極構造之MOSFET關斷。於該情形下，停止自p+型半導體區域PR1對n-型半導體區域NR2之電洞注入，而之前注入之電洞亦逐漸消耗而減少。所殘留之電洞則直接朝p+型半導體區域PR1流出(尾電流)，於流出結束時點，IGBTQ1成為斷開狀態。如此般可使IGBTQ1進行接通/斷開動作。
<二極體之構造>
其次，圖9係表示形成有二極體FWD1之半導體晶片CHP2之外形形狀之俯視圖。圖9中顯示有半導體晶片CHP2之主面(表面)。如圖9所示，本實施形態1之半導體晶片CHP2之平面形狀呈具有長邊LS2與短邊SS2之長方形形狀。又，於呈長方形形狀之半導體晶片CHP2之表面，形成有呈長方形形狀之陽極電極焊墊ADP。另一方面，雖未圖示，但遍及半導體晶片CHP2之與表面為相反側之整個背面，形成有長方形形狀之陰極電極焊墊。
接著，對二極體FWD1之器件構造進行說明。圖10係表示二極體FWD1之器件構造之剖視圖。於圖10中，於半導體晶片之背面，形成有陰極電極CDE(陰極電極焊墊CDP)，於該陰極電極CDE上形成有n+型半導體區域NR3。又，於n+型半導體區域NR3上形成有n-型半導體區域NR4，於n-型半導體區域NR4上形成有p型半導體區域PR3。於p型半導體區域PR3與p-型半導體區域PR4上，形成有陰極電極ADE(陰極電極焊墊ADP)。陰極電極ADE例如由鋁-矽構成。
<二極體之動作>
根據以此方式構成之二極體FWD1，若對陽極電極ADE施加正電 壓，對陰極電極CDE施加負電壓，則n-型半導體區域NR4與p型半導體區域PR3之間之pn接合成為順偏壓而流動有電流。另一方面，若對陽極電極ADE施加負電壓，對陰極電極CDE施加正電壓，則n-型半導體區域NR4與p型半導體區域PR3之間之pn接合成為逆偏壓，而並未流動有電流。如此般，可使具有整流功能之二極體FWD1動作。
<改善餘地>
例如，對驅動電動汽車或混合動力汽車等之馬達一般使用PM馬達。為控制該PM馬達，需要構成逆變器電路之電子裝置，於該電子裝置中，可謀求與先前以來主要使用之PM馬達相匹配之高性能化或小型化。亦即，已針對將PM馬達用之逆變器電路具體化之電子裝置或該電子裝置之構成零件即半導體裝置，基於高性能化或小型化之觀點而進行多重改良。
然而，近年來，雖基於低成本化之考慮對SR馬達之需求增長，但與控制該SR馬達之電子裝置相匹配之高性能化或小型化卻面臨裹足不前之現狀。例如，因PM馬達用之逆變器電路之構成與SR馬達用之逆變器電路之構成不同，故構成PM馬達用之逆變器電路之電子裝置與構成SR馬達用之逆變器電路之電子裝置必然有所不同，而無法直接流用構成PM馬達用之逆變器電路之電子裝置作為構成SR馬達用之逆變器電路之電子裝置。再者，因近年來方開始著眼於有利於低成本化之SR馬達，故面臨對構成SR馬達用之逆變器電路之電子裝置之高性能化或小型化之探討滯後之現狀。
具體而言，構成SR馬達用之逆變器電路之先前之電子裝置係例如藉由於陶瓷基板上，裸體晶片組裝分別形成有IGBT之6個半導體晶片與分別形成有二極體之6個半導體晶片而實現。根據該裸體晶片組裝品，其具有電路構成可以基板佈局對應之優點，但另一方面，自生產性、通用性及可靠度之觀點而言，其亦存在改善餘地。
例如，作為相對於生產性之改善餘地，可例舉如下之一點：於裸體晶片組裝品之完成階段，即使判明1個半導體晶片不良，則其他為良品之半導體晶片亦被報廢，而導致構件損耗增大。且，作為相對於通用性之改善餘地，可例舉因尺寸或端子配置被固定化而導致安裝構成之自由度下降，或外形尺寸超出必要地大型化等幾點。進而，作為之可靠度之觀點而言之改善餘地，則可例舉因半導體晶片未被包含樹脂之密封體密封，而使半導體晶片容易直接被損傷之點。
如此般，主要因上述裸體晶片組裝品為主流，故構成SR馬達用之逆變器電路之電子裝置自生產性、通用性及可靠度之觀點而言尚存在改善之餘地，進而，自推進電子裝置之高性能化或小型化之觀點而言，亦存在進一步改善之餘地。因此，於本實施形態1中，尤其致力於用於謀求相對於構成SR馬達用之逆變器電路之電子裝置及構成該電子裝置之半導體裝置之高性能化或小型化。以下，對致力於此之本實施形態1之技術思想進行說明。
<實施形態1之半導體裝置之安裝構成>
本實施形態1之半導體裝置係關於圖2所示之逆變器電路INV者，其係將成為逆變器電路INV之構成要件之1個IGBT與1個二極體進行一個封裝化者。亦即，藉由使用6個本實施形態1之半導體裝置6，而構成成為驅動3相馬達之3相逆變器電路INV之電子裝置(功率模組)。
圖11係表示本實施形態1之半導體裝置PAC1之外觀構成之圖。具體而言，圖11(a)係自本實施形態1之半導體裝置PAC1之表面(上表面)側觀察之俯視圖、圖11(b)係自本實施形態1之半導體裝置PAC1之一側面觀察之側視圖、圖11(c)係自本實施形態1之半導體裝置PAC1之背面(下表面)側觀察之俯視圖。
如圖11所示，本實施形態1之半導體裝置PAC1具有密封體MR，其包含呈矩形形狀之樹脂。該密封體MR具有圖11(a)所示之上表面、 與該上表面為相反側之圖11(c)所示之下表面、於其厚度方向上位於上表面與下表面之間之第1側面、及與第1側面對向之第2側面。於圖11(a)及圖11(c)中圖示有構成第1側面之邊S1，且圖示有構成第2側面之邊S2。邊S1朝x方向延伸，且邊S2亦朝x方向延伸。進而，密封體MR具有與第1側面及第2側面交叉之第3側面(圖11(b))、及與第1側面及第2側面交叉且與第3側面對向之第4側面。於圖11(a)及圖11(c)中圖示有構成第3側面之邊S3，且圖示有構成第4側面之邊S4。亦即，密封體MR具有朝與x方向交叉之y方向延伸之邊S3、及與該邊S3對向之邊S4。
因此，於本實施形態1之半導體裝置PAC1中，如圖11所示，複數個引腳LD1A之各者之一部分與複數個引腳LD1B之各者之一部分自第1側面突出，且，複數個引腳LD2之各者之一部分自第2側面突出。此時，引腳LD1A構成射極端子ET，引腳LD1B構成陽極端子AT，引腳LD2構成信號端子SGT。又，俯視下，引腳LD1A與引腳LD1B係沿朝x方向(第1方向)延伸之密封體MR之邊S1並排配置。此時，構成射極端子ET之複數個引腳LD1A之各者之寬度，大於構成信號端子SGT之複數個引腳LD2之各者之寬度。同樣地，構成陽極端子AT之複數個引腳LD1B之各者之寬度，大於構成信號端子SGT之複數個引腳LD2之各者之寬度。此係考慮到雖於射極端子ET及陽極端子AT中流動有大電流而有必要儘可能地降低電阻，但與之形成對比的是於信號端子SGT中僅流動有微小之電流之故。另，於本實施形態1之半導體裝置PAC1中，如圖11(a)所示，不存在沿密封體MR之邊S3與邊S4配置之引腳。
本實施形態1之半導體裝置PAC1如圖11(c)所示，自密封體MR之背面露出晶片搭載部TAB1與晶片搭載部TAB2。該晶片搭載部TAB1與晶片搭載部TAB2係以被密封體MR物理性地分離之方式配置，其結果，晶片搭載部TAB1與晶片搭載部TAB2電性分離。亦即，本實施形 態1之半導體裝置PAC1具有因密封體MR而電性分離之晶片搭載部TAB1與晶片搭載部TAB2，晶片搭載部TAB1之背面及晶片搭載部TAB2之背面自密封體MR之背面露出。
接著，對本實施形態1之半導體裝置PAC1之內部構造進行說明。圖12係表示本實施形態1之半導體裝置PAC1之內部構造之圖。具體而言，圖12(a)與俯視圖對應、圖12(b)與藉由圖12(a)之A-A線之剖視圖對應，圖12(c)與藉由圖12(a)之B-B線之剖視圖對應。
首先，於圖12(a)中，射極端子ET即引腳LD1A具有被密封體MR密封之部分(第1部分)與自密封體MR露出之部分(第2部分)；引腳LD1A之第2部分因狹縫之形成而被分割為複數個。同樣地，陽極端子AT即引腳LD1B具有被密封體MR密封之部分(第3部分)與自密封體MR露出之部分(第4部分)，引腳LD1B之第4部分因狹縫之形成而被分割為複數個。
其次，於圖12(a)中，於密封體MR之內部，配置有矩形形狀之晶片搭載部TAB1與矩形形狀之晶片搭載部TAB2，晶片搭載部TAB1與晶片搭載部TAB2相互分離。該等晶片搭載部TAB1及晶片搭載部TAB2亦作為用於提高散熱效率之均熱片發揮功能，其等例如由以導熱率較高之銅為主要成分之材料構成。
此處，本說明書中所論及之「主要成分」，係指構成構件之構成材料中之所含最多之材料成分，例如，所謂「以銅為主要成分之材料」，意指構件材料以銅含有最多。於本說明書中，「主要成分」該表達之使用係為了表現例如雖構件基本上是由銅構成，但並不排除除此以外亦包含其他雜質之情形而使用。
於晶片搭載部TAB1上，介隔導電型接著材ADH1而搭載有形成有IGBT之半導體晶片CHP1。此時，將搭載有半導體晶片CHP1之面定義為晶片搭載部TAB1之第1上表面，將與該第1上表面為相反側之面定 義為第1下表面。於該情形時，半導體晶片CHP1搭載於晶片搭載部TAB1之第1上表面上。具體而言，形成有IGBT之半導體晶片CHP1係以與形成於半導體晶片CHP1之背面之集極電極CE(集極電極焊墊CP)(參照圖6及圖8)，經由導電性接著劑ADH1而與晶片搭載部TAB1之第1上表面接觸之方式配置。於該情形時，形成於半導體晶片CHP1之表面之射極電極焊墊EP及複數個電極焊墊面朝上。
另一方面，於晶片搭載部TAB2上，藉由導電性接著劑ADH1而搭載有形成有二極體之半導體晶片CHP2。此時，將搭載有半導體晶片CHP2之面定義為晶片搭載部TAB2之第2上表面，將與該第2上表面為相反側之面定義為第2下表面。於該情形時，半導體晶片CHP2搭載於晶片搭載部TAB2之第2上表面上。具體而言，形成有二極體之半導體晶片CHP2係以形成於半導體晶片CHP2之背面之陰極電極焊墊經由導電性接著劑ADH1而與晶片搭載部TAB2之第2上表面接觸之方式配置。於該情形時，形成於半導體晶片CHP2之表面之陽極電極焊墊ADP面朝上。因此，於本實施形態1之半導體裝置PAC1中，晶片搭載部TAB1與晶片搭載部TAB2電性分離。基於此，以與晶片搭載部TAB1之第1上表面接觸之方式配置之半導體晶片CHP1之集極電極CE(集極電極焊墊CP)(參照圖6及圖8)，與以與晶片搭載部TAB2之第2上表面接觸之方式配置之半導體晶片CHP2之陰極電極焊墊電性分離。
另，於圖12(a)中，晶片搭載部TAB1之平面面積大於形成有IGBT之半導體晶片CHP1之平面面積，且，晶片搭載部TAB2之平面面積亦大於形成有二極體之半導體晶片CHP2之平面面積。
接著，如圖12(a)所示，於半導體晶片CHP1之射極電極焊墊EP上，藉由導電性接著材而配置有導電性構件，即導電夾CLP1。又，該導電夾CLP1係經由導電性接著材而與射極端子ET連接。因此，半導體晶片CHP1之射極電極焊墊EP係經由導電夾CLP1而與射極端子ET 電性連接。該導電夾CLP1例如由以銅為主要成分之板狀構件構成。即，於本實施形態1中，因自半導體晶片CHP1之射極電極焊墊EP跨及射極端子ET而流動有大電流，故為能流動大電流，而使用可確保較大之面積之導電夾CLP1。
又，如圖12(a)所示，於半導體晶片CHP1之表面，形成有複數個電極焊墊，該複數個電極焊墊之各者係藉由導電性構件即導線W而與信號端子SGT電性連接。具體而言，複數個電極焊墊包含：閘極電極焊墊GP、溫度檢測用電極焊墊TCP、溫度檢測用電極焊墊TAP、電流檢測用電極焊墊SEP、及開爾文檢測用電極焊墊KP。又，閘極電極焊墊GP與信號端子SGT之一者即閘極端子GT利用導線W而電性連接。同樣地，溫度檢測用電極焊墊TCP與信號端子SGT之一者、即溫度檢測用端子TCT利用導線W而電性連接；溫度檢測用電極焊墊TAP與信號端子SGT之一者、即溫度檢測用端子TAT利用導線W而電性連接。且，電流檢測用電極焊墊SEP與信號端子SGT之一者、即電流檢測用端子SET利用導線W而電性連接；開爾文檢測用電極焊墊KP與開爾文端子KT利用導線W而電性連接。此時，導線W係例如由以金、銅或鋁為主要成分之導電構件構成。
另一方面，如圖12(a)所示，於半導體晶片CHP2之陽極電極焊墊ADP上，藉由導電性接著材而配置有導電性構件即導電夾CLP2。又，該導電夾CLP2係經由導電性接著材而與陽極端子AT連接。因此，半導體晶片CHP2之陽極電極焊墊ADP係經由導電夾CLP2而與陽極端子AT電性連接。該導電夾CLP2係例如由以銅為主要成分之板狀構件構成。即，於本實施形態1中，因自半導體晶片CHP2之陽極電極焊墊ADP跨及陽極端子AT而流動有大電流，故為能流動大電流，而使用可確保較大之面積之導電夾CLP2。
此處，如圖12(a)所示，俯視下，晶片搭載部TAB2配置於密封體 MR之邊S1(參照圖11(a))與晶片搭載部TAB1之間。基於此，半導體晶片CHP2係以位於半導體晶片CHP1與射極端子ET(及陽極端子AT)之間之方式，搭載於晶片搭載部TAB2上，且，半導體晶片CHP1係以位於半導體晶片CHP2與信號端子SGT之間之方式，搭載於晶片搭載部TAB1上。
換言之，射極端子ET、陽極端子AT、半導體晶片CHP2、半導體晶片CHP1及信號端子SGT係沿y方向而配置。具體而言，俯視下，半導體晶片CHP2係以較半導體晶片CHP1更靠近射極端子ET及陽極端子AT之方式，搭載於晶片搭載部TAB2上，且，半導體晶片CHP1係以較半導體晶片CHP2更靠近信號端子SGT之方式，搭載於晶片搭載部TAB1上。
又，俯視下，以閘極電極焊墊GP較射極電極焊墊EP更靠近信號端子SGT之方式，半導體晶片CHP1搭載於晶片搭載部TAB1上。再換言之，以俯視下包含閘極電極焊墊GP、溫度檢測用電極焊墊TCP、溫度檢測用電極焊墊TAP、電流檢測用電極焊墊SEP、開爾文檢測用電極焊墊KP之複數個電極焊墊較射極電極焊墊EP更靠近信號端子SGT之方式，半導體晶片CHP1搭載於晶片搭載部TAB1上。換言之，俯視下，半導體晶片CHP1之複數個電極焊墊亦可沿半導體晶片CHP1之邊中之最靠近信號端子SGT之邊而配置。此時，如圖12(a)所示，俯視下，導電夾CLP1係以未與包含閘極電極焊墊GP之複數個電極焊墊及複數條導線W之任一者重疊之方式配置。
進而，於圖12(a)中，導電夾CLP1與導電夾CLP2電性分離。因此，若考慮晶片搭載部TAB1與晶片搭載部TAB2電性分離，且導電夾CLP1與導電夾CLP2電性分離，則於本實施形態1之半導體裝置PAC1中，射極端子ET與陽極端子AT電性分離。
又，俯視下，導電夾CLP1係以與半導體晶片CHP2重疊之方式配 置。具體而言，如圖12(a)所示，俯視下，半導體晶片CHP之陽極電極焊墊ADP係以其之一部分與導電夾CLP1重疊之方式，形成於半導體晶片CHP2之表面上，且，導電夾CLP2以覆蓋陽極電極焊墊ADP之方式，與陽極電極焊墊ADP電性連接。藉此，導電夾CLP1係以與位於陽極電極焊墊ADP上之導電夾CLP2之一部分重疊之方式配置。
於以此方式構成內部之半導體裝置PAC1中，以密封體MR密封半導體晶片CHP1、半導體晶片CHP2、晶片搭載部TAB1之一部分、晶片搭載部TAB2之一部分、引腳LD1A之一部分、引腳LD1B之一部分、複數個信號端子SGT之各者之一部分、導電夾CLP1、導電夾CLP2及導線W。
接著，如圖12(b)及圖12(c)所示，於晶片搭載部TAB1上，藉由導電性接著材ADH1而搭載形成有IGBT之半導體晶片CHP1，於晶片搭載部TAB2上，藉由導電性接著材ADH1而搭載有形成有二極體之半導體晶片CHP2。
又，如圖12(b)所示，於半導體晶片CHP1之表面上，藉由導電性接著劑ADH2而配置有導電夾CLP1。該導電夾CLP1通過半導體晶片CHP2之上方而延伸，其與射極端子ET因導電性接著材ADH2而連接。射極端子ET之一部分自密封體MR露出。且，半導體晶片CHP1與配置於與射極端子ET為相反側之信號端子SGT由導線W連接，信號端子SGT之一部分亦自密封體MR露出。
圖13係將圖12(b)之區域AR1放大顯示之圖。如圖13所示，可知，導電夾CLP1於藉由導電性接著材ADH2而搭載於半導體晶片CHP2上之導電夾CLP2之上方延伸。亦即，如圖13所示，可知，導電夾CLP1與導電夾CLP2離隔，且以跨越導電夾CLP2之一部分之方式配置。基於此，導電夾CLP1與導電夾CLP2物理上分離，其結果，可知，導電夾CLP1與導電夾CLP2係以電性分離之方式配置。
又，如圖12(c)所示，於半導體晶片CHP2之表面上，藉由導電性接著劑ADH2而配置有導電夾CLP2。該導電夾CLP2與陽極端子AT由導電性接著材ADH2連接，陽極端子AT之一部分自密封體MR露出。
此處，如圖12(b)及圖12(c)所示，晶片搭載部TAB1之下表面自密封體MR之下表面露出，該露出之晶片搭載部TAB1之下表面成為集極端子。又，晶片搭載部TAB1之下表面於將半導體裝置PAC1安裝於安裝基板時，成為可與形成於安裝基板上之配線進行錫焊之面。
同樣地，晶片搭載部TAB2之下表面自密封體MR之下表面露出，該露出之晶片搭載部TAB2之下表面成為陰極端子。又，晶片搭載部TAB2之下表面於將半導體裝置PAC1安裝於安裝基板時，成為可與形成於安裝基板上之配線進行錫焊之面。
此時，如圖12(b)及圖12(c)所示，因晶片搭載部TAB1與晶片搭載部TAB2電性分離，故晶片搭載部TAB1之下表面即集極端子與晶片搭載部TAB2之下表面即陰極端子電性分離。
另，如圖12(b)及圖12(c)所示，晶片搭載部TAB1之厚度或晶片搭載部TAB2之厚度，大於射極端子ET之厚度、陽極端子AT之厚度或信號端子SGT之厚度。
於本實施形態1之半導體裝置PAC1中，對導電性接著材ADH1及導電性接著劑ADH2，例如可將環氧樹脂等材料作為黏合劑，使用含有銀填充劑(Ag填充劑)之銀焊料。因該銀焊料為成分不含鉛之無鉛材料，故具有對環境無害之優點。且，因銀焊料具有優異之溫度循環性或功率循環性，故可獲得可提高半導體裝置PAC1之可靠度之優點。進而，於使用銀焊料之情形時，例如，因可對焊錫之回流焊處理所使用之真空回流焊裝置，以成本較低之烘烤爐進行銀焊料之熱處理，故亦可獲得半導體裝置PAC1之組裝設備費用降低之優點。
另，導電性接著材ADH1及導電性接著劑ADH2並非限定於銀焊 料，而例如亦可使用焊錫。於使用焊錫作為導電性接著材ADH1及導電性接著劑ADH2之情形時，因焊錫之導電率較高，故可獲得可降低半導體裝置PAC1之導通電阻之優點。即，藉由使用焊錫，例如可謀求必須降低導通電阻之逆變器所使用之半導體裝置PAC1之性能之提高。
接著，本實施形態1之半導體裝置PAC1作為製品而完成後，被安裝於電路基板(安裝基板)。於該情形時，半導體裝置PAC1與安裝基板之連接係使用焊錫。於藉由焊錫連接之情形時，因使焊錫熔融而進行連接，故必須進行加熱處理(回流焊)。
因此，於半導體裝置PAC1與安裝基板之連接所使用之焊錫和上述半導體裝置PAC1之內部所使用之焊錫為相同材料之情形時，因連接半導體裝置PAC1與安裝基板時所實施之熱處理(回流焊)，半導體裝置PAC1之內部所使用之焊錫亦產生熔融。於該情形下，會產生因焊錫熔融引起之體積膨脹使密封半導體裝置PAC1之樹脂產生龜裂，或熔融之焊錫洩漏至外部等不良。
基於此，半導體裝置PAC1之內部係使用高熔點焊錫。於該情形時，連接半導體裝置PAC1與安裝基板時所實施之熱處理(回流焊)，不會使於半導體裝置PAC1之內部所使用之高熔點焊錫熔融。其結果，可防止高熔點焊錫熔融引起之體積膨脹使密封半導體裝置PAC1之樹脂產生龜裂，或熔融之焊錫洩漏至外部等不良。
半導體裝置PAC1與安裝基板之連接所使用之焊錫例如使用以Sn(錫)-銀(Ag)-銅(Cu)為代表之熔點為220℃左右之焊錫，於回流焊時，半導體裝置PAC1被加熱至260℃左右為止。因此，例如，本說明書中所言及之高熔點焊錫，意指即使被加熱至260℃左右亦不會熔融之焊錫。若例舉具代表性者，例如有熔點為300℃以上、回流焊溫度為350℃左右、含有90重量%以上之Pb(鉛)之焊錫。
基本上，於本實施形態1之半導體裝置PAC1中，假定導電性接著材ADH1與導電性接著材ADH2為相同之材料成分。但，並非限定於此，例如，亦可由不同之材料成分構成構成導電性接著材ADH1之材料與構成導電性接著材ADH2之材料。
如以上般安裝構成本實施形態1之半導體裝置PAC1。
<實施形態1之半導體裝置之特徵>
其次，對本實施形態1之半導體裝置PAC1之特徵點進行說明。如圖12(a)所示，本實施形態1之第1特徵點在於：作為成為SR馬達用之逆變器電路之構成要件之半導體裝置，而實現將形成有IGBT之1個半導體晶片CHP1與形成有二極體之1個半導體晶片CHP2進行1個封裝化之半導體裝置PAC1(封裝品)。
例如，構成SR馬達用之逆變器電路之先前之電子裝置係藉由於陶瓷基板上，將分別形成有IGBT之6個半導體晶片與分別形成有二極體之6個半導體晶片進行裸體晶片組裝而實現。根據該裸體晶片組裝品，其具有電路構成可以基板佈局對應之優點，與此同時，自生產性或通用性之觀點而言，亦存在改善之餘地。
具體而言，作為裸體晶片組裝品之缺點，可例舉於裸體晶片組裝品完成階段，即使判明1個半導體晶片不良，則其他為良品之半導體晶片亦被報廢，而導致構件損耗增加之點。且，裸體晶片組裝品亦存在因尺寸或端子配置被固定化，而導致安裝構成之自由度較小，或外形尺寸超出必要地大型化等缺點。進而，因由包含樹脂之密封體將半導體晶片密封，故亦存在半導體裝置容易直接被損傷之缺點。
如此，因構成SR馬達用之逆變器電路之先前之電子裝置為裸體晶片組裝品，故自裸體晶片組裝品特有之生產性、通用性及可靠度之觀點而言亦存在改善餘地，於構成SR馬達用之逆變器電路之電子裝置中，存在對其高性能化或小型化有待充分探討之局面。即，於構成 SR馬達用之逆變器電路之先前之電子裝置中，作為該電子裝置之構成要件，前提係為裸體晶片組裝品，而缺失採用除裸體晶片組裝品以外之構成要件之觀點。亦即，使用經封裝化之半導體裝置作為構成SR馬達用之逆變器電路之電子裝置之構成要件之思想幾乎不存在。
關於該點，本實施形態1之基本思想係使用經封裝化之半導體裝置作為構成SR馬達用之逆變器電路之電子裝置之構成要件之思想。具體而言，於本實施形態1中，作為成為SR馬達用之逆變器電路之構成要件之半導體裝置，而實現將形成有IGBT之1個半導體晶片CHP1與形成有二極體之1個半導體晶片CHP2進行1個封裝化之半導體裝置PAC1。又，根據本實施形態1，藉由使用複數個已判定為良品之封裝品(半導體裝置PAC1)，構成SR馬達用之逆變器電路之電子裝置。因此，於本實施形態1中，例如，即使複數個封裝品中之一部分混雜有不良品，亦可容易地替換該不良品本身。亦即，根據本實施形態1，因由複數個封裝品構成SR馬達用之逆變器電路之電子裝置，故可容易地替換不良品之封裝品本身，藉此，可防止其他為良品之封裝品被報廢。其結果，根據本實施形態1，可大幅減少構件損耗，從而可謀求製造成本之降低。
即，於裸體晶片組裝品之情形時，具有於陶瓷基板上將複數個半導體晶片予以裸體晶片安裝，以導線連接各個半導體晶片之焊墊與陶瓷基板之端子之構成。於該情形時，即使判明複數個半導體晶片中之一部分之半導體晶片為不良品，亦無法容易地替換不良品之半導體晶片本身。原因在於，可認為：因不良品之半導體晶片本身以導線與陶瓷基板連接，即使取下該不良品之半導體晶片，並以新的為良品之半導體晶片進行替換，該替換之半導體晶片與陶瓷基板之打線接合並非易事。
相對於此，於本實施形態1中，因由複數個封裝品構成SR馬達用 之逆變器電路之電子裝置，故可容易地替換不良品之封裝本身。原因在於，於取下不良品之封裝品後且安裝新的為良品之封裝品時，無須如裸體晶片組裝般進行打線接合，而只要將自封裝品突出之端子以焊錫或銀焊料接合於安裝基板即可之故。亦即，與裸體晶片組裝品之替換作業相比，封裝品之替換作業極為簡單，其結果，可防止其他良品被報廢。
進而，本實施形態1之封裝品相較於裸體晶片組裝品，可增大尺寸或端子配置之自由度，藉由活用該自由度，亦具有可謀求外形尺寸之小型化之優點。且，因其係構成為以包含樹脂之密封體密封半導體晶片之複數個封裝品，故相較於裸體晶片組裝品，其亦具有可減少對半導體晶片之直接性損傷之優點。自以上而言，根據對SR馬達用之逆變器電路之電子裝置之構成要件採用封裝品(半導體裝置PAC1)之本實施形態1之第1特徵點，具有可推進電子裝置之成本降低、小型化、及高可靠度之優越性。
接著，本實施形態1之第2特徵點在於致力於經1個封裝化之半導體裝置PAC1實現SR馬達專用構成之點。以下，對本實施形態1之第2特徵點之具體構成進行說明。
例如，如圖4(a)所示，於PM馬達用之逆變器電路中，上橋臂由IGBTQ1與二極體FWD1構成，下橋臂由IGBTQ2與二極體FWD2構成，位於上橋臂與下橋臂之間之端子TE(U)與PM馬達之U相連接。亦即，於PM馬達用之逆變器電路中，將1個端子TE(U)與PM馬達之U相連接。
相對於此，如圖4(b)所示，SR馬達用之逆變器電路亦同樣地，上橋臂由IGBTQ1與二極體FWD1構成，下橋臂由IGBTQ2與二極體FWD2構成，於上橋臂與下橋臂之間設有2個端子TE(U1)與端子TE(U2)。又，該等2個端子TE(U1)與端子TE(U2)與SR馬達連接。即， 於SR馬達用之逆變器電路中，於上橋臂與下橋臂之間設有相互分離之端子TE(U1)與端子TE(U2)，此點與於上橋臂與下橋臂之間僅設有1個端子TE(U)之PM馬達用之逆變器電路不同。
因此，若著眼於SR馬達用之逆變器電路之上橋臂，則在於IGBTQ1之射極係與端子TE(U1)連接，二極體FWD1之陽極係與端子TE(U2)連接。其意味著若考慮端子TE(U1)與端子TE(U2)相互分離，則IGBTQ1之射極與二極體FWD1之陽極相互分離。另一方面，若著眼於SR馬達用之逆變器電路之下橋臂，則在於IGBTQ2之集極係與端子TE(U2)連接，二極體FWD2之陽極係與端子TE(U1)連接。其意味著若考慮端子TE(U1)與端子TE(U2)相互分離，則IGBTQ2之集極與二極體FWD2之陰極相互分離。基於此，為使經1個封裝化之半導體裝置PAC1實現SR馬達專用構成，且以可適用於上橋臂與下橋臂兩者之方式構成，則必須以IGBT之射極與二極體之陽極相互分離，且IGBT之集極與二極體之陰極相互分離之方式，安裝構成半導體裝置PAC1。實際上，本實施形態1之半導體裝置PAC1已實現IGBT之射極與二極體之陽極相互分離，且IGBT之集極與二極體之陰極相互分離之安裝構成，該安裝構成為本實施形態1之第2特徵點。
具體而言，於圖12(a)中，搭載有形成有IGBT之半導體晶片CHP1之晶片搭載部TAB1與搭載有形成有二極體之半導體晶片CHP2之晶片搭載部TAB2電性分離。此意味著，若考慮形成有IGBT之半導體晶片CHP1之背面作為集極發揮功能，形成有二極體之半導體晶片CHP2之背面作為陰極發揮功能，則晶片搭載部TAB1與晶片搭載部TAB2電性分離係IGBT之集極與二極體之陰極電性分離。藉此，本實施形態1之半導體裝置PAC1係藉由使晶片搭載部TAB1與晶片搭載部TAB2電性分離之構成，實現IGBT之集極與二極體之陰極電性分離之構成。
其次，如圖12(a)所示，形成於半導體晶片CHP1之表面之射極電 極焊墊EP與導電夾CLP1電性連接，且，該導電夾CLP1與射極端子ET電性連接。另一方面，形成於半導體晶片CHP2之表面之陽極電極焊墊ADP與導電夾CLP2電性連接，且，該導電夾CLP2與陽極端子AT電性連接。此時，於本實施形態1之半導體裝置PAC1中，導電夾CLP1與導電夾CLP2電性分離。此意味著，射極電極焊墊EP與陽極電極焊墊ADP電性分離。換言之，射極端子ET與陽極端子AT電性分離。藉此，本實施形態1之半導體裝置PAC1係藉由使導電夾CLP1與導電夾CLP2電性分離之構成，實現IGBT之集極與二極體之陰極電性分離之構成。
自以上而言，於本實施形態1之半導體裝置PAC1中，根據使晶片搭載部TAB1與晶片搭載部TAB1電性分離，且使導電夾CLP1與導電夾CLP2電性分離之第2特徵點，IGBT之射極與二極體之陽極相互分離，且，IGBT之集極與二極體之陰極相互分離。其結果，根據本實施形態1之半導體裝置PAC1，經1個封裝化之半導體裝置PAC1可實現SR馬達專用之安裝構成，且可實現可適用於上橋臂與下橋臂兩者之構成。
另，於本實施形態1之半導體裝置PAC1中，期望使晶片搭載部TAB1與晶片搭載部TAB2電性分離，且使導電夾CLP1與導電夾CLP2電性分離。其原因在於，根據該構成之半導體裝置PAC1，其可使用於必須使IGBT之射極與二極體之陽極電性分離之上橋臂，亦可使用於必須使IGBT之集極與二極體之陰極電性分離之下橋臂之故。亦即，根據本實施形態1之第2特徵點，因可以同一構造應對上橋臂與下橋臂兩者，故可獲得可謀求零件之共用化之優點。
此外，於本實施形態1之半導體裝置PAC1中，只要至少使晶片搭載部TAB1與晶片搭載部TAB2電性分離，或至少使導電夾CLP1與導電夾CLP2電性分離即可。例如，只要實現使晶片搭載部TAB1與晶片搭載部TAB2電性分離之構成，則亦可將導電夾CLP1與導電夾CLP2一體 化並使其電性連接。於該情形下，雖因射極端子ET與陽極端子AT電性連接而無法使用於上橋臂，但由於已實現將IGBT之集極與二極體之陰極電性分離之構成，故可使用於下橋臂。另一方面，例如，若可實現使導電夾CLP1與導電夾CLP2電性分離之構成，則亦可將晶片搭載部TAB1與晶片搭載部TAB2一體化並使其電性連接。於該情形時，雖因IGBT之集極與二極體之陰極電性連接而無法使用於下橋臂，但由於已實現將IGBT之射極與二極體之陽極電性分離之構成，故可使用於上橋臂。
亦即，雖本實施形態1之半導體裝置PAC1自使用於上橋臂及下橋臂兩者之觀點而言，期望具有本實施形態1之第2特徵點，但於可分開構成上橋臂專用零件與下橋臂專用零件之情形時，只要至少晶片搭載部TAB1與晶片搭載部TAB2電性分離，或導電夾CLP1與導電夾CLP2電性分離即可。
接著，本實施形態1之第3特徵點在於：例如如圖12(a)所示，以俯視下位於射極端子ET及陽極端子AT與形成有IGBT之半導體晶片CHP1之間之方式，將形成有二極體之半導體晶片CHP2搭載於晶片搭載部TAB2上。換言之，本實施形態1之第3特徵點亦可為以較形成有IGBT之半導體晶片CHP1更靠近射極端子ET及陽極端子AT之方式，配置有形成有二極體之半導體晶片CHP2。
藉此，可獲得以下所示之優點。例如，根據本實施形態1之第3特徵點，可縮短將形成有二極體之半導體晶片CHP2之陽極電極焊墊ADP與陽極端子AT連接之導電夾CLP2之長度。此意味著可降低導電夾CLP2之寄生電阻，其結果，可減少二極體之熱損失。尤其，於SR馬達用之逆變器電路中，因二極體之熱損失之比例較大，故自減少二極體之熱損失比例之觀點而言，本實施形態1之第3特徵點較有用。
以下，對該點進行具體說明。圖14係用於說明IGBT之熱損失與 二極體之熱損失之比例於SR馬達與PM馬達不同之結構之圖。於圖14中，首先，著眼於PM馬達進行說明。
於PM馬達中，PM馬達之構成要件，即U相線圈、V相線圈及W相線圈係星形接線，以U相線圈+V相線圈→V相線圈+W相線圈→W相線圈+U相線圈之方式，以2相為單位而切換電流。具體而言，如圖14之右圖所示，於PM馬達用之逆變器電路中，與U相線圈對應而設有包含IGBTQ1(U)與二極體FWD1(U)之上橋臂、及包含IGBTQ2(U)與二極體FWD2(U)之下橋臂。同樣地，於PM馬達用之逆變器電路中，與V相線圈對應而設有包含IGBTQ1(V)與二極體FWD1(V)之上橋臂、及包含IGBTQ2(V)與二極體FWD2(V)之下橋臂。此時，首先，電流I1A以IGBTQ1(U)→U相線圈→V相線圈→IGBTQ2(V)之路徑流動。其為流動於IGBT之主電流。又，若產生對U相線圈+V相線圈→V相線圈+W相線圈之切換，則電流I1B以W相線圈→V相線圈→IGBTQ2(V)之路徑流動。此時，因U相線圈切離，不再流動主電流，故累積於U相線圈之能量作為回生電流I2而釋放。於如此般動作之PM馬達用之逆變器電路中，主電流跨及U相線圈與V相線圈之2相而流動，另一方面，自單一相(U相)流動回生電流。因此，PM馬達用之逆變器電路具有驅動2相之主電流大於自單一相(U相)產生之回生電流之特徵。其結果，流動於IGBT之主電流大於流動於二極體之回生電流，藉此，PM馬達用之逆變器電路之熱損失之比例例如成為IGBT：二極體=8：2。此意味著於PM馬達用之逆變器電路中，因回生電流流動於二極體而產生之熱損失之影響較小。
相對於此，於SR馬達中，與SR馬達之構成要件即U相線圈對應而設有上橋臂及下橋臂。具體而言，如圖14之左圖所示，於SR馬達用之逆變器電路中，與U相線圈對應而設有包含IGBTQ1與二極體FWD1之上橋臂、及包含IGBTQ2與二極體FWD2之下橋臂。此時，首 先，電流I1以IGBTQ1→U相線圈→IGBTQ2之路徑流動。其為流動於IGBT之主電流。又，若產生自U相線圈對V相線圈之切換，則因U相線圈切離不再流動主電流，故累積於U相線圈之能量作為回生電流I2而釋放。如此般動作之SR馬達用之逆變器電路具有流動於IGBT之主電流與流動於二極體之回生電流具有同一電流值之特徵。其結果，流動於IGBT之主電流與流動於二極體之回生電流變得相等，藉此，SR馬達用之逆變器電路之熱損失之比例例如成為IGBT：二極體=5：5。此意味著SR馬達用之逆變器電路相較於PM馬達用之逆變器電路，因回生電流流動於二極體而產生之熱損失之影響更大。因此，SR馬達用之逆變器相較於PM馬達用之逆變器電路，則更有必要降低二極體之熱損失。
關於該點，本實施形態1之半導體裝置PAC1具有如下之第3特徵點：以較形成有IGBT之半導體晶片CHP1更靠近射極端子ET及陽極端子AT之方式，配置有形成有二極體之半導體晶片CHP2。根據該第3特徵點，可縮短將形成有二極體之半導體晶片CHP2之陽極電極焊墊ADP與陽極端子AT連接之導電夾CLP2之長度。此意味著可降低導電夾CLP2之寄生電阻，其結果，意味著可減少二極體之熱損失。因此，於SR馬達用之逆變器電路中，如圖14所示，可知，因二極體之熱損失之比例較大，故自減少二極體之熱損失比例之觀點而言，本實施形態1之第3特徵點較有用。
進而，根據本實施形態1之第3特徵點，亦可獲得以下所示之優點。亦即，於本實施形態1中，二極體具有為釋放負荷所含有之電感所累積之電磁能量而使流動回流電流(回生電流)之功能。此時，來自負荷之回生電流朝形成於半導體晶片CHP2之二極體流動。於該情形時，例如，若陽極端子AT與形成有二極體之半導體晶片CHP2之間之距離變長，則連結陽極端子AT與二極體之間之配線(導電夾CLP2)之 寄生電感變大。其結果，該導電夾CLP2之寄生電感對自陽極端子AT至二極體之回生電流之流入造成妨礙。即，因寄生電感具有儘可能地遏制電流之變化之功能，故例如妨礙回生電流自陽極端子AT至二極體之流動趨勢。因此，若連結陽極端子AT與二極體之間之導電夾CLP2之寄生電感變大，則難以產生回生電流朝二極體之流入。
基於此，即使為流動回生電流而設置有二極體，但若連結陽極端子AT與二極體之導電夾CLP2之寄生電感變大，則無法充分發揮使流動回生電流之二極體之功能。因此，期望儘可能地縮短連結陽極端子AT與二極體之導電夾CLP2之長度，減少導電夾CLP2之寄生電感。
關於該點，於本實施形態1中，根據上述第3特徵點，以靠近陽極端子AT之方式配置形成有二極體之半導體晶片CHP2。因此，連結陽極端子AT與二極體之導電夾CLP2之長度變短，由此，可減少導電夾CLP2之寄生電感。藉此，根據本實施形態1，回生電流自陽極端子AT朝二極體順暢地流入，從而可充分發揮使流動回生電流之二極體之功能。
其次，因本實施形態1之半導體裝置PAC1具有上述第3特徵，故例如如圖12(a)所示，以跨越形成有二極體之半導體晶片CHP2之方式配置使形成有IGBT之半導體晶片CHP1之射極電極焊墊EP與射極端子ET電性連接之導電夾CLP1。以此為前提，本實施形態1之第4特徵點在於：以俯視下該導電夾CLP1和使半導體晶片CHP2與陽極端子AT電性連接之導電夾CLP2之一部分重疊之方式配置。即，於本實施形態1中，具有上述第3特徵點之結果必然是導電夾CLP1跨越半導體晶片CHP2之上方，而使導電夾CLP2延伸至與該導電夾CLP1平面性重疊之區域為止之點，則蘊含本實施形態1之第4特徵點。根據該第4特徵點，可增大半導體晶片CHP2與導電夾CLP2之接觸面積。此意味著可減少導電夾CLP2之寄生電阻，藉由上述第3特徵點之減少導電夾CLP2 之寄生電阻之效果與第4特徵點之減少導電夾CLP2之寄生電阻之效果之相乘效果，根據本實施形態1，尤其可大幅減少SR馬達用之逆變器電路中容易明顯化之二極體之熱損失。
接著，本實施形態1之第5特徵點在於：例如如圖12(a)所示，射極端子ET及陽極端子AT自密封體MR之邊S1突出，且信號端子SGT自密封體MR之邊S2突出。亦即，射極端子ET及陽極端子AT所突出之密封體MR之邊與信號端子SGT所突出之密封體MR之邊不同之點，蘊含本實施形態1之第5特徵點。更詳細而言，信號端子SGT自與射極端子ET及陽極端子AT所突出之密封體MR之邊對向之邊突出。
於該情形時，例如，可獲得以下所示之優點。首先，第1優點如圖12(a)所示，係可遍及密封體MR之邊S1配置射極端子ET及陽極端子AT。即，假定本實施形態1之半導體裝置PAC1適用於流動數百A之大電流之逆變器電路。因此，必須充分確保流動有大電流之射極端子ET及陽極端子AT之電流路徑。關於該點，於本實施形態1中，可遍及密封體MR之一邊即邊S1，配置射極端子ET及陽極端子AT。此意味著可充分確保射極端子ET及陽極端子AT之電流路徑。其結果，根據本實施形態1，因可充分確保成為電流路徑之射極端子ET及陽極端子AT，故可適用於流動數百A之大電流之逆變器電路，且亦可降低射極端子ET及陽極端子AT之電阻。亦即，於本實施形態1中，因射極端子ET及陽極端子AT所突出之密封體MR之邊，與信號端子SGT所突出之密封體MR之邊不同，故無需考慮信號端子SGT之佔有空間即可增大射極端子ET之寬度及陽極端子AT之寬度。基於此，根據本實施形態1，由於可充分確保射極端子ET及陽極端子AT之佔有面積，故可提供可對應大電流，且亦有助於藉由降低電阻而減少消耗電力之高性能之半導體裝置PAC1。
其次，第2優點如圖12(a)所示，其係因射極端子ET及陽極端子 AT與信號端子SGT配置於相互對向之邊，故可不受導電夾CLP1及導電夾CLP2之配置位置之制約地配置導線W。例如，於圖12(a)中，形成有二極體之半導體晶片CHP2之表面之陽極電極焊墊ADP與配置於密封體MR之邊S1側之陽極端子AT因導電夾CLP2而電性連接，且，形成有IGBT之半導體晶片CHP1之射極電極焊墊EP與配置於密封體MR之邊S1側之射極端子ET因導電夾CLP1而電性連接。
另一方面，形成於半導體晶片CHP1之表面之複數個電極焊墊與配置於密封體MR之邊S2側之信號端子SGT因導線W而電性連接。因此，因射極端子ET及陽極端子AT配置於邊S1側，且信號端子SGT配置於邊S2側，故與射極端子ET連接之導電夾CLP1或與陽極端子AT連接之導電夾CLP2，和與信號端子SGT連接之導線W可相互不受制約地配置。
尤其，於半導體晶片CHP1中，以於邊S1側配置射極電極焊墊EP，且於邊S2側配置複數個電極焊墊之方式，藉由與佈局構成射極電極焊墊EP與複數個電極焊墊之相乘效果，如圖12(a)所示，導電夾CLP1與導線W可相互不受制約地配置。此意味著，例如，可以信號端子SGT與複數個電極焊墊之距離變小之方式，縮短導線W之長度。其結果，可減少導線W中存在之寄生電感，藉此，可提高電路動作之穩定性。
進而，第3優點如圖12(b)及圖12(c)所示，其係引腳自密封體MR之兩側突出，將半導體裝置PAC1安裝於配線基板時之安裝穩定性提高。詳細而言，本實施形態1之半導體裝置PAC1係將自密封體MR突出之引腳加工成鷗翼(gull wing)形狀，藉由該經加工之引腳與配線基板之端子電性。因此，於引腳自密封體MR之兩側突出之構造之情形時，平衡性良好，半導體裝置PAC1之對配線基板安裝穩定性提高，藉此，半導體裝置PAC1之安裝時之位置精度提高，及可提高焊錫連 接可靠度。
接著，第4優點尤其於數百A之大電流用途中更為顯著。例如，於圖12(a)及圖12(b)中，於本實施形態1之半導體裝置PAC1中，大電流以自晶片搭載部TAB1之下表面即集極端子起，形成於半導體晶片CHP1之內部之IGBT→形成於半導體晶片CHP1之表面之射極電極焊墊EP→導電夾CLP1→射極端子ET之電流路徑流動。因此，根據安倍定律，只要電流流動則電流周圍必然會產生磁場。該磁場之強度係電流越大則越大。因此，流動之電流越大，則所產生之磁場亦越大。此時，於流動有大電流之射極端子ET之附近存在信號端子ST之情形時，磁場之影響將及於信號端子SGT。具體而言，由所產生之磁場引起之電磁感應雜訊施加至信號端子SGT。於該情形時，尤其，若對信號端子SGT中之閘極端子GT施加電磁感應雜訊，則例如會出現對IGBT之閘極電極施加設定值以上之電壓之狀況，因此而有IGBT被損壞之虞。且，除閘極端子GT以外之信號端子SGT亦有因雜訊之重疊而產生電流檢測電路或溫度檢測電路等之誤動作之虞。即，若於流動有大電流之射極端子ET之附近配置信號端子SGT，則藉由因大電流而產生之較大磁場，電磁感應雜訊亦變大，其不良影響亦及於信號端子SGT。即，因信號端子SGT係微弱之電流信號或電壓信號之傳送路徑，故必須極力抑制大電流之強磁場所引起之電磁感應雜訊之影響。
關於該點，於本實施形態1之半導體裝置PAC1中，根據上述第5特徵點，流動大電流之射極端子ET與傳送微弱之信號之信號端子SGT配置於相互對向之邊，且以間隔最大之方式配置。因此，根據本實施形態1，於射極端子ET流動有大電流，可抑制因該大電流而產生之較大之磁場所引起之電磁感應雜訊之不良影響及於信號端子SGT。此意味著，根據本實施形態1，即使於處理大電流之情形時，亦可提高半導體裝置PAC1之可靠度。該點係藉由第5特徵點之第4優點。
進而，第5優點係信號端子SGT亦遍及密封體MR之邊S2而配置。例如，於本實施形態1之半導體裝置PAC1中，作為信號端子SGT，使用閘極端子GT、溫度檢測用端子TCT、溫度檢測用端子TAT、電流檢測用端子SET及開爾文端子KT，但亦可容易進一步追加信號端子SGT。即，根據本實施形態1之第5特徵點，自進一步高性能化或高可靠度之觀點而言，亦容易謀求藉由追加信號端子SGT而帶來之多功能化。
其次，本實施形態1之第6特徵點在於：例如如圖12(a)所示，形成有IGBT之半導體晶片CHP1及形成有二極體之半導體晶片CHP2呈長方形形狀，以長方形形狀之長邊與朝x方向延伸之密封體MR之邊S1或邊S2並行之方式，配置有半導體晶片CHP1及半導體晶片CHP2。藉此，可增大導電夾CLP1或導電夾CLP2之x方向之寬度，從而可對應大電流。進而，藉由增大導電夾CLP1或導電夾CLP2之x方向之寬度，可降低導電夾CLP1或導電夾CLP2之電阻，藉此，亦可降低射極端子ET與半導體晶片CHP1之連接電阻，或陽極端子AT與半導體晶片CHP2之連接電阻。
即，於本實施形態1中，係構成為藉由將半導體晶片CHP1及半導體晶片CHP2之平面形狀設為長方形形狀，使半導體晶片CHP1或半導體晶片CHP2具有長度較長之長邊。又，於本實施形態1中，以使長度較長之長邊與射極端子ET或陽極端子AT之突出方向(y方向)交叉之方式，配置有半導體晶片CHP1及半導體晶片CHP2。藉此，於以沿射極端子ET或陽極端子AT之突出方向(y方向)配置導電夾CLP1或導電夾CLP2之情形時，可將導電夾CLP1或導電夾CLP2之x方向之寬度擴大相當於長度較長之長邊之程度。此意味著，根據本實施形態1，不但可擴大遍及密封體MR之邊S1而配置之射極端子ET或陽極端子AT，而且可擴大導電夾CLP1或導電夾CLP2之x方向之寬度。其結果，根據本 實施形態1，可確保自導電夾CLP1到達至射極端子E之較寬之電流路徑。藉此，本實施形態1之半導體裝置PAC1可對應大電流，且可降低導通電阻。
進而，於本實施形態1中，以呈長方形形狀之半導體晶片CHP1及半導體晶片CHP2之端邊與射極端子ET及陽極端子AT之突出方向(y方向)並行之方式，配置半導體晶片CHP1及半導體晶片CHP2。其結果，根據本實施形態1，可縮短形成有IGBT之半導體晶片CHP1與射極端子ET之間之y方向之距離。換言之，可縮短將形成有IGBT之半導體晶片CHP1與射極端子ET連接之導電夾CLP1之y方向之長度。基於此，根據本實施形態，因可縮小形成有IGBT之半導體晶片CHP1與射極端子ET之間之距離，故可降低半導體裝置PAC1之導通電阻。
自以上而言，本實施形態1之第6特徵點係以將半導體晶片CHP1及半導體晶片CHP2之平面形狀設為長方形形狀為前提。又，藉由沿與電流之流動方向即y方向正交之x方向配置長方形之長邊，可增寬導電夾CLP1及導電夾CLP2之x方向之寬度(與電流之流動方向正交之方向)。另一方面，因長方形之短邊係沿電流之流動方向即y方向配置，故可縮短導電夾CLP1及導電夾CLP2之y方向之長度(電流之流動方向之長度)。亦即，根據本實施形態1之第6特徵點，因可增寬導電夾CLP1及導電夾CLP2之與電流之流動方向正交之x方向之寬度，且可縮短電流之流動方向即y方向之長度，故可充分降低半導體裝置PAC1之導通電阻。
接著，本實施形態1之第7特徵點在於：例如如圖12(b)及圖12(c)所示，晶片搭載部TAB1之厚度或晶片搭載部TAB2之厚度大於構成射極端子ET、陽極端子或信號端子SGT之引腳之厚度，且，晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面自密封體MR露出。藉此，首先，因晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面 自密封體MR露出，故可提高半導體裝置PAC1之放熱效率。進而，根據本實施形態1，因晶片搭載部TAB1之厚度或晶片搭載部TAB2之厚度較厚，故自該點而言，亦可提高半導體裝置PAC1之散熱效率。且，晶片搭載部TAB1之厚度或晶片搭載部TAB2之厚度較厚則意味著晶片搭載部TAB1之體積或晶片搭載部TAB2之體積變大，由此則意味著晶片搭載部TAB1或晶片搭載部TAB2之熱容量變大。藉此，可抑制半導體裝置PAC1之溫度上升。亦即，本實施形態1之半導體裝置PAC1可藉由晶片搭載部TAB1與晶片搭載部TAB2自密封體MR露出之點，和晶片搭載部TAB1之厚度與晶片搭載部TAB2之厚度較厚之點之相乘效果，而謀求散熱效率之提高與熱容量之增大。
因此，根據本實施形態1之半導體裝置PAC1，藉由散熱效率之提高與熱容量之增大，可抑制發熱引起之溫度上升。其結果，根據本實施形態1之半導體裝置PAC1，可抑制因內部溫度上升而造成之元件損壞，藉此，可提高半導體裝置PAC1之可靠度。
另，於本實施形態1之半導體裝置PAC1中，晶片搭載部TAB1之下表面自密封體MR露出，該露出面亦作為集極端子發揮功能。同樣地，晶片搭載部TAB2之下表面自密封體MR露出，該露出面亦作為陰極端子發揮功能。如此，於本實施形態1中，晶片搭載部TAB1不僅具備搭載半導體晶片CHP1之功能，除此以外亦具備作為提高散熱效率之均熱片之功能，或作為集極端子之功能。同樣地，晶片搭載部TAB2不僅具備搭載半導體晶片CHP1之作用，除此以外亦具備作為提高散熱效率之均熱片之功能能，或作為陰極端子之功能。
<實施形態1之半導體裝置之組合例>
以下，對藉由組合本實施形態1之半導體裝置PAC1而將逆變器電路具體化之安裝構成例進行說明。
圖15係表示例如將圖4(b)所示之SR馬達用之逆變器電路之一部分 具體化之安裝構成例之圖。於圖15中，配置於上側之半導體裝置PAC1構成上橋臂，配置於下側之半導體裝置PAC1構成下橋臂。如圖15所示，構成上橋臂之半導體裝置PAC1係與被供給電源電壓之配線WL(P)電性連接。具體而言，配線WL(P)電性連接於構成上橋臂之半導體裝置PAC1之自密封體MR之下表面露出之晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面之兩者。
此時，因晶片搭載部TAB1之下表面作為集極端子發揮功能，晶片搭載部TAB2之下表面作為陰極端子發揮功能，故於構成上橋臂之半導體裝置PAC1中，集極端子與陽極端子係藉由配線WL(P)而電性連接。該構成對應圖4(b)所示之IGBTQ1之集極與二極體FWD1之陽極電性連接之情形。
又，構成上橋臂之半導體裝置PAC1之射極端子ET與配線WL(U')電性連接，構成上橋臂之半導體裝置PAC1之陽極端子AT與配線WL(U)電性連接。另一方面，配線WL(U')係與構成下橋臂之半導體裝置PAC1之自密封體MR之下表面露出之晶片搭載部TAB2之下表面電性連接。且，配線WL(U)係與構成下橋臂之半導體裝置PAC1之自密封體MR之下表面露出之晶片搭載部TAB1之下表面電性連接。藉此，構成上橋臂之半導體裝置PAC1之射極端子ET與構成下橋臂之半導體裝置PAC1之晶片搭載部TAB2係經由配線WL(U')而電性連接。同樣地，構成上橋臂之半導體裝置PAC1之陽極端子AT與構成下橋臂之半導體裝置PAC1之晶片搭載部TAB1係經由配線WL(U)而電性連接。因此，若考慮到晶片搭載部TAB1之下表面作為集極端子發揮功能，晶片搭載部TAB2之下表面作為陰極端子發揮功能，則構成上橋臂之半導體裝置PAC1之射極端子ET與構成下橋臂之半導體裝置PAC1之陰極端子AT電性連接，構成上橋臂之半導體裝置PAC1之陽極端子AT與構成下橋臂之半導體裝置PAC1之集極端子電性連接。該構成對應圖 4(b)所示之IGBTQ1之射極與二極體FWD2之陰極電性連接之情形，且，對應圖4(b)所示之IGBTQ2之集極與二極體FWD1之陽極電性連接之情形。
進而，構成下橋臂之半導體裝置PAC1之射極端子ET與陽極端子AT均與被供給基準電位(例如接地電位)之配線WL(N)電性連接。該構成對應圖4(b)所示之IGBTQ2之射極與二極體FWD2之陽極電性連接之情形。
如以上般，藉由組合本實施形態1之半導體裝置PAC1，可知，可將例如圖4(b)所示之SR馬達用之逆變器電路之一部分具體化。至此，雖已對藉由使用本實施形態1之半導體裝置PAC1，而將SR馬達用之逆變器電路之一部分具體化之一例進行說明，但本實施形態1之半導體裝置PAC1最終成為包含SR馬達用之逆變器電路之電子裝置之構成要件。針對該電子裝置之安裝構成例，將於後敍述。
<實施形態1之半導體裝置之製造方法>
本實施形態1之半導體裝置係如上述般構成，以下，對其之製造方法，參照圖式而進行說明。
1.晶片搭載部準備步驟
首先，如圖16所示，準備相互分離之晶片搭載部TAB1與晶片搭載部TAB2。該等晶片搭載部TAB1及晶片搭載部TAB係由例如同一尺寸之矩形形狀構成。此處，晶片搭載部TAB1之尺寸與晶片搭載部TAB2之尺寸無須為同一尺寸，亦可為不同之尺寸。然而，於SR馬達用之半導體裝置中，如以圖14所說明般，因IGBT之熱損失與二極體之熱損失相同，故可認為期望將來自形成有IGBT之半導體晶片之散射效率與來自形成有二極體之半導體晶片之散熱效率設為相同。因此，可認為，自提高半導體裝置全體之散熱效率之觀點而言，期望將供搭載形成有IGBT之半導體晶片之晶片搭載部TAB1之尺寸，與供搭 載形成有二極體之半導體晶片之晶片搭載部TAB2之尺寸設為相同，以將散熱效率設為相同。
2.晶片搭載步驟
其次，如圖17所示，對晶片搭載部TAB1上供給導電性接著材ADH1，且亦對晶片搭載部TAB2上供給導電性接著材ADH1。作為導電性接著材ADH1，例如，可使用銀焊料或高熔點焊錫。
接著，如圖18所示，於晶片搭載部TAB1上，搭載形成有IGBT之半導體晶片CHP1，於晶片搭載部TAB2上，搭載形成有二極體之半導體晶片CHP2。具體而言，將具備IGBT，且具有形成有射極電極焊墊EP之第1表面、與形成有集極電極且與第1表面為相反側之面即第1背面之半導體晶片CHP1，搭載於晶片搭載部TAB1上，並使晶片搭載部TAB1與半導體晶片CHP1之第1背面電性連接。同樣地，將具備二極體，且具有形成有陽極電極焊墊ADP之第2表面、與形成有陰極電極且與第2表面為相反側之面即第2背面之半導體晶片CHP2，搭載於晶片搭載部TAB2上，並使晶片搭載部TAB2與半導體晶片CHP2之第2背面電性連接。
藉此，形成有二極體之半導體晶片CHP2係以形成於半導體晶片CHP2之背面之陰極電極焊墊經由導電性連接材ADH1而與晶片搭載部TAB2接觸之方式配置。其結果，形成於半導體晶片CHP2之表面之陰極電極焊墊ADP係面朝上。
另一方面，形成有IGBT之半導體晶片CHP1係以形成於半導體晶片CHP1之背面之集極電極焊墊經由導電性接著材ADH1而與晶片搭載部TAB1接觸之方式配置。
又，形成於半導體晶片CHP1之表面之射極電極焊墊EP、複數個電極焊墊即閘極電極焊墊GP、溫度檢測用電極焊墊TCP、溫度檢測用電極焊墊TAP、電流檢測用電極焊墊SEP、及開爾文檢測用電極焊墊 KP係面朝上。
另，形成有IGBT之半導體晶片CHP1與形成有二極體之半導體晶片CHP2之搭載順序可半導體晶片CHP1為先，半導體晶片CHP2為後，亦可半導體晶片CHP2為先，半導體晶片CHP1為後。
其後，對搭載有半導體晶片CHP1之晶片搭載部TAB1與搭載有半導體晶片CHP2之晶片搭載部TAB2實施加熱處理。
3.基材(引線框架)準備步驟
其次，如圖19所示，準備具備引腳LD1A、引腳LD1B及引腳LD2之引線框架LF。此時，以晶片搭載部TAB2位於引腳LD1A與晶片搭載部TAB1之間，且位於引腳LD1B與晶片搭載部TAB1之間之方式，配置晶片搭載部TAB1、晶片搭載部TAB2及引線框架LF。藉此，形成有IGBT之半導體晶片CHP1被配置於靠近引腳LD2之位置，形成有二極體之半導體晶片CHP2被配置於靠近引腳LD1A及引腳LD1B之位置。換言之，以俯視下被夾持於引腳LD1A、引腳LD1B及半導體晶片CHP1之間之方式，搭載半導體晶片CHP2，以被夾持於引腳LD2與半導體晶片CHP2之間之方式，配置半導體晶片CHP1。另，晶片搭載部TAB1之厚度與晶片搭載部TAB2之厚度大於引線框架LF之厚度。
4.電性連接步驟
接著，如圖20所示，對半導體晶片CHP2之陽極電極焊墊ADP上，供給導電性接著材ADH2，對半導體晶片CHP1之射極電極焊墊EP上，亦供給導電性接著材ADH2。進而，對引腳LD1A之一部分區域上或引腳LD1B之一部分區域上，亦供給導電性接著材ADH2。
對該導電性接著材ADH2，亦可使用例如銀焊料或高熔點焊錫。該導電性接著材ADH2亦可為與上述導電性接著材ADH1相同之材料成分，亦可為不同之材料成分。
又，使引腳LD1A與半導體晶片CHP1電性連接，使引腳LD1B與 半導體晶片CHP2電性連接。具體而言，首先，如圖21所示，藉由將導電夾CLP2搭載於半導體晶片CHP2之陽極電極焊墊ADP與引腳LD1B，而使陽極電極焊墊ADP與引腳LD1B電性連接。其後，如圖22所示，藉由將導電夾CLP1搭載於半導體晶片CHP1之射極電極焊墊EP與引腳LD1A，而使射極電極焊墊EP與引腳LD1A電性連接。此時，如圖22所示，以導電夾CLP1跨越導電夾CLP2之一部分之方式，搭載導電夾CLP1。藉由歷經該步驟，而將引線框架LF、晶片搭載部TAB1及晶片搭載部TAB2一體化。其後，對經一體化之引線框架LF、晶片搭載部TAB1及晶片搭載部TAB2實施加熱處理。
其次，如圖23所示般實施打線接合步驟。例如，如圖23所示，使引腳LD2與閘極電極焊墊GP以導線W而電性連接，使引腳LD2與溫度檢測用電極焊墊以導線W而電性連接。且，使引腳LD2與溫度檢測用電極焊墊以導線W而電性連接，使引腳LD2與電流檢測用電極焊墊以導線W而電性連接。進而，使引腳LD2與開爾文檢測用電極焊墊KP以導線W而電性連接。此處，於本實施形態1中，因引腳LD2與連接有導電夾CLP1之引腳LD1A或連接有導電夾CLP2之引腳LD1B配置於相反側，故無需考慮導線W與導電夾CLP1或導電夾CLP2之干涉即可實施打線接合步驟。
5.密封(注塑)步驟
其次，如圖24所示，將半導體晶片CHP1、半導體晶片CHP2、晶片搭載部TAB1之一部分、晶片搭載部TAB2之一部分、引腳LD1A之一部分、引腳LD1B之一部分、複數個引腳LD2之各者之一部分、導電夾CLP1、導電夾CLP2及導線W密封而形成密封體MR。
此時，密封體MR具有上表面、與上表面為相反側之下表面、於其厚度方向上位於上表面與下表面之間之第1側面、及與第1側面對向之第2側面。圖24中圖示有第1側面之邊S1與第2側面之邊S2。又，於 密封體MR中，引腳LD1A及引腳LD1B自密封體MR之第1側面(邊S1)突出，且複數個引腳LD2自密封體MR之第2側面(邊S2)突出。
另，雖圖24中並未圖示，但自上述密封體MR之下表面，露出晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面。
6.外裝電鍍步驟
其後，如圖25所示，切斷設置於引線框架LF之連接桿(tie bar)。接著，如圖26所示，於自密封體MR之下表面露出之晶片搭載部TAB1、晶片搭載部TAB2、引腳LD1A之一部分之表面、引腳LD1B之一部分之表面及引腳LD2之一部分之表面，形成導體膜即電鍍層(錫膜)。亦即，於引腳LD1A或引腳LD1B之自密封體MR露出之部分、複數個引腳LD2之自密封體MR露出之部分、及晶片搭載部TAB1之下表面或晶片搭載部TAB2之下表面形成電鍍層。
7.標記步驟
接著，於包含樹脂之密封體MR之表面形成製品名或型號等資訊(標記)。另，作為標記形成方法，可使用以印刷方式打字之方法，或藉由對密封體之表面照射雷射而進行刻印之方法。
8.單片化步驟
接著，藉由切斷引腳LD1A之一部分、引腳LD1B之一部分、及複數個引腳LD2之各者之一部分，而使引腳LD1A、引腳LD1B及複數個引腳LD2與引線框架LF分離。藉此，可製造本實施形態1之半導體裝置PAC1。其後，形成引腳LD1A、引腳LD1B及複數個第2引腳LD2之各者。又，例如，於實施測試電性特性之測試步驟後，將判定為良品之半導體裝置PAC1出貨。
<變化例1>
其次，對本實施形態1之半導體裝置PAC1之變化例1進行說明。圖27係表示本變化例1之半導體裝置PAC2之內部構造之圖。具體而 言，圖27(a)係表示本變化例1之半導體裝置PAC2之內部構造之俯視圖、圖27(b)係表示以圖27(a)之A-A線切斷之剖視圖、圖27(c)係以圖27(a)之B-B線切斷之剖視圖。
於圖27(a)中，本變化例1之半導體裝置PAC2之特徵點在於：半導體裝置PAC2之導電夾CLP1較圖12(a)所示之半導體裝置PAC1之導電夾CLP1更寬幅化。即，半導體裝置PAC2之導電夾CLP1之尺寸大於圖12(a)所示之半導體裝置PAC1之導電夾CLP1之尺寸。其結果，於本變化例1中，以俯視下半導體晶片CHP2之陽極電極焊墊ADP具有與導電夾CLP1重疊之第1區域、及未與導電夾CLP1重疊之第2區域為前提，伴隨導電夾CLP1之寬幅化，陽極電極焊墊ADP之第1區域之面積變得大於陽極電極焊墊ADP之第2區域之面積。
根據本變化例1之導電夾CLP1，可藉由寬幅化而降低半導體晶片CHP1之射極電極焊墊EP與射極端子ET之間之寄生電阻及寄生電感。亦即，即使於本變化例1之半導體裝置PAC2中，亦於射極端子ET與半導體晶片CHP2之間配置有半導體晶片CHP1。因此，連接射極端子ET與半導體晶片CHP2之導電夾CLP1之長度增長，而導致導電夾CLP1之寄生電阻或寄生電感易於增大，但於本變化例1中，因可謀求導電夾CLP1之寬幅化，故可降低導電夾CLP1之寄生電阻及寄生電感，藉此，可謀求半導體裝置PAC2之性能之提高。
另，本變化例1之半導體裝置PAC2亦可適用於逆變器電路之上橋臂與下橋臂之任一者。
<變化例2>
接著，對本實施形態1之半導體裝置PAC1之變化例2進行說明。圖28係表示本變化例2之半導體裝置PAC3之外觀構成之圖。尤其，圖28(a)係自本變化例2之半導體裝置PAC3之表面(上表面)側觀察之俯視圖、圖28(b)係自本變化例2之半導體裝置PAC3之一側面觀察之側視 圖、圖28(c)係自本變化例2之半導體裝置PAC3之背面(下表面)側觀察之俯視圖。且，圖29係表示本變化例2之半導體裝置PAC3之內部構造之圖。尤其，圖29(a)係表示本變化例2之半導體裝置PAC3之內部構造之俯視圖、圖29(b)係以圖29(a)之A-A線切斷之剖視圖、圖29(c)係以圖29(a)之B-B線切斷之剖視圖。
於圖28(a)及圖28(c)中，本變化例2之半導體裝置PAC3之特徵點在於：射極端子ET與陽極端子AT之間之距離L增大。具體而言，如圖29(a)所示，成為射極端子ET之引腳LD1A具有由密封體MR密封之第1部分及自密封體MR露出之第2部分。同樣地，成為陽極端子AT之引腳LD1B具有由密封體MR密封之第3部分及自密封體MR露出之第4部分。此時，俯視下，引腳LD1A之第2部分與引腳LD1B之第4部分之相隔最遠之部分之距離L，大於引腳LD1A之第1部分與第引腳LD1B之第3部分之最接近之部分之距離。
藉此，根據本變化例2之半導體裝置PAC3，可提高射極端子ET與陽極端子AT之間之絕緣耐壓。
尤其，於將本變化例2之半導體裝置PAC3使用於逆變器電路之構成要件之情形時，將本變化例2之半導體裝置PAC3應用於上橋臂時可取得效果。其原因在於，例如如圖15所示般，於構成上橋臂之半導體裝置中，射極端子ET與陽極端子AT連接於不同之配線，而於射極端子ET與陽極端子AT之間產生電位差之故。
另一方面，於將本變化例2之半導體裝置PAC3使用於逆變器電路之構成要件之情形時，於將本變化例2之半導體裝置PAC3應用於下橋臂時，則不具技術意義。其原因在於，例如如圖15所示般，於構成下橋臂之半導體裝置中，射極端子ET與陽極端子AT連接於相同之配線WL(N)，射極端子ET與陽極端子AT之間未產生電位差之故。
<變化例3>
其次，對本實施形態1之半導體裝置PAC1之變化例3進行說明。圖30係表示本變化例3之半導體裝置PAC4之外觀構成之圖。尤其，圖30(a)係自本變化例3之半導體裝置PAC4之表面(上表面)側觀察之俯視圖、圖30(b)係自本變化例3之半導體裝置PAC4之一側面觀察之側視圖、圖30(c)係自本變化例3之半導體裝置PAC4之背面(下表面)側觀察之俯視圖。且，圖31係表示本變化例3之半導體裝置之PAC4之內部構造之圖。尤其，圖31(a)係表示本變化例3之半導體裝置PAC4之內部構造之俯視圖、圖31(b)係表示以圖31(a)之A-A線切斷之剖視圖、圖31(c)係表示以圖31(a)之B-B線切斷之剖視圖。
於圖30(a)及圖30(c)中，本變化例3之半導體裝置PAC4之特徵點在於：藉由省略成為射極端子ET之引腳LD1A之狹縫進行一體化而寬幅化，且，藉由省略成為陽極端子AT之引腳LD1B之狹縫進行一體化而寬幅化。此時，如圖31(a)所示，於引腳LD1A與引腳LD1B之各者，形成有開口部OP1，於該開口部OP1，填充有密封體MR之一部分。
根據以此方式構成之本變化例3之半導體裝置PAC4，藉由成為射極端子ET之引腳LD1A之寬幅化及成為陽極端子AT之引腳LD1B之寬幅化，而可增大引腳LD1A及引腳LD1B之電流容量之容許值，從而可提供對應大電流化之半導體裝置PAC4。
另，本變化例3之半導體裝置PAC4亦可應用於逆變器電路之上橋臂與下橋臂之任一者。
<變化例4>
接著，對本實施形態1之半導體裝置PAC1之變化例4進行說明。圖32係表示本變化例4之半導體裝置PAC5之外觀構成之圖。尤其，圖32(a)係自本變化例4之半導體裝置PAC5之表面(上表面)側觀察之俯視圖、圖32(b)係自本變化例4之半導體裝置PAC5之一側面觀察之側視圖、圖32(c)係自本變化例4之半導體裝置PAC5之背面(下表面)側觀察 之俯視圖。且，圖33係表示本變化例4之半導體裝置PAC5之內部構造之圖。尤其，圖33(a)係表示本變化例4之半導體裝置PAC5之內部構造之俯視圖、圖33(b)係表示以圖33(a)之A-A線切斷之剖視圖、圖33(c)係表示以圖33(a)之B-B線切斷之剖視圖。
如圖32(c)及圖33(a)~(c)所示，本變化例4之半導體裝置PAC5之特徵點在於：將晶片搭載部TAB一體化，於該1個晶片搭載部TAB上，搭載有形成有IGBT之半導體晶片CHP1、及形成有二極體之半導體晶片CHP2。於該情形時，半導體晶片CHP1之背面與半導體晶片CHP2之背面係藉由1個晶片搭載部TAB而電性連接。因此，形成於半導體晶片CHP1之背面之集極電極焊墊與形成於半導體晶片CHP2之背面之陰極電極焊墊電性連接。另一方面，如圖33(a)所示，即使於本變化例4之半導體裝置PAC5中，因導電夾CLP1與導電夾CLP2電性分離，故與導電夾CLP1連接之射極端子ET和與導電夾CLP2連接之陽極端子AT電性分離。
以此方式構成之本變化例4之半導體裝置PAC5係藉由與實施形態1之半導體裝置PAC1組合而將逆變器電路具體化。圖34係表示例如藉由組合本變化例4之半導體裝置PAC5與實施形態1之半導體裝置PAC1，而將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之安裝構成例之圖。於圖34中，配置於上側之半導體裝置PAC5構成上橋臂，配置於下側之半導體裝置PAC1構成下橋臂。即，於上橋臂中，例如如圖15所示，因晶片搭載部TAB1與晶片搭載部TAB2係與相同之配線WL(P)電性連接，故無需分離晶片搭載部TAB1與晶片搭載部TAB2即可如圖34所示般置換為具有1個晶片搭載部TAB之本變化例4之半導體裝置PAC5。
然而，如圖34所示，於下橋臂中，因必須使晶片搭載部TAB1與晶片搭載部TAB2電性分離，故無法使用本變化例4之半導體裝置 PAC5。因此，於使用本變化例4之半導體裝置PAC5而將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之情形時，如圖34所示，必須將本變化例4之半導體裝置PAC5使用於上橋臂，且將實施形態1之半導體裝置PAC1使用於下橋臂。
自以上而言，作為將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之安裝構成例，例如，如圖15所示，可採用於上橋臂與下橋臂之兩者使用實施形態1之半導體裝置PAC1之構成，或如圖34所示，採用於上橋臂使用本變化例4之半導體裝置PAC5，於下橋臂使用實施形態1之半導體裝置PAC1之構成。
此處，如圖15所示，於上橋臂與下橋臂之兩者使用實施形態1之半導體裝置PAC1之構成之情形時，因可於上橋臂與下橋臂使用同一半導體裝置PAC1，故可獲得可謀求零件之共用化之優點。基於此，雖自謀求零件之共用化之觀點而言，期望如圖15所示般於上橋臂及下橋臂之兩者使用實施形態1之半導體裝置PAC1之構成，但將圖4(b)所示之SR馬達用之逆變器電路之一部分具體化之安裝構成例並非限定於此，而亦可採用圖34所示之安裝構成例。
<變化例5>
其次，對本實施形態1之半導體裝置PAC1之變化例5進行說明。圖35係表示本變化例5之半導體裝置PAC6之外觀構成之圖。尤其，圖35(a)係自本變化例5之半導體裝置PAC6之表面(上表面)側觀察之俯視圖、圖35(b)係自本變化例5之半導體裝置PAC6之一側面觀察之側視圖、圖35(c)係自本變化例5之半導體裝置PAC6之背面(下表面)側觀察之俯視圖。且，圖36係表示本變化例5之半導體裝置PAC6之內部構造之圖。尤其，圖36(a)係表示本變化例5之半導體裝置PAC6之內部構造之俯視圖、圖36(b)係表示以圖36(a)之A-A線切斷之剖視圖、圖36(c)係表示以圖36(a)之B-B線切斷之剖視圖。
如圖35(c)及圖36(a)所示，本變化例5之半導體裝置PAC6之特徵點在於：於晶片搭載部TAB1設有開口部OP2，且於晶片搭載部TAB2，設有開口部OP2，於該開口部OP2，填充有密封體MR之一部分。即，俯視下，於晶片搭載部TAB1之未與半導體晶片CHP1重疊之部分，及晶片搭載部TAB2之未與半導體晶片CHP2重疊之部分，分別形成有開口部OP2，於該等開口部OP2，填充有密封體MR之一部分。
藉此，根據本變化例5之半導體裝置PAC6，藉由於設置於晶片搭載部TAB1之開口部OP2填充密封體MR之一部分之固著效果，可提高晶片搭載部TAB1與密封體MR之密著性。同樣地，根據本變化例5之半導體裝置PAC6，藉由於設置於晶片搭載部TAB2之開口部OP2填充密封體MR之一部分之固著效果，可提高晶片搭載部TAB2與密封體MR之密著性。
其結果，根據本變化例5之半導體裝置PAC6，因可提高耐濕性或溫度循環性，故可提高半導體裝置PAC6之可靠度。
另，本變化例5之半導體裝置PAC6可應用於逆變器電路之上橋臂與下橋臂之任一者。
<變化例6>
接著，對本實施形態1之半導體裝置PAC1之變化例6進行說明。圖37係表示本變化例6之半導體裝置PAC7之外觀構成之圖。尤其，圖37(a)係自本變化例6之半導體裝置PAC7之表面(上表面)側觀察之俯視圖、圖37(b)係自本變化例6之半導體裝置PAC7之一側面觀察之側視圖、圖37(c)係自本變化例6之半導體裝置PAC7之背面(下表面)側觀察之俯視圖。且，圖38係表示本變化例6之半導體裝置PAC7之內部構造之圖。尤其，圖38(a)係表示本變化例6之半導體裝置PAC7之內部構造之俯視圖、圖38(b)係以圖38(a)之A-A線切斷之剖視圖、圖38(c)係以圖38(a)之B-B線切斷之剖視圖。
此處，本變化例6之半導體裝置PAC7之特徵點在於：如圖37(a)及圖37(c)所示，晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面自密封體MR之下表面露出，且晶片搭載部TAB1之一部分及晶片搭載部TAB2之一部分自密封體MR之側面突出。
藉此，根據本變化例6，因可增加晶片搭載部TAB1之露出面積與晶片搭載部TAB2之露出面積，故可提高散熱效率。
又，根據本變化例6，例如，於測定大電流之測試步驟等中，因可使測試端子接觸於自密封體MR之側面露出之晶片搭載部TAB1之一部分或晶片搭載部TAB2之一部分，故可提高測試步驟之接觸性。
進而，於本變化6之半導體裝置PAC7中，因使晶片搭載部TAB1之一部分與晶片搭載部TAB2之一部分自密封體MR突出，故密封體MR本身之尺寸縮小。此意味著本變化例6之半導體裝置PAC7之封裝尺寸(密封體MR之尺寸)變小，藉此，可縮小半導體裝置PAC7之安裝面積。
又，於本變化例6中，因晶片搭載部TAB1之一部分與晶片搭載部TAB2之一部分自密封體MR之側面突出且露出，故可於該部分形成焊錫圓角。即，根據本變化例6之半導體裝置PAC7，不但射極端子ET，陽極端子AT，或信號端子SGT，而且晶片搭載部TAB1之突出之部分或晶片搭載部TAB2之突出之部分，亦可藉由焊錫而與安裝基板連接。因此，可提高半導體裝置PAC7之對安裝基板之安裝可靠度。關於該點，進而，根據本變化例6，因可容易確認焊錫之潤濕擴散，從而亦可提高半導體裝置PAC7之安裝時之焊錫可靠度。
另，本變化例6之半導體裝置PAC7亦可應用於逆變器電路之上橋臂與下橋臂之任一者。
<實施形態1之半導體裝置之系統構成>
本實施形態1之半導體裝置PAC1係將成為圖2所示之SR馬達用之 逆變器電路INV之構成要件之1個IGBT與1個二極體進行1個封裝化者。基於此，藉由使用6個本實施形態1之半導體裝置PAC1，而構成包含3相之逆變器電路INV之電子裝置(功率模組)。
以下，首先，對本實施形態1之電子裝置EA1之系統構成進行說明。圖39係表示本實施形態1之電子裝置EA1之系統構成之方塊圖。於圖39中，本實施形態1之電子裝置EA1具備：控制基板CWB1、控制基板CWB2、逆變器電路INV、電流感測器CRS、及SR馬達MT。
SR馬達MT具有U相馬達線圈、V相馬達線圈、及W相馬達線圈，其係以藉由依序切換為該等線圈地使電流流動，而使SR馬達MT旋轉之方式構成。且，於SR馬達MT，設有檢測SR馬達之旋轉角度之分解器(Resolver)。
又，逆變器電路INV具有依序切換為構成SR馬達MT之U相馬達線圈、V相馬達線圈、及W相馬達線圈而使電流流動之功能，其由6個IGBT與6個二極體(FWD)構成。具體而言，於本實施形態1中，藉由使用6個將1個IGBT與1個二極體進行1個封裝化之半導體裝置PAC1，而構成圖2所示之逆變器電路INV。
其次，於控制基板CWB2，搭載有外部電源與驅動器IC。外部電源例如為具有自車載電池(12V)生成驅動器IC之驅動電壓之功能之電路(DC/DC逆變器)。又，驅動器IC具有控制構成逆變器電路INV之IGBT之功能，其對應例如圖2所示之逆變器電路INV之閘極控制電路GCC。具體而言，驅動器IC具有控制構成逆變器電路INV之IGBT之接通/斷開(開關)之功能，且具有進行IGBT之短路保護或溫度檢測(溫度監控)之功能。
其次，控制基板CWB1係搭載有微電腦之基板。具體而言，於控制基板CWB1，搭載有電源IC、MCU(Micro Controller Unit：微控制單元)、分解器(角度)控制IC、CAN(Controller Area Network：控制器 區域網路)收發器I/F用IC。
電源IC係例如具有自車載電池(12V)生成MCU之驅動電壓之功能的電路，其具有與搭載於控制基板CWB2之外部電源(例如DC/DC逆變器)相同之功能。
MCU具有例如控制SR馬達之馬達相(U相、V相、W相)之功能。具體而言，MCU具有生成用於藉由進行以正弦波為代表之波形之控制等而使SR馬達旋轉之控制信號的功能。且，MCU亦具有基於來自電流感測器CRS之輸出信號進行馬達電流檢測(馬達電流監視)之功能，且亦具有基於來自框體溫度感測器之輸出信號，進行殼體(框體)之溫度檢測(溫度監控)之功能。
CAN收發器I/F用IC具有構築分解器或電流感測器CRS與MCU之介面之功能。且，分解器控制IC係構成為經由CAN收發器I/F用IC，輸入自分解器輸出之與SR馬達之旋轉角度有關之旋轉角度信號，並處理該旋轉角度信號。
又，MCU係基於經分解器控制IC處理之旋轉角度信號，以適當之時序，將控制SR馬達之馬達相(U相、V相、W相)之各者之控制信號，輸出至搭載於控制基板CWB2之驅動器IC，驅動器IC則基於自MCU輸出之控制信號而驅動逆變器電路INV。
如以上般，系統構成本實施形態1之電子裝置EA1。以下，對以此方式系統構成之本實施形態1之電子裝置EA1之安裝構成進行說明。
<實施形態1之電子裝置之安裝構成>
圖40係表示本實施形態1之電子裝置EA1之安裝構成之圖。尤其，圖40(a)係表示本實施形態1之電子裝置EA1之構成之俯視圖、圖40(b)係表示自圖40(a)之圖面下側觀察之俯視圖、圖40(c)係自圖40(b)之圖面右側觀察之側視圖。
首先，對本實施形態1之電子裝置EA1所包含之逆變器電路之安裝構成進行說明。
如圖40(a)所示，本實施形態1之電子裝置EA1具備被殼體CS圍起之配線基板WB，於該配線基板WB上，搭載有6個半導體裝置PAC1(U1)、PAC1(U2)、PAC1(V1)、PAC1(V2)、PAC1(W1)、PAC1(W2)。另，於無須特意區分6個半導體裝置PAC1(U1)、PAC1(U2)、PAC1(V1)、PAC1(V2)、PAC1(W1)、PAC1(W2)時，亦有將其等統一簡稱為「半導體裝置PAC1」之情形。
於圖40(a)中，於殼體CS之右邊(右側面)，設有可供自外部供給電源電位之電源端子PT，及可供自外部供給基準電位(例如接地電位)之基準端子(接地端子)NT。且，於殼體CS之上邊(上側面)，設有與SR馬達連接之U端子UT、U'端子U'T、V端子VT、V'端子V'T、W端子WT、W'端子W'T。
又，於配置於殼體CS之下表面之配線基板WB之主面，形成有電源配線WL(P)、基準配線WL(N)、配線WL(U)、配線WL(U')、配線WL(V)、WL(V')、WL(W)、WL(W')、及複數條配線WL(S)。另，於無須特意WL(P)、基準配線WL(N)、配線WL(U)、配線WL(U')、配線WL(V)、WL(V')、WL(W)、WL(W')、及WL(S)時，亦有將其等統一簡稱為「配線WL」之情形。
此時，電源配線WL(P)係與電源端子PT電性連接，基準配線WL(N)係與基準端子NT電性連接。又，配線WL(U)係經由匯流排條BB(U)而與U端子UT電性連接，配線WL(U')係經由匯流排條BB(U')而與U'端子U'T電性連接。
又，配線WL(V)係經由匯流排條BB(V)而與V端子VT電性連接，配線WL(V')係經由匯流排條BB(V')而與V'端子V'T電性連接。
同樣地，配線WL(W)係經由匯流排條BB(W)而與W端子WT電性 連接，配線WL(W')係經由匯流排條BB(W')而與W'端子W'T電性連接。另，於無須特意區分匯流排條BB(U)、匯流排條BB(U')、匯流排條BB(V)、匯流排條BB(V')、匯流排條BB(W)、匯流排條BB(W')之情形時，亦有將其等統一簡稱為「匯流排條BB」之情形。此處，俯視下，匯流排條BB係以跨越電源配線WL(P)之方式配置。
配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。
配線基板WB係例如由絕緣金屬基板(IMS：Insulated Metal Substrate)構成。該絕緣金屬基板係例如於包含鋁之Al襯底上形成樹脂絕緣層，於該絕緣樹脂層上，具有構成配線WL之銅箔。又，6個半導體裝置PAC1與形成於絕緣金屬基板之表面之包含銅箔之配線WL藉由焊錫而連接。
於本實施形態1中，藉由使用絕緣金屬基板作為配線基板WB，可降低熱電阻。其原因在於，根據絕緣金屬基板，因樹脂絕緣層較薄，且導熱率較高之Al襯底較厚，故可謀求散熱效率之提高之故。其結果，可抑制本實施形態1之電子裝置EA1之溫度上升，藉此，可提高電子裝置EA1之可靠度。且，於本實施形態1中，雖使用絕緣金屬基板作為配線基板WB，但並非限定於此，例如，亦可使用陶瓷基板。但，於本實施形態1中，亦可藉由使用與陶瓷基板相比而更廉價之絕緣金屬基板作為配線基板WB而減少構件成本。
於圖40(a)中，於配線基板WB之主面上，搭載有6個半導體裝置PAC1。此時，自圖15及圖40(a)之組合而言，半導體裝置PAC1(U1)之射極端子ET與配線WL(U')電性連接，且，半導體裝置PAC1(U2)之晶片搭載部TAB2與配線WL(U')電性連接。其結果，經由配線WL(U')，半導體裝置PAC1(U1)之射極端子ET與半導體裝置PAC1(U2)之晶片搭載部TAB2(陰極端子)電性連接。
另一方面，半導體裝置PAC1(U1)之陽極端子AT與配線WL(U)電性連接，且，半導體裝置PAC1(U2)之晶片搭載部TAB1與配線WL(U)電性連接。其結果，經由配線WL(U)，半導體裝置PAC1(U1)之陽極端子AT與半導體裝置PAC1(U2)之晶片搭載部TAB1(集極端子)電性連接。
進而，自圖15及圖40(a)之組合而言，自半導體裝置PAC1(U1)之下表面露出之晶片搭載部TAB1(集極端子)及晶片搭載部TAB2(陰極端子)係與電源配線WL(P)電性連接。另一方面，半導體裝置PAC1(U2)之射極端子ET與陽極端子AT之兩者均與基準配線WL(N)電性連接。因此，半導體裝置PAC1(U2)之射極端子ET與陽極端子AT係經由基準配線WL(N)而電性連接。
自圖15及圖40(a)之組合而言，半導體裝置PAC1(U1)之信號端子SGT係與配線WL(S)連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動IC10電性連接。且，半導體裝置PAC1(U2)之信號端子SGT係與配線WL(S)電性連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。
同樣地，自圖15與圖40(a)之組合而言，半導體裝置PAC1(V1)之射極端子ET與配線WL(V')電性連接，且，半導體裝置PAC1(V2)之晶片搭載部TAB2與配線WL(V')電性連接。其結果，經由配線WL(V')，半導體裝置PAC1(V1)之射極端子ET與半導體裝置PAC1(V2)之晶片搭載部TAB2(陰極端子)電性連接。
另一方面，半導體裝置PAC1(V1)之陽極端子AT與配線WL(V)電性連接，且，半導體裝置PAC1(V2)之晶片搭載部TAB1與配線WL(V)電性連接。其結果，經由配線WL(V)，半導體裝置PAC1(V1)之陽極端子AT與半導體裝置PAC1(V2)之晶片搭載部TAB1(集極端子)電性連接。
進而，自圖15及圖40(a)之組合而言，自半導體裝置PAC1(V1)之下表面露出之晶片搭載部TAB1(集極端子)及晶片搭載部TAB2(陰極端子)係與電源配線WL(P)電性連接。另一方面，半導體裝置PAC1(V2)之射極端子ET與陽極端子AT之兩者均與基準配線WL(N)電性連接。因此，半導體裝置PAC1(V2)之射極端子ET與陽極端子AT係經由基準配線WL(N)而電性連接。
自圖15及圖40(a)之組合而言，半導體裝置PAC1(V1)之信號端子SGT係與配線WL(S)連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。且，半導體裝置PAC1(V2)之信號端子SGT與配線WL(S)連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。
同樣地，自圖15與圖40(a)之組合而言，半導體裝置PAC1(W1)之射極端子ET與配線WL(W')電性連接，且，半導體裝置PAC1(W2)之晶片搭載部TAB2與配線WL(W')電性連接。其結果，經由配線WL(W')，半導體裝置PAC1(W1)之射極端子ET與半導體裝置PAC1(W2)之晶片搭載部TAB2(陰極端子)電性連接。
另一方面，半導體裝置PAC1(W1)之陽極端子AT與配線WL(W)電性連接，且，半導體裝置PAC1(W2)之晶片搭載部TAB1與配線WL(W)電性連接。其結果，經由配線WL(W)，半導體裝置PAC1(W1)之陽極端子AT與半導體裝置PAC1(W2)之晶片搭載部TAB1(集極端子)電性連接。
進而，自圖15及圖40(a)之組合而言，自半導體裝置PAC1(W1)之下表面露出之晶片搭載部TAB1(集極端子)及晶片搭載部TAB2(陽極端子)係與電源配線WL(P)電性連接。另一方面，半導體裝置PAC1(W2)之射極端子ET與陽極端子AT之兩者均與基準配線WL(N)電性連接。因此，半導體裝置PAC1(W2)之射極端子ET與陽極端子AT係經由基準 配線WL(N)而電性連接。
自圖15及圖40(a)之組合而言，半導體裝置PAC1(W1)之信號端子SGT係與配線WL(S)連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。且，半導體裝置PAC1(W2)之信號端子SGT與配線WL(S)連接，配線WL(S)係經由連接端子CNT而與配置於控制基板CWB2上之驅動器IC10電性連接。
其次，於本實施形態1之電子裝置EA1中，例如，如圖40(a)所示，半導體裝置PAC1(U1)與半導體裝置PAC1(U2)係於y方向上並排配置，半導體裝置PAC1(V1)與半導體裝置PAC1(V2)係於y方向上並排配置，且，半導體裝置PAC1(W1)與半導體裝置PAC1(W2)係於y方向上並排配置。
此時，半導體裝置PAC1(U1)構成圖2所示之第1插腳LG1之上橋臂UA(U)，半導體裝置PAC1(U2)構成圖2所示之第1插腳LG1之下橋臂BA(U)。同樣地，半導體裝置PAC1(V1)構成圖2所示之第2插腳LG2之上橋臂UA(V)，半導體裝置PAC1(V2)構成圖2所示之第2插腳LG2之下橋臂BA(V)。且，半導體裝置PAC1(W1)構成圖2所示之第3插腳LG3之上橋臂UA(W)，半導體裝置PAC1(W2)構成圖2所示之第3插腳LG3之下橋臂BA(W)。
又，例如，如圖40(a)所示，半導體裝置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)係於x方向上並排配置，半導體裝置PAC1(U2)、半導體裝置PAC1(V2)及半導體裝置PAC1(W2)於x方向上並排配置。
因此，於本實施形態1之電子裝置EA1中，沿x方向並排配置於配線基板WB之上側之3個半導體裝置PAC1(U1)、PAC1(V1)、PAC1(W1)之各者成為第1插腳LG1~第3插腳LG3之各者之上橋臂之構成要件。另一方面，沿x方向並排配置於配線基板WB之下側之3個半導體裝置 PAC1(U2)、PAC1(V2)、PAC1(W2)之各者成為第1插腳LG1~第3插腳LG3之各者之下橋臂之構成要件。
此時，若著眼於半導體裝置PAC1(U1)與半導體裝置PAC1(U2)，俯視下，半導體裝置PAC1(U1)及半導體裝置PAC1(U2)係以各不相同之朝向搭載於配線基板WB之主面上。
例如，於圖40(a)中，半導體裝置PAC1(U1)係以射極端子及陽極端子自密封體突出於-y方向之方式，搭載於配線基板WB上。另一方面，於圖40(a)中，半導體裝置PAC1(U2)係以射極端子及陽極端子自密封體突出於+x方向之方式，搭載於配線基板WB上。
同樣地，即使著眼於半導體裝置PAC1(V1)與半導體裝置PAC1(V2)，俯視下，半導體裝置PAC1(V1)及半導體裝置PAC1(V2)亦以各不相同之朝向搭載於配線基板WB之主面上。
例如，於圖40(a)中，半導體裝置PAC1(V1)係以射極端子及陽極端子自密封體突出於-y方向之方式，搭載於配線基板WB上。另一方面，於圖40(a)中，半導體裝置PAC1(V2)係以射極端子及陽極端子自密封體突出於+x方向之方式，搭載於配線基板WB上。
同樣地，同樣地，即使著眼於半導體裝置PAC1(W1)與半導體裝置PAC1(W2)，俯視下，半導體裝置PAC1(W1)及半導體裝置PAC1(W2)亦以各不相同之朝向搭載於配線基板WB之主面上。
例如，於圖40(a)中，半導體裝置PAC1(W1)係以射極端子及陽極端子自密封體突出於-y方向之方式，搭載於配線基板WB上。另一方面，於圖40(a)中，半導體裝置PAC1(W2)係以射極端子及陽極端子自密封體突出於+x方向之方式，搭載於配線基板WB上。
進而，於本實施形態1之電子裝置EA1中，例如，一面參照圖15及圖40(a)，一面著眼於半導體裝置PAC1(U1)與半導體裝置PAC1(U2)之配置關係。
於該情形時，俯視下，半導體裝置PAC1(U1)之晶片搭載部TAB1及晶片搭載部TAB2配置於密封體MR之邊S1與邊S2之間，且，晶片搭載部TAB2配置於搭載有半導體晶片CHP1之晶片搭載部TAB1與邊S1之間。
又，俯視下，半導體裝置PAC1(U2)之晶片搭載部TAB1及晶片搭載部TAB2配置於密封體MR之邊S1與邊S2之間，且，晶片搭載部TAB2配置於搭載有半導體晶片CHP1之晶片搭載部TAB1與邊S1之間。
進而，俯視下，半導體裝置PAC1(U1)之射極端子ET及陽極端子AT係沿密封體MR之邊S1而並排配置，且，射極端子ET配置於由邊S1與邊S4構成之角部與陽極端子AT之間。
同樣地，俯視下，半導體裝置PAC1(U2)之射極端子ET及陽極端子AT係沿密封體MR之邊S1而並排配置，且，射極端子ET配置於由邊S1與邊S4構成之角部與陽極端子AT之間。
又，以俯視下半導體裝置PAC1(U1)之密封體MR之邊S1與半導體裝置PAC1(U2)之密封體MR之邊S4對向，且半導體裝置PAC1(U1)之密封體MR之邊S4與半導體裝置PAC1(U2)之密封體MR之邊S1朝著同一方向之方式，半導體裝置PAC1(U1)及半導體裝置PAC1(U2)搭載於配線基板WB之主面上。
另，雖已著眼於半導體裝置PAC1(U1)與半導體裝置PAC1(U2)之配置關係而進行說明，但至此為止之說明亦同樣適用於半導體裝置PAC1(V1)與半導體裝置PAC1(V2)之位置關係，或半導體裝置PAC1(W1)與半導體裝置PAC1(W2)之配置關係。
自以上而言，於圖40(a)中，於配線基板WB之主面上，形成有電性連接於電源端子PT、半導體裝置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)之電源配線WL(P)。
又，於圖40(a)中，於配線基板WB之主面上，形成有與基準端子NT、半導體裝置PAC1(U2)、半導體裝置PAC1(V2)、及半導體裝置PAC1(W2)電性連接之基準配線WL(N)。
又，俯視下，藉由半導體裝置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)以與電源配線WL(P)之一部分重疊之方式搭載於電源配線WL(P)上，半導體裝置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)之各者之晶片搭載部TAB1及晶片搭載部TAB2與電源配線WL(P)電性連接。
其次，對本實施形態1之電子裝置EA1所包含之控制基板CWB2之安裝構成進行說明。
首先，於圖40(a)中，於6個半導體裝置PAC1之各者，設有信號端子SGT(參照圖15)，以與該信號端子SGT電性連接之方式，於配線基板WB之主面，設有連接端子CNT。該連接端子CNT如圖40(b)及圖40(e)所示般，朝+z方向彎曲。
又，如圖40(b)及圖40(c)所示，於殼體CS之上方(+z方向)，配置有控制基板CWB2，朝+z方向彎曲之連接端子CNT與控制基板CWB2電性連接。亦即，以上述連接端子CNT貫通控制基板CWB2之方式，配置有連接端子CNT與控制基板CWB2。藉此，形成於控制基板CWB2上之電子零件與搭載於配線基板WB上之半導體裝置PAC1電性連接。具體而言，因連接端子CNT係與成為逆變器電路構成要件之半導體裝置PAC1之控制端子SGT電性連接，且與搭載有驅動器IC之控制基板CWB2電性連接，結果可使成為逆變器電路之構成要件之半導體裝置PAC1與驅動器IC電性連接。
其次，圖41係以圖40(a)之A-A線切斷之剖視圖。如圖41所示，可知，於本實施形態1之電子裝置EA1中，於殼體CS之內部，配置半導體裝置PAC1與匯流排條BB而安裝構成逆變器電路，且，於殼體CS之 上方(+z方向)，配置有搭載有驅動器IC之控制基板CWB2。
又，圖42係以圖40(a)之A-A線切斷之剖視圖、圖43係圖40(a)之C-C線切斷之剖視圖。如圖42及圖43所示，可知，將朝+z方向彎曲之連接端子CNT以貫通配置於殼體CS之上方(+z方向)之控制基板CWB2之方式配置。
另，雖圖40(b)、圖40(c)、圖42及圖43中並未圖示，但進而於控制基板CWB2之上方(+z方向)，搭載搭載有MCU之控制基板CWB1。其結果，於本實施形態1中，安裝構成包含逆變器電路(6個半導體裝置PAC1)、搭載有驅動器IC之控制基板CWB2、搭載有MCU之控制基板CWB1之電子裝置EA1。如以上般，實現本實施形態1之電子裝置EA1之安裝構成。
其次，對本實施形態1之電子裝置EA1之電流之流動進行說明。圖44係表示本實施形態1之電子裝置EA中之流動於IGBT之主電流之流動及流動於二極體之回生電流之流動的圖。且，圖45係表示構成本實施形態1之電子裝置EA之半導體裝置PAC1之密封體之透視狀態下之流動於IGBT之主電流之流動、及流動於二極體之回生電流之流動的圖。
首先，於圖44中，以實線箭頭表示流動於IGBT之主電流之流動。具體而言，流動於IGBT之主電流I1係以電源端子PT→電源配線WL(P)→半導體裝置PAC1(U1)→配線WL(U')→匯流排條BB(U')→U'端子U'T→SR馬達→U端子UT→匯流排條BB(U)→配線WL(U)→半導體裝置PAC1(U2)→基準配線WL(N)→基準端子NT之路徑流動。
另一方面，於圖44中，以虛線箭頭表示流動於二極體之回生電流之流動。具體而言，流動於二極體之回生電流I2係以基準端子NT→基準配線WL(N)→半導體裝置PAC1(U2)→配線WL(U')→匯流排條BB(U')→U'端子U'T→SR馬達→U端子UT→匯流排條BB(U)→配線 WL(U)→半導體裝置PAC1(U1)→電源配線WL(P)→電源端子PT之路徑流動。
接著，使用圖45，對半導體裝置PAC1(U1)之內部及半導體裝置PAC1(U2)之內部之主電流I1與回生電流I2之流動進行說明。
於圖45中，流動於IGBT之主電流I1流動於電源配線WL(P)→晶片搭載部TAB1(半導體裝置PAC1(U1)→半導體晶片CHP1→導電夾CLP1→射極端子ET→圖44→晶片搭載部TAB1(半導體裝置PAC1(U2))→半導體晶片CHP1→導電夾CLP1→射極端子→圖44之路徑。
另一方面，於圖45中，流動於二極體之回生電流I2流動於基準配線WL(N)→陽極端子AT(半導體裝置PAC1(U2))→導電夾CLP2→半導體晶片CHP2→晶片搭載部TAB2→圖44→陽極端子AT(半導體裝置PAC1(U1))→導電夾CLP2→半導體晶片CHP2→晶片搭載部TAB2→圖44之路徑。
自以上而言，可知U'端子U'T係作為可將輸出電流輸出至電子裝置EA1之外部之電流輸出端子發揮功能，U端子UT係作為可供輸入來自電子裝置EA1之外部之輸入電流之電流輸入端子發揮功能。同樣，V'端子V'T及W'端子W'T係作為可將輸出電流輸出至電子裝置EA1之外部之電流輸出端子發揮功能，V端子VT及W端子WT係作為可供輸入來自電子裝置EA1之外部之輸入電流之電流輸入端子發揮功能。
<實施形態1之電子裝置之特徵>
其次，對本實施形態1之電子裝置EA1之特徵點進行說明。本實施形態1之電子裝置EA1之第1特徵在於：例如如圖40(a)所示，與電源端子PT電性連接之電源配線WL(P)朝x方向延伸，且，半導體裝置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)係於x方向並排而配置於電源配線WL(P)上。藉此，可儘可能地縮短使半導體裝 置PAC1(U1)、半導體裝置PAC1(V1)及半導體裝置PAC1(W1)之各者與電源端子PT電性連接之，電源配線WL(P)之配線長度。其結果，根據本實施形態1之電子裝置EA1，可降低電源配線WL(P)之寄生電阻及寄生電感。
接著，本實施形態1之電子裝置EA1之第2特徵點在於：例如，若著眼於圖40(a)中之半導體裝置PAC1(U1)與半導體裝置PAC1(U2)，則可儘可能地縮短使半導體裝置PAC1(U1)與半導體裝置PAC1(U2)電性連接之配線WL(U)或配線WL(U')之配線長度。
此係藉由俯視下半導體裝置PAC1(U1)及半導體裝置PAC1(U2)以各不相同之朝向搭載於配線基板WB之主面上而實現。亦即，於圖40(a)中，半導體裝置PAC1(U1)係以射極端子及陽極端子自密封體突出於-y方向之方式，搭載於配線基板WB上。另一方面，於圖40(a)中，半導體裝置PAC1(U2)係以射極端子及陽極端子自密封體突出於+x方向之方式，搭載於配線基板WB上。其結果，例如，如圖15所示，半導體裝置PAC1(U1)之射極端子ET與半導體裝置PAC1(U2)之晶片搭載部TAB2沿y方向配置成一直線狀。因此，可縮短連接半導體裝置PAC1(U1)之射極端子ET、半導體裝置PAC1(U2)之晶片搭載部TAB2之配線WL(U')之配線長度。同樣地，如圖15所示，半導體裝置PAC1(U1)之陽極端子ET與半導體裝置PAC1(U2)之晶片搭載部TAB1沿y方向配置成一直線狀。因此，可縮短連接半導體裝置PAC1(U1)之陽極端子AT與半導體裝置PAC1(U2)之晶片搭載部TAB1之配線WL(U)之配線長度。
藉此，根據本實施形態1之電子裝置EA，可降低配線WL(U)及配線WL(U')之寄生電阻及寄生電感。
另，因配線WL(V)、配線WL(V')、配線WL(W)及配線WL(W')亦可取得同樣之構成，故該等配線之配線長度亦可與配線WL(U)及配線 WL(U')之配線長度同樣地縮短。因此，根據本實施形態1之電子裝置EA1，亦可降低配線WL(V)、配線WL(V')、配線WL(W)及配線WL(W')之寄生電阻及寄生電感。
如此，藉由本實施形態1之電子裝置EA1之第1特徵點及第2特徵點，可儘可能地縮短電源配線WL(P)、配線WL(U)、配線WL(U')、配線WL(V)、配線WL(V')、配線WL(W)及配線WL(W')之配線長度。另一方面，如圖40(a)所示，基準配線WL(N)之配線長度由於上述第1特徵點及第2特徵點之實現而無法設為最短長度，但可形成為儘可能地短。因此，根據本實施形態1之電子裝置EA1，致力於可儘可能地縮短電源配線WL(P)、基準配線WL(N)、配線WL(U)、配線WL(U')、配線WL(V)、配線WL(V')、配線WL(W)及配線WL(W')之全體之配線長度。
其結果，根據本實施形態1之電子裝置EA1，可降低因上述配線WL而產生之寄生電阻及寄生電感，藉此，可謀求包含SR馬達用之逆變器電路之電子裝置EA1之性能之提高。進而，可儘可能地縮短上述配線WL全體之配線長度，則意味著可謀求電子裝置EA1之小型化。
因此，根據本實施形態1之電子裝置EA1，藉由具有上述第1特徵點及上述第2特徵點，不僅可謀求電子裝置EA1之性能之提高，而且可實現電子裝置EA1之小型化。
其次，本實施形態1之電子裝置EA1之第3特徵點在於：例如如圖40(a)所示，於殼體CS之一邊(一側面)設有U端子UT、U'端子U'T、V端子VT、V'端子V'T、W端子WT、W'端子W'T。因該等端子皆與SR馬達連接，故於將該等所有端子整合而設置於殼體CS之一邊(一側面)之情形時，可提高該等端子與SR馬達之連接容易性。進而，根據本實施形態1之電子裝置EA1之第3特徵點，可採用上述第1特徵點及第2特徵點，且亦可獲得匯流排條BB之配置亦變得容易之優點。
其次，本實施形態1之電子裝置EA1之第4特徵點在於：例如如圖40(a)所示，將配線WL密著地形成於配線基板WB之表面，另一方面，匯流排條BB係中空配置。即，於如數實現本實施形態1之電子裝置EA1之第1特徵點~第3特徵點時，必然地，配線WL會與匯流排條BB交叉。因此，必須將配線WL與匯流排條BB之任一者設為密著於配線基板WB之表面之密著配線，將配線WL與匯流排條BB之另任一者設為中空配線。
此處，中空配線因其寄生電感大於密著配線，故於本實施形態1中，由密著配線形成配線WL，由中空配線形成匯流排條BB。其原因在於，若連接於電源端子PT與基準端子NT之間之配線WL之寄生電感變大，則成為導致進行高速開關動作之逆變器電路之性能降低之因素。另一方面，因匯流排條BB設置於與SR馬達之線圈連接之部位，故即使匯流排條BB本身之寄生電感變大，因SR馬達之線圈本身存在較大之電感，故匯流排條BB本身之寄生電感之影響並不明顯化之故。
亦即，雖配線WL之寄生電感會對逆變器電路之性能造成較大影響，但另一方面，因匯流排條BB之寄生電感不會對逆變器電路之性能造成影響，故於本實施形態1之電子裝置EA1中，由密著配線形成配線WL，由中空配線形成匯流排條BB。
自以上而言，根據本實施形態1之電子裝置EA1，藉由具有上述第1特徵點~第4特徵點，可謀求包含SR馬達用之逆變器電路之電子裝置EA1之性能之提高，且可謀求小型化。
<變化例>
其次，對本實施形態1之電子裝置EA1之變化例進行說明。首先，對本變化例之電子裝置之構成要件，即半導體裝置PAC8之構成進行說明。
圖46係表示本變化例1之半導體裝置PAC8之外觀構成之圖。具體而言，圖46(a)係自本變化例之半導體裝置PAC8之表面(上表面)側觀察之俯視圖、圖46(b)係自本變化例之半導體裝置PAC8之一側面觀察之側視圖、圖46(c)係自本變化例之半導體裝置PAC8之背面(下表面)側觀察之俯視圖。
如圖46(a)~(c)中之尤其圖46(b)所示，本變化例之半導體裝置PAC8之特徵點在於：信號端子SGT朝+z方向彎曲。換言之，複數個信號端子SGT之各者係以其前端位於較密封體MR之上表面更上方之方式彎曲。本變化例之半導體裝置PAC8之除此以外之構成係與圖11所示之半導體裝置PAC1之構成相同。
圖47係表示本變化例之半導體裝置PAC8之內部構造之圖。具體而言，圖47(a)與俯視圖對應、圖47(b)與圖47(a)之A-A線之剖視圖對應、圖47(c)與圖47(a)之B-B線之剖視圖對應。
如圖47(b)及圖47(c)所示，可知，於本變化例之半導體裝置PAC8中，信號端子SGT朝+z方向彎曲。本變化例之半導體裝置PAC8之除此以外之構成係與圖12所示之半導體裝置PAC1之構成相同。如以上般地構成本變化例之半導體裝置PAC8。
以下，對本變化例之使用半導體裝置PAC8之電子裝置EA2之安裝構成進行說明。圖48係表示本變化例之電子裝置EA2之安裝構成之圖。尤其，圖48(a)係表示本變化例之電子裝置EA2之構成之俯視圖、圖48(b)係自圖48(a)之圖面下側觀察之側視圖、圖48(c)係自圖48(b)之圖面右側觀察之側視圖。且，圖49係以圖48(a)之A-A線切斷之剖視圖。
如圖48(a)所示，本變化例之電子裝置EA2具備由殼體CS圍起之配線基板WB，於該配線基板WB上，搭載有6個半導體裝置PAC8(U1)、PAC8(U2)、PAC8(V1)、PAC8(V2)、PAC8(W1)、 PAC8(W2)。另，於無須特意區分6個半導體裝置PAC8(U1)、PAC8(U2)、PAC8(V1)、PAC8(V2)、PAC8(W1)、PAC8(W2)時，亦有將其等統一簡稱為「半導體裝置PAC8」之情形。
又，於本變化例之電子裝置EA2中，於殼體CS之一邊(一側面)，設有U端子UT、U'端子U'T、V端子VT、V'端子V'T、W端子WT、W'端子W'T，該等端子之各者與匯流排條BB電性連接。此時，匯流排條BB係以跨越基準配線WL(N)之方式配置。
此處，如圖48(b)、(c)及圖49所示，搭載於本變化例之電子裝置EA2之半導體裝置PAC8係信號端子SGT朝+z方向彎曲，且其以該彎曲之信號端子SGT直接貫通控制基板CWB2之方式配置。其結果，根據本變化例之電子裝置EA2，例如如圖42所示之電子裝置EA1，無須設置連接端子CNT。因此，藉由無須確保配置連接端子CNT之空間之點，可謀求電子裝置EA2之小型化，且，藉由無需作為構件之連接端子CNT之點，可減少電子裝置EA2之成本。
例如，圖50係將圖49之一部分放大顯示之模式圖。若著眼於圖50之區域AR2，則可使與半導體裝置PAC8(V2)之彎曲之信號端子SGT及與半導體裝置PAC8(U2)電性連接之基準配線WL(N)平面性重疊。藉此，可謀求本變化例之電子裝置EA2之小型化。
(實施形態2)
於本實施形態2中，對將引線框架與晶片搭載部被機械性地緊固之構成例進行說明。亦即，於本實施形態2中，引線框架具有懸空引腳，晶片搭載部與懸空引腳被機械性地緊固之點蘊含特徵點。另，設置於引線框架之懸空引腳係於切斷引線框架而取得半導體裝置時被切斷，而於半導體裝置中，殘存懸空引腳之切斷後之剩餘部分。於本說明書中，為方便表達，亦將殘存於半導體裝置中之懸空引腳之切斷後之剩餘部分，稱為「懸空引腳」。
圖51係表示本實施形態2之半導體裝置PAC9之外觀構成之圖。具體而言，圖51(a)係自本實施形態2之半導體裝置PAC9之表面(上表面)側觀察之俯視圖，圖51(b)係自本實施形態2之半導體裝置PAC9之一側面觀察之側視圖，圖51(c)係自本實施形態2之半導體裝置PAC9之背面(下表面)側觀察之俯視圖。
如圖51(b)所示，於本實施形態2之半導體裝置PAC9中，懸空引腳HL之切斷面自密封體MR之側面露出。
圖52係表示本實施形態2之半導體裝置PAC9之內部構造之圖。如圖52所示，本實施形態2之半導體裝置PAC9，係與晶片搭載部TAB1被機械性地緊固之懸空引腳HL殘存於密封體MR之內部，且與晶片搭載部TAB2被機械性地緊固之懸空引腳HL亦殘存於密封體MR之內部。另，本實施形態2之半導體裝置PAC9之其他構造亦與圖12(a)所示之上述實施形態1之半導體裝置PAC1之構造相同。
以下，對以此方式構成之本實施形態2之半導體裝置PAC9之製造方法，參照圖式而進行說明。
1.基材(引線框架)準備步驟
首先，如圖53所示，準備引線框架LF、晶片搭載部TAB1及晶片搭載部TAB2。此時，於本實施形態2中，引線框架LF與晶片搭載部TAB1係藉由懸空引腳HL而被機械性地緊固，且，引線框架LF與晶片搭載部TAB2係藉由懸空引腳HL而被機械性地緊固。即，於本實施形態2中，準備具備引腳LD1A、引腳LD1B與複數個懸空引腳HL之引線框架LF。具體而言，準備如下一引線框架LF：其係於引腳LD1A與晶片搭載部TAB1之間配置有晶片搭載部TAB2，且於引腳LD1B與晶片搭載部TAB1之間有配置晶片搭載部TAB2，將晶片搭載部TAB1及晶片搭載部TAB2與引線框架LF之複數個懸空引腳HL之各者連結。
如此，於本實施形態2中，準備藉由懸空引腳HL而與晶片搭載部 TAB1連結，且藉由懸空引腳HL而與晶片搭載部TAB2連接之引線框架LF。因此，於本實施形態2中，無須使用引線框架LF與晶片搭載部TAB1之間或引線框架LF與晶片搭載部TAB2之間之定位治具，從而可獲得無需對位之優點。另，晶片搭載部TAB1之厚度或晶片搭載部TAB2之厚度大於引線框架LF之厚度。即，於本實施形態2中，因引線框架LF之厚度不同於晶片搭載部TAB1或晶片搭載部TAB2之厚度，而並未與引線框架LF一體地形成晶片搭載部TAB1或晶片搭載部TAB2，故其等為不同體。但，於本實施形態2中，藉由將構成為不同體之引線框架LF與晶片搭載部TAB1及晶片搭載部TAB2以懸空引腳HL機械性地緊固，可容易地進行製造步驟之處理。
2.晶片搭載步驟
其次，如圖54所示，對晶片搭載部TAB1上供給導電性接著材ADH1，對晶片搭載部TAB2上亦供給導電性接著材ADH1。作為導電性接著材ADH1，例如可使用銀焊料或高熔點焊錫。
接著，如圖55所示，於晶片搭載部TAB1上，搭載形成有IGBT之半導體晶片CHP1，於晶片搭載部TAB2上，搭載形成有二極體之半導體晶片CHP1。具體而言，準備IGBT，將具有形成有射極電極焊墊EP之第1表面及形成有集極電極、且與第1表面為相反側之面即第1背面之半導體晶片CHP1，搭載於晶片搭載部TAB1上，並使晶片搭載部TAB1與半導體晶片CHP1之第1背面電性連接。同樣地，將包含具備二極體、且形成有陽極電極焊墊ADP之第2表面，及形成有陰極電極、且與第2表面為相反側之面即第2背面之半導體晶片CHP2，搭載於晶片搭載部TAB2上，並使晶片搭載部TAB2與半導體晶片CHP2之第2背面電性連接。
藉此，於形成有二極體之半導體晶片CHP2中，以形成於半導體晶片CHP2之背面之陰極電極焊墊經由導電性接著材ADH1而與晶片搭 載部TAB2接觸之方式配置。其結果，形成於半導體晶片CHP2之表面之陽極電極焊墊ADP係面朝上。
另一方面，於形成有IGBT之半導體晶片CHP1中，以形成於半導體晶片CHP1之背面之集極電極焊墊經由導電性接著材ADH1而與晶片搭載部TAB1接觸之方式配置。
又，形成於半導體晶片CHP2之表面之射極電極焊墊EP、複數個電極焊墊即閘極電極焊墊GP、溫度檢測用電極焊墊TCP、溫度檢測用電極焊墊TAP、電流檢測用電極焊墊SEP、及開爾文檢測用電極焊墊KP係面朝上。
另，形成有IGBT之半導體晶片CHP1與形成有二極體之半導體晶片CHP2之搭載順序可半導體晶片CHP1為先，半導體晶片CHP2為後，亦可半導體晶片CHP2為先，半導體晶片CHP1為後。
其後，對搭載有半導體晶片CHP1之晶片搭載部TAB1與搭載有半導體晶片CHP2之晶片搭載部TAB2實施加熱處理。
3.電性連接步驟
接著，如圖56所示，對半導體晶片CHP2之陽極電極焊墊ADP上，供給導電性接著材ADH2，對半導體晶片CHP1之射極電極焊墊EP上，亦供給導電性接著材ADH2。進而，對引腳LD1A之一部分區域上或引腳LD1B之一部分區域上，亦供給導電性接著材ADH2。
對該導電性接著材ADH2，亦可使用例如銀焊料或高熔點焊錫。該導電性接著材ADH2亦可為與上述導電性接著材ADH1相同之材料成分，亦可為不同之材料成分。
又，使引腳LD1A與半導體晶片CHP1電性連接，使引腳LD1B與半導體晶片CHP2電性連接。具體而言，首先，如圖57所示，藉由將導電夾CLP2搭載於半導體晶片CHP2之陽極電極焊墊ADP與引腳LD1B，而使陽極電極焊墊ADP與引腳LD1B電性連接。其後，如圖58 所示，藉由將導電夾CLP1搭載於半導體晶片CHP1之射極電極焊墊EP與引腳LD1A，而使射極電極焊墊EP與引腳LD1A電性連接。此時，如圖58所示，以導電夾CLP1跨越導電夾CLP2之一部分之方式，搭載導電夾CLP1。其後，對以懸空引腳HL與晶片搭載部TAB1連接，且以懸空引腳與晶片搭載部TAB2連接之引線框架LF實施加熱處理。
其次，如圖59所示，實施打線接合步驟。例如，如圖59所示，使引腳LD2與閘極電極焊墊GP以導線W而電性連接，使引腳LD2與溫度檢測用電極焊墊因導線W而電性連接。且，使引腳LD2與溫度檢測用電極焊墊因導線W而電性連接，使引腳LD2與電流檢測用電極焊墊因導線W而電性連接。進而，使引腳LD2與開爾文檢測用電極焊墊KP因導線W而電性連接。此處，於本實施形態2中，因引腳LD2與連接有導電夾CLP1之引腳LD1A或連接有導電夾CLP2之引腳LD1B配置於相反側，故無需考慮導線W與導電夾CLP1或導電夾CLP2之干涉即可實施打線接合步驟。
4.密封(注塑)步驟
其次，如圖60所示，將半導體晶片CHP1、半導體晶片CHP2、晶片搭載部TAB1之一部分、晶片搭載部TAB2之一部分、引腳LD1A之一部分、引腳LD1B之一部分、複數個引腳LD2之各者之一部分、導電夾CLP1、導電夾CLP2及導線W密封而形成密封體MR。
此時，密封體MR具有上表面、與上表面為相反側之下表面、於其厚度方向位於上表面與下表面之間之第1側面、及與第1側面對向之第2側面。圖60中圖示有第1側面之邊S1與第2側面之邊S2。又，於密封體MR中，引腳LD1A及引腳LD1B自密封體MR之第1側面(邊S1)突出，且複數個引腳LD2自密封體MR之第2側面(邊S2)突出。
另，雖圖60中並未圖示，但自上述密封體MR之下表面，露出晶片搭載部TAB1之下表面與晶片搭載部TAB2之下表面。
5.外裝電鍍步驟
其後，如圖61所示，切斷設置於引線框架LF之連接桿。接著，如圖62所示，於自密封體MR之下表面露出之晶片搭載部TAB1、晶片搭載部TAB2、引腳LD1A之一部分之表面、引腳LD1B之一部分之表面及引腳LD2之一部分之表面，形成導體膜即電鍍層(錫膜)。亦即，於引腳LD1A或引腳LD1B之自密封體MR露出之部分、複數個引腳LD2之自密封體MR露出之部分、及晶片搭載部TAB1之下表面或晶片搭載部TAB2之下表面形成電鍍層。
6.標記步驟
接著，於包含樹脂之密封體MR之表面形成製品名或型號等資訊(標記)。另，作為標記形成方法，可使用以印刷方式打字之方法，或藉由對密封體之表面照射雷射而進行刻印之方法。
7.單片化步驟
接著，藉由切斷引腳LD1A之一部分、引腳LD1B之一部分、及複數個引腳LD2之各者之一部分，而使引腳LD1A、引腳LD1B及複數個引腳LD2與引線框架LF分離。此時，連接引線框架LF與晶片搭載部TAB1之懸空引腳HL或連接引線框架LF與晶片搭載部TAB2之懸空引腳HL亦被切斷。藉此，可如圖51(a)~(c)所示製造本實施形態2之半導體裝置PAC9。
此時，如圖51(b)所示，自密封體MR之側面露出懸空引腳HL之切斷面。藉此，於本實施形態2之半導體裝置9之製造方法中，可知，將引線框架LF與晶片搭載部TAB1以懸空引腳HLD緊固，且將引線框架LF與晶片搭載部TAB2以懸空引腳HLD而緊固。當然，若觀察密封體MR之內部，如圖52所示，於晶片搭載部TAB1之角部，尚殘留將懸空引腳HL與晶片搭載部TAB1機械性地緊固之痕跡，且於晶片搭載部TAB1之角部，尚殘留將懸空引腳HL與晶片搭載部TAB1機械性地緊固 之痕跡。其後，成形引腳LD1A、引腳LD1B及複數個引腳LD2之各者。接著，例如，於實施測試電性特性之測試步驟後，將判定為良品之半導體裝置PAC9出貨。
以上，雖已基於實施形態具體說明由本發明者完成之發明，但毋庸贅言，本發明並非限定於上述實施形態者，而可於不脫離其主旨之範圍內進行各種變更。
上述實施形態包含下述之形態。
(附記1)
一種半導體裝置，其包含：(a)第1半導體晶片，其具有第1表面及第1背面，上述第1表面具備絕緣閘雙極型電晶體，且形成有射極電極焊墊，上述第1背面形成有集極電極，且係與上述第1表面為相反側之面；(b)第2半導體晶片，其具有第2表面及第2背面，上述第2表面具備二極體，且形成有陽極電極焊墊，上述第2背面形成有陰極電極，且係與上述第2表面為相反側之面；(c)第1晶片搭載部，其具有第1上表面及第1下表面，上述第1上表面搭載有上述第1半導體晶片，且與上述第1半導體晶片之上述第1背面電性連接，上述第1下表面係與上述第1上表面為相反側之面；(d)第2晶片搭載部，其具有第2上表面及第2下表面，上述第2上表面搭載有上述第2半導體晶片，且與上述第2半導體晶片之上述第2背面電性連接，上述第2下表面係與上述第2上表面為相反側之面；(e)第1引腳，其與上述第1半導體晶片之上述射極電極焊墊經由第1導電性構件而電性連接；(f)第2引腳，其與上述第2半導體晶片之上述陽極電極焊墊經由第2導電性構件而電性連接；及(g)密封體，其具有具備上述第1邊和與上述第1邊對向之第2邊之 第1主面、及與上述第1主面為相反側之面即第2主面，且密封上述第1半導體晶片、上述第2半導體晶片、上述第1晶片搭載部之一部分、上述第2晶片搭載部之一部分、上述第1引腳之一部分、及上述第2引腳之一部分；上述第1晶片搭載部之上述第1下表面及上述第2晶片搭載部之上述第2下表面係自上述密封體之上述第2主面露出；俯視下，上述第1引腳與上述第2引腳係沿朝上述第1方向延伸之上述密封體之上述第1邊並排配置；上述第1晶片搭載部與上述第2晶片搭載部分離；且上述第1導電性構件與上述第2導電性構件分離。
(附記2)(PKG實施例1(分割為複數個))
如附記1所記載之半導體裝置，其中上述第1引腳具有由上述密封體密封之第1部分、及自上述密封體露出之第2部分；上述第2引腳具有由上述密封體密封之第3部分、及自上述密封體露出之第4部分；上述第1引腳之上述第2部分係藉由第1狹縫之形成而被分割為複數個；且上述第2引腳之上述第4部分係藉由第2狹縫之形成而被分割為複數個。
(附記3)(PKG變化例2(不同引腳間之寬度較寬)：確保絕緣耐壓)
如附記1所記載之半導體裝置，其中上述第1引腳具有由上述密封體密封之第1部分、及自上述密封體露出之第2部分；上述第2引腳具有由上述密封體密封之第3部分、及自上述密封體露出之第4部分； 俯視下，上述第1引腳之上述第2部分與上述第2引腳之第4部分之相隔最遠之部分之距離，大於上述第1引腳之上述第1部分與上述第2引腳之第3部分之最接近之部分之距離。
(附記4)(PKG變化例3(對應大電流之引腳大型化所需之開口部)
如附記1所記載之半導體裝置，其中於上述第1引腳與上述第2引腳之各者形成開口部；且於上述開口部，填充有上述密封體之一部分。
(附記5)(PKG變化例6(於晶片搭載部開口)：防脫落)
如附記1所記載之半導體裝置，其中俯視下，於上述第1晶片搭載部之未與上述第1半導體晶片重疊之部分，及上述第2晶片搭載部之未與上述第2半導體晶片重疊之部分，分別形成有開口部；且於上述開口部，填充有上述密封體之一部分。
(附記6)(PKG變化例7(晶片搭載部突出)：接合性提高)
如附記1之半導體裝置，其中俯視下，上述第2晶片搭載部係配置於上述密封體之上述第1邊與上述第1晶片搭載部之間；於上述第1半導體晶片之上述第1表面上，於俯視下形成有複數個控制電極焊墊，其等包含配置於上述密封體之上述第2邊與上述射極電極焊墊之間之閘極電極焊墊；上述半導體裝置進而包含：複數個第3引腳，其等沿上述密封體之上述第2邊並排配置；複數個第3導電性構件，其等電性連接於上述複數個控制電極焊墊之各者與上述複數個第3引腳之各者；上述密封體之上述第1主面具有朝與上述第1方向交叉之第2方向延伸之第3邊、及與上述第3邊對向之第4邊； 不具有沿上述密封體之上述第3邊與上述第4邊配置之引腳；上述密封體具有第3側面，其與上述第1主面共用上述第3邊；及第4側面，其與上述第1主面共用上述第4邊；且上述第1晶片搭載部與上述第2晶片搭載部之各者之一部分係自上述密封體之上述第3側面與上述第4側面突出。
(附記7)(製造方法)(實施例1(無鉚接))
一種半導體裝置之製造方法，其包含如下之步驟：(a)準備第1晶片搭載部與第2晶片搭載部；(b)將第1半導體晶片搭載於上述第1晶片搭載部上，該第1半導體晶片具有第1表面，其具備絕緣雙極型電晶體，且形成有射極電極焊墊；及第1背面，其形成有集極電極，且為與上述第1表面為相反側之面；使上述第1晶片搭載部與上述第1半導體晶片之上述第1背面電性連接；(c)將第2半導體晶片搭載於上述第2晶片搭載部上，該第2半導體晶片具有第2表面，其具備二極體，且形成有陽極電極焊墊；及第2背面，其形成有陰極電極，且為與上述第2表面為相反側之面；使上述第2晶片搭載部與上述第2半導體晶片之上述第2背面電性連接；(d)準備具備第1引腳與第2引腳之引線框架，以上述第2晶片搭載部位於上述第1引腳與第1晶片搭載部之間，且位於上述第2引腳與上述第1晶片搭載部之間之方式，配置上述第1晶片搭載部、上述第2晶片搭載部及上述引線框架；(e)使上述第1引腳與上述第1半導體晶片電性連接，使上述第2引腳與上述第2半導體晶片電性連接；(f)於上述(e)步驟之後，將上述第1晶片搭載部之一部分、上述第2晶片搭載部之一部分、上述第1半導體晶片、上述第2半導體晶片、上述第1引腳之一部分及上述第2引腳之一部分密封而形成密封體； 上述(e)步驟具有如下之步驟：(e1)藉由於上述第2半導體晶片之上述陽極電極焊墊與上述第2引腳搭載第2導電性構件，而使上述陽極電極焊墊與上述第2引腳電性連接；(e2)於上述(e1)步驟之後，藉由於上述第1半導體晶片之上述射極電極焊墊與上述第1引腳搭載第1導電性構件，而使上述射極電極焊墊與上述第1引腳電性連接；上述(e2)步驟係以上述第1導電性構件跨越上述第2導電性構件之一部分之方式，搭載上述第1導電性構件。
(附記8)(製造方法)(實施例2(有鉚接))
一種半導體裝置之製造方法，其包含如下之步驟：(a)準備引線框架，其係具備第1引腳、第2引腳及複數個懸空引腳者，且於上述第1引腳與第1晶片搭載部之間配置第2晶片搭載部，於上述第2引腳與上述第1晶片搭載部之間配置有上述第2晶片搭載部，上述第1晶片搭載部及上述第2晶片搭載部與上述引線框架之上述複數個懸空引腳之各者被連結；(b)將第1半導體晶片搭載於上述第1晶片搭載部上，該第1半導體晶片具有第1表面，其具備絕緣雙極型電晶體，且形成有射極電極焊墊；及第1背面，其形成有集極電極，且為與上述第1表面為相反側之面；使上述第1晶片搭載部與上述第1半導體晶片之上述第1背面電性連接；(c)將第2半導體晶片搭載於上述第2晶片搭載部上，該第2半導體晶片具有第2表面，其具備二極體，且形成有陽極電極焊墊；及第2背面，其形成有陰極電極，且為與上述第2表面為相反側之面；使上述第2晶片搭載部與上述第2半導體晶片之上述第2背面電性連接；(d)使上述第1引腳與上述第1半導體晶片電性連接，使上述第2引 腳與上述第2半導體晶片電性連接；(e)於上述(d)步驟之後，將上述第1晶片搭載部之一部分、上述第2晶片搭載部之一部分、上述第1半導體晶片、上述第2半導體晶片、上述第1引腳之一部分、上述第2引腳之一部分、及上述複數個懸空引腳之各者之一部分密封而形成密封體；上述(d)步驟具有如下之步驟：(d1)藉由於上述第2半導體晶片之上述陽極電極焊墊與上述第2引腳搭載第2導電性構件，而使上述陽極電極焊墊與上述第2引腳電性連接；(d2)於上述(d1)步驟之後，藉由於上述第1半導體晶片之上述射極電極焊墊與上述第1引腳搭載第1導電性構件，而使上述射極電極焊墊與上述第1引腳電性連接；且上述(d2)步驟係以上述第1導電性構件跨越上述第2導電性構件之一部分之方式，搭載上述第1導電性構件。
A、B‧‧‧閉合電路
ADH1‧‧‧導電性接著材
ADH2‧‧‧導電性接著劑
ADP‧‧‧陽極電極焊墊
AR1‧‧‧區域
AT‧‧‧陽極端子
CHP1、CHP2‧‧‧半導體晶片
CLP1‧‧‧導電夾
CLP2‧‧‧導電夾
EP‧‧‧射極電極焊墊
ET‧‧‧射極端子
GP‧‧‧閘極電極焊墊
GT‧‧‧閘極端子
KP‧‧‧開爾文檢測用電極焊墊
KT‧‧‧開爾文端子
LD1A‧‧‧引腳
LD1B‧‧‧引腳
MR‧‧‧密封體
PAC1‧‧‧半導體裝置
S1‧‧‧邊
S2‧‧‧邊
S3‧‧‧邊
S4‧‧‧邊
SEP‧‧‧電流檢測用電極焊墊
SET‧‧‧電流檢測用端子
SGT‧‧‧信號端子
TAB1‧‧‧晶片搭載部
TAB2‧‧‧晶片搭載部
TAP‧‧‧溫度檢測用電極焊墊
TAT‧‧‧溫度檢測用端子
TCP‧‧‧溫度檢測用電極焊墊
TCT‧‧‧溫度檢測用端子
W‧‧‧端子
x‧‧‧方向
y‧‧‧方向
z‧‧‧方向

Claims (14)

  1. 一種半導體裝置，其包含：(a)第1半導體晶片，其具備絕緣閘雙極型電晶體，且具有第1表面及第1背面，上述第1表面形成有射極電極焊墊，上述第1背面形成有集極電極，且係與上述第1表面為相反側之面；(b)第2半導體晶片，其具備二極體，且具有第2表面及第2背面，上述第2表面形成有陽極電極焊墊，上述第2背面形成有陰極電極，且係與上述第2表面為相反側之面；(c)第1晶片搭載部，其具有第1上表面及第1下表面，上述第1上表面搭載有上述第1半導體晶片，且與上述第1半導體晶片之上述第1背面電性連接，上述第1下表面係與上述第1上表面為相反側之面；(d)第2晶片搭載部，其具有第2上表面及第2下表面，上述第2上表面搭載有上述第2半導體晶片，且與上述第2半導體晶片之上述第2背面電性連接，上述第2下表面係與上述第2上表面為相反側之面；(e)第1引腳，其與上述第1半導體晶片之上述射極電極焊墊經由第1導電性構件而電性連接；(f)第2引腳，其與上述第2半導體晶片之上述陽極電極焊墊經由第2導電性構件而電性連接；及(g)密封體，其具有第1主面及第2主面，且密封上述第1半導體晶片、上述第2半導體晶片、上述第1晶片搭載部之一部分、上述第2晶片搭載部之一部分、上述第1引腳之一部分、及上述第2引腳之一部分；上述第1主面具備第1邊及與上述第1邊對向之第2邊，上述第2主面係與上述第1主面為相反側之面；且 上述第1晶片搭載部之上述第1下表面及上述第2晶片搭載部之上述第2下表面係自上述密封體之上述第2主面露出；俯視下，上述第1引腳與上述第2引腳係沿朝上述第1方向延伸之上述密封體之上述第1邊並排配置；上述第1晶片搭載部與上述第2晶片搭載部電性分離；且上述第1導電性構件與上述第2導電性構件電性分離。
  2. 如請求項1之半導體裝置，其中俯視下，上述第2晶片搭載部係配置於上述密封體之上述第1邊與上述第1晶片搭載部之間。
  3. 如請求項2之半導體裝置，其中俯視下，上述第1導電性構件係以與上述第2半導體晶片重疊之方式配置。
  4. 如請求項3之半導體裝置，其中俯視下，上述第2半導體晶片之上述陽極電極焊墊係以其之一部分與上述第1導電性構件重疊之方式，形成於上述第2半導體晶片之上述第2表面上，且，上述第2導電性構件以覆蓋上述陽極電極焊墊之方式與上述陽極電極焊墊電性連接，藉此上述第1導電性構件係與位於上述陽極電極焊墊上之上述第2導電性構件之一部分重疊。
  5. 如請求項4之半導體裝置，其中俯視下，上述第2半導體晶片之上述陽極電極焊墊具有與上述第1導電性構件重疊之第1區域、及未與上述第1導電性構件重疊之第2區域；且上述陽極電極焊墊之上述第1區域之面積大於上述陽極電極焊墊之上述第2區域之面積。
  6. 如請求項2之半導體裝置，其中 於上述第1半導體晶片之上述第1表面上，形成有包含於俯視下配置於上述密封體之上述第2邊與上述射極電極焊墊之間之閘極電極焊墊之複數個控制電極焊墊；上述半導體裝置進而包含：複數個第3引腳，其等沿上述密封體之上述第2邊並排配置；及複數個第3導電性構件，其等電性連接於上述複數個控制電極焊墊之各者及上述複數個第3引腳之各者；上述密封體之上述第1主面具有於與上述第1方向交叉之第2方向延伸之第3邊、及與上述第3邊對向之第4邊；且不具有沿上述密封體之上述第3邊與上述第4邊配置之引腳。
  7. 如請求項6之半導體裝置，其中上述密封體具有：第1側面，其於其之厚度方向上，位於上述第1主面與上述第2主面之間，且與上述第1主面共用上述第1邊；及第2側面，其與上述第1主面共用上述第2邊；上述第1引腳與上述第2引腳係自上述密封體之上述第1側面突出；且上述複數個第3引腳係自上述密封體之上述第2側面突出。
  8. 如請求項7之半導體裝置，其中上述複數個第3引腳之各者係以其前端位於較上述密封體之上述第1主面更上方之方式彎曲。
  9. 一種電子裝置，其包含：(a)配線基板，其具有形成有第1配線與第2配線之主面；(b)第1半導體裝置，其搭載於上述配線基板之上述主面上；(c)第2半導體裝置，其搭載於上述配線基板之上述主面上；且 上述第1半導體裝置及上述第2半導體裝置之各者具有：(d1)第1半導體晶片，其具備絕緣閘雙極型電晶體；(d2)第2半導體晶片，其具備二極體；(d3)第1引腳，其與形成於上述第1半導體晶片之第1表面之射極電極焊墊電性連接；(d4)第2引腳，其與形成於上述第2半導體晶片之第2表面之陽極電極焊墊電性連接；(d5)第1端子，其與形成於上述第1半導體晶片之第1背面之集極電極電性連接；(d6)第2端子，其與形成於上述第2半導體晶片之第2背面之陰極電極電性連接；(d7)密封體，其密封上述第1半導體晶片及上述第2半導體晶片；上述第1半導體裝置之上述第1引腳與上述第2半導體裝置之上述第2端子係經由上述配線基板之上述第1配線而電性連接；且上述第1半導體裝置之上述第2引腳與上述第2半導體裝置之上述第1端子係經由上述配線基板之上述第2配線而電性連接。
  10. 如請求項9之電子裝置，其中上述第1半導體裝置與上述第2半導體裝置係以各不相同之朝向搭載於上述配線基板之上述主面上。
  11. 如請求項10之電子裝置，其中上述第1半導體裝置及上述第2半導體裝置之各者之上述密封體具有：第1主面，其具備第1邊、與上述第1邊對向之第2邊、及於與上述第1邊及上述第2邊之各者之延伸方向交叉之方向延伸之第3邊；及 第2主面，其係與上述第1主面為相反側之面；俯視下，上述第1半導體裝置之上述第1端子及上述第2端子係配置於上述密封體之上述第1邊與上述第2邊之間，且，上述第2端子係配置於搭載有上述第1半導體晶片之第1晶片搭載部與上述第1邊之間；俯視下，上述第2半導體裝置之上述第1端子及上述第2端子係配置於上述密封體之上述第1邊與上述第2邊之間，且，上述第2端子係配置於搭載有上述第1半導體晶片之第1晶片搭載部與上述第1邊之間；俯視下，上述第1半導體裝置之上述第1引腳及上述第2引腳係沿上述密封體之上述第1邊並排配置，且，上述第1引腳係配置於由上述第1邊與上述第3邊構成之第1角部與上述第2引腳之間；俯視下，上述第2半導體裝置之上述第1引腳及上述第2引腳係沿上述密封體之上述第1邊並排配置，且，上述第1引腳係配置於由上述第1邊與上述第3邊構成之第1角部與上述第2引腳之間；且以俯視下上述第1半導體裝置之上述密封體之上述第1邊與上述第2半導體裝置之上述密封體之上述第3邊對向、且上述第1半導體裝置之上述密封體之上述第3邊與上述第2半導體裝置之上述密封體之上述第1邊朝向同一方向的方式，將上述第1半導體裝置及上述第2半導體裝置搭載於上述配線基板之上述主面上。
  12. 如請求項11之電子裝置，其中上述電子裝置進而包含：可自外部供給電源電位之電源端子；可自外部供給接地電位之接地端子； 第3半導體裝置，其搭載於上述配線基板之上述主面上，且與上述第1半導體裝置為相同構造；及第4半導體裝置，其搭載於上述配線基板之上述主面上，且與上述第2半導體裝置為相同構造；於上述配線基板之上述主面上，形成有電性連接於上述電源端子、上述第1半導體裝置及上述第3半導體裝置之第3配線；於上述配線基板之上述主面上，形成有電性連接於上述接地端子、上述第2半導體裝置及上述第4半導體裝置之第4配線；上述第1半導體裝置之上述第1引腳及上述第2引腳係自位於上述密封體之上述第1主面與上述第2主面之間之第1側面突出；上述第3半導體裝置之上述第1引腳及上述第2引腳係自位於上述密封體之上述第1主面與上述第2主面之間之第1側面突出；且俯視下，上述第1半導體裝置及上述第3半導體裝置係以與上述第3配線之一部分重疊之方式搭載於上述第3配線上，藉此上述第1半導體裝置及上述第3半導體裝置之各者之上述第1端子及上述第2端子與上述第3配線電性連接。
  13. 如請求項12之電子裝置，其中上述電子裝置進而包含：電流輸出端子，其可將輸出電流對外部輸出；電流輸入端子，其可輸入來自外部之輸入電流；第1板狀導電性構件，其電性連接於上述電流輸出端子與上述第1配線；第2板狀導電性構件，其電性連接於上述電流輸入端子與上述第2配線；且俯視下，上述第1板狀導電性構件及上述第2板狀導電性構件係以跨越上述第3配線或上述第4配線之任一者之方式配置。
  14. 如請求項9之電子裝置，其中上述第1半導體裝置及上述第2半導體裝置之各者之上述密封體具有：第1主面，其具備第1邊、與上述第1邊對向之第2邊、及於與上述第1邊及上述第2邊之各者之延伸方向交叉之方向延伸之第3邊；及第2主面，其係與上述第1主面為相反側之面；上述第1半導體裝置及上述第2半導體裝置之各者具有複數個第3引腳，其等係與包含形成於上述第1半導體晶片之上述第1表面之閘極電極焊墊之複數個控制電極焊墊之各者電性連接；且俯視下，上述複數個第3引腳之各者係沿上述密封體之上述第2邊並排配置，且以其前端位於較上述密封體之上述第1主面更上方之方式彎曲。
TW104125992A 2014-08-25 2015-08-10 半導體裝置及電子裝置 TWI705554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/072207 WO2016030955A1 (ja) 2014-08-25 2014-08-25 半導体装置および電子装置
WOPCT/JP2014/072207 2014-08-25

Publications (2)

Publication Number Publication Date
TW201614796A TW201614796A (en) 2016-04-16
TWI705554B true TWI705554B (zh) 2020-09-21

Family

ID=55398900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125992A TWI705554B (zh) 2014-08-25 2015-08-10 半導體裝置及電子裝置

Country Status (5)

Country Link
US (2) US10217727B2 (zh)
JP (1) JP6351731B2 (zh)
CN (1) CN106575645B (zh)
TW (1) TWI705554B (zh)
WO (1) WO2016030955A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
WO2017085866A1 (ja) * 2015-11-20 2017-05-26 新電元工業株式会社 半導体装置
TWI671877B (zh) * 2018-04-24 2019-09-11 財團法人工業技術研究院 半導體封裝結構
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
JP7545845B2 (ja) 2020-09-25 2024-09-05 ローム株式会社 半導体装置
CN113140526B (zh) * 2021-04-22 2022-03-04 深圳市芯控源电子科技有限公司 一种半导体sgt器件
CN115332189B (zh) * 2022-10-13 2023-02-10 合肥中恒微半导体有限公司 一种igbt功率模块封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270736A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
US6166464A (en) 1998-08-24 2000-12-26 International Rectifier Corp. Power module
JP4409064B2 (ja) 2000-07-14 2010-02-03 三菱電機株式会社 パワー素子を含む半導体装置
JP2003243611A (ja) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp 半導体モジュール及び半導体装置
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP3759131B2 (ja) 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4015975B2 (ja) * 2003-08-27 2007-11-28 三菱電機株式会社 半導体装置
US7327024B2 (en) 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP5232367B2 (ja) 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5390064B2 (ja) 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2011086889A (ja) 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011092859A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP5445695B2 (ja) * 2010-12-27 2014-03-19 日産自動車株式会社 半導体モジュール、モールド装置及びモールド成形方法
JP5707302B2 (ja) 2011-11-02 2015-04-30 株式会社 日立パワーデバイス パワー半導体モジュール
KR20130069108A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270736A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
US20190088629A1 (en) 2019-03-21
US10217727B2 (en) 2019-02-26
US10546839B2 (en) 2020-01-28
WO2016030955A1 (ja) 2016-03-03
TW201614796A (en) 2016-04-16
US20170229428A1 (en) 2017-08-10
CN106575645B (zh) 2019-12-24
CN106575645A (zh) 2017-04-19
JP6351731B2 (ja) 2018-07-04
JPWO2016030955A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
TWI705554B (zh) 半導體裝置及電子裝置
JP6130238B2 (ja) 半導体装置および電子装置
US10141248B2 (en) Semiconductor device and manufacturing method thereof
JP6076865B2 (ja) 電子装置
TWI663660B (zh) 半導體裝置的製造方法
JP2019046899A (ja) 電子装置
TWI745530B (zh) 電子裝置