CN113241342A - 智能功率模块和智能功率模块的制造方法 - Google Patents

智能功率模块和智能功率模块的制造方法 Download PDF

Info

Publication number
CN113241342A
CN113241342A CN202110282379.XA CN202110282379A CN113241342A CN 113241342 A CN113241342 A CN 113241342A CN 202110282379 A CN202110282379 A CN 202110282379A CN 113241342 A CN113241342 A CN 113241342A
Authority
CN
China
Prior art keywords
electronic component
insulating
heat
electronic
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110282379.XA
Other languages
English (en)
Inventor
谢荣才
王敏
左安超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202110282379.XA priority Critical patent/CN113241342A/zh
Publication of CN113241342A publication Critical patent/CN113241342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种智能功率模块和智能功率模块的制造方法，通过将发热量大的第一电子元件和发热量小的第二电子元件层叠设置，并在二者之间设置绝缘隔热片，以此有效的减小了电子元件的占用面积，理论上与现有技术相比，其占用面积可以最多缩小一半，因而可以有效的减少整个引线框架和散热基板的体积实现其成本降低，且减小密封层的体积，进而使得整个IPM模块体积有效减小，从而在降低整个IPM模块材料成本的同时也更方便了IPM模块的应用。或者在与现有的IPM模块体积同等大小的情况下，可以将电子元件特别是发热量大的第一电子元件的面积增大，以增强其过电流能力，使得IPM模块的工作功率更高，从而增加了IPM模块的功率密度。

Description

智能功率模块和智能功率模块的制造方法
技术领域
本发明涉及一种智能功率模块和智能功率模块的制造方法，属于功率半导体器件技术领域。
背景技术
智能功率模块，即IPM(Intelligent Power Module)，是一种将电力电子和集成电路技术结合的功率驱动类产品。智能功率模块把功率开关器件和高压驱动电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。智能功率模块一方面接收 MCU的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回MCU。目前IPM的内部结构中，电子元件如功率器件、驱动芯片等都是单层的固定在散热基板上，这些平面结构除了芯片以外，还需要面积较大的散热基板、布线区，需要占用较大面积，不利于IPM模块的小型化。
发明内容
本发明需要解决的技术问题是解决现有的IPM模块电子元件采用平面化的安装方式导致其占用面积大，不利于IPM模块小型化的问题。
具体地，本发明公开一种智能功率模块，包括：
散热基板，散热基板包括安装面和进行散热的散热面；
引线框架，引线框架的底面固定于安装面，引线框架的一端形成多个引脚，多个引脚设置在散热基板的至少一侧；
多个电子元件，多个电子元件包括第一电子元件和第二电子元件，第一电子元件和第二电子元件上下层叠设置，且第一电子元件的工作发热量大于第二电子元件的工作发热量，第一电子元件安装于引线框架的表面；
绝缘隔热片，绝缘隔热片设置在第一电子元件和第二电子元件之间；
密封层，密封层至少包裹设置电路元件的散热基板的一面，引脚的一端从密封层露出。
可选地，第一电子元件为发热的功率器件，第二电子元件为驱动芯片。
可选地，第一电子元件的表面设置有叠片焊接区和电极键合区，叠片焊接区用于安装绝缘隔热片，电极键合区用于电连接第一电子元件的电极。
可选地，叠片焊接区表面为非导电区，且叠片焊接区表面设置有绝缘的钝化层。
可选地，绝缘隔热片设置有贯穿其厚度的多个通孔。
可选地，功率器件为多个开关管或者多个续流二极管，驱动芯片为单通道的驱动芯片，其数量为与开关管对应设置的多个。
可选地，驱动芯片为多个高压芯片和低压芯片组合、多个高压驱动芯片组中的一者。
可选地，智能功率模块还包括第三电子元件，第三电子元件的工作发热量大于第二电子元件，第三电子元件安装于引线框架的表面。
可选地，绝缘隔热片和第一电子元件通过绝缘胶固定。
本发明还提出一种如上述的智能功率模块的制造方法，制造方法包括以下步骤：
将引线框架固定于散热基板的安装面；
在引线框架的表面配置第一电子元件；
将绝缘隔热片固定于第一电子元件的表面；
在绝缘隔热片表面配置第二电子元件；
将第一电子元件、第二电子元件和第三电子元件中的至少一者、引线框架的焊盘、引脚之间通过键合线电连接；
对设置有电路元件、引线框架以及散热基板通过封装模具进行注塑以形成密封层，其中密封层包覆电路基板的至少设置电路元件的一面；
对多个引线框架的引脚进行切除、成型以形成智能功率模块，且对成型后的智能功率模块进行测试。
本发明的智能功率模块，与现有技术中的电子元件均以单层的方式安装于引线框架或者散热基板的结构相比，本发明的IPM模块通过将发热量大的第一电子元件和发热量小的第二电子元件层叠设置，并在二者之间设置绝缘隔热片，以此有效的减小了电子元件的占用面积，理论上与现有技术相比，其占用面积可以最多缩小一半，因而可以有效的减少整个引线框架和散热基板的体积实现其成本降低，且减小密封层的体积，进而使得整个IPM模块体积有效减小，从而在降低整个IPM模块材料成本的同时也更方便了IPM模块的应用。或者在与现有的IPM模块体积同等大小的情况下，可以将电子元件特别是发热量大的第一电子元件的面积增大，以增强其过电流能力，使得 IPM模块的工作功率更高，从而增加了IPM模块的功率密度。
附图说明
图1为本发明实施例的IPM模块的剖视图；
图2为本发明实施例针对图1所示的第一电子元件和第二电子元件分别对应具体种类的电子元件的剖视图；
图3为针对图2所示的IPM模块中的IGBT的平面示意图；
图4为本发明另一实施例的IPM模块的剖视图；
图5为针对图4所示的IPM模块中的续流二极管的平面示意图；
图6和图7为本发明实施例的IPM模块没有密封层的平面示意图；
图8和图9为本发明实施例的IPM模块的电路原理图；
图10为本发明实施例的IPM模块制造方法的流程图。
附图标记：
键合线1，第一电子元件2，IGBT21，栅极键合区211，发射极/源极键合区212，第一叠片焊接区213，续流二极管22，阳极键合区221，第二叠片焊接区222，绝缘隔热片3，第二电子元件4，驱动芯片40，高压驱动芯片41，低压驱动芯片42，第三电子元件5，密封层6，散热基板7，引脚8，引线框架9，框架本体91。
具体实施方式
需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。
本发明提出一种智能功率模块即IPM模块，如图1至图7所示，本发明实施例的 IPM模块包括散热基板7、引线框架9、多个电子元件、绝缘隔热片3、多个引脚8和密封层6。其中散热基板7包括其他器件的安装面和进行散热的散热面；引线框架9 的底面固定于该安装面，引线框架9的一端形成多个引脚8，多个引脚8设置在散热基板的至少一侧，多个电子元件包括第一电子元件2和第二电子元件4，第一电子元件2和第二电子元件4层叠设置，且第一电子元件2的工作发热量大于第二电子元件 4的工作发热量，第一电子元件2安装于引线框架9的表面；绝缘隔热片3设置在第一电子元件2和第二电子元件4之间；多个引脚8设置在散热基板7的至少一侧；密封层6至少包裹设置电路元件的散热基板7的一面，引脚8的一端从密封层6露出。
散热基板7一般包括依次连接的基板和绝缘层，其中绝缘层可以是环氧树脂，用于与引线框架9通过环氧树脂的粘接实现二者固定。散热基板7根据基板的板材结构可分为不同的种类，其中基板为金属材质如铜材或者铝材。
引线框架9由金属材料如铝材或铜材形成线路，其上设置了焊盘，用于连接上述的电子元件，其引脚8做为引线框架9的一部分，与引线框架9的线路的连接一体成型。
引线框架9包括框架本体91和设置于框架本体91周边的引脚8，框架本体91的中心留空的安装空位，以容纳安装电子元件。框架本体91上设置有焊盘以方便与电子元件通过键合线电连接，引线框架9可由铜材通过蚀刻或冲压等方式形成，其在框架本体91两侧形成向外伸出的呈直线型的引脚8，这些引脚8通过框架本体91连接成整体，引线框架9在制造IPM模块成品之前，其引脚8的自由端通过第一连接件筋相互连接，且靠近引脚8与框架本体91连接处通过第二连接筋相互连接，这样使得整个引线框架9形成可靠的整体，在制造IPM模块过程中，会将第二连接件筋进行切除，并将引脚8的自由端部分进行剪切以切除第一连接件筋，并进行整形以形成独立的引脚8，如图3所示的引脚8状态。
在图1、图2和图4中，密封层6包覆框架本体91表面的表面，即包覆框架本体 91表面的表面、电子元件、绝缘隔热片3和设置于框架本体91的一端的引脚8，以此形成密封层半包覆结构，散热基板7的下表面即散热面露出于密封层6。在其他可实现方式中，密封层6也可包覆散热基板7的散热面和框架本体91表面，并包覆设置在框架本体91的电子元件、绝缘隔热片3，同时还包覆引脚8设置于框架本体91的一端，以构成密封层全包覆方式的结构。
发热量大的第一电子元件2安装于框架本体91和绝缘隔热片3之间，发热量小的第二电子元件4安装于绝缘隔热片3上，以此实现发热量大的第一电子元件2工作时通过框架本体91和散热基板7进行散热，保证其工作的稳定性，而绝缘隔热片3实现第一电子元件2和第二电子元件4之间的绝缘和隔热作用，避免第一电子元件2的发热传导至第二电子元件4以影响第二电子元件4工作稳定性，因为第二电子元件4可承受的工作温度比第一电子元件2低，并实现二者之间的电隔离。其中绝缘隔热片3 于第一电子元件2和第二电子元件4之间的固定方式可通过绝缘胶固定，如通过绝缘环氧树脂实现粘接。
与现有技术中的电子元件均以单层的方式安装于引线框架9或散热基板7的结构相比，本发明的IPM模块通过将发热量大的第一电子元件2和发热量小的第二电子元件4层叠设置，并在二者之间设置绝缘隔热片3，以此有效的减小了电子元件的占用面积，理论上与现有技术相比，其占用面积可以最多缩小一半，因而可以有效的减少整个引线框架9和散热基板7的体积实现其成本降低，且减小密封层6的体积，进而使得整个IPM模块体积有效减小，从而在降低整个IPM模块材料成本的同时也更方便了IPM模块的应用。或者在与现有的IPM模块体积同等大小的情况下，可以将电子元件特别是发热量大的第一电子元件2的面积增大，以增强其过电流能力，使得IPM模块的工作功率更高，从而增加了IPM模块的功率密度。
在本发明的一些实施例中，第一电子元件2为发热的功率器件，第二电子元件4 为驱动芯片40。其中在IPM模块内，发热量大的功率器件主要是开关管和续流二极管 22，开关管为图图2和图4中的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)，或者MOS管(metal oxide semiconductor，金属氧化物半导体)等。其中图2所示的功率器件为做为开关管的IGBT21，其层叠设置在驱动芯片40之下，二者之间安装绝缘隔热片3；图4所示的功率器件为续流二极管22，其层叠设置在驱动芯片40之下，二者之间安装绝缘隔热片3。
进一步地，在本发明的一些实施例中，第一电子元件2的表面设置有叠片焊接区和电极键合区，叠片焊接区用于安装绝缘隔热片3，电极键合区用于电连接键合线。其中电极键合区根据第一电子元件2的不同有一个或者多个区域，电极键合区需要通过键合线1连接到框架本体91上的线路，或者引脚8或者其他电子元件。键合线1 通常为金线、铜线、金铜混合线、38um或者38um以下细铝线。如图3所示，以做为功率器件的第一电子元件2为IGBT21为例，其电极键合区为两个，分别为栅极键合区211、发射极/源极键合区212，其中发射极/源极键合区212根据IGBT21类型(PNP 型或者NPN型)的不同为发射极键合区或者源极键合区。其功率器件的另外一个电极为设置于功率器件相对设置电极电荷区的另外一面，即安装于框架本体91的表面，具体对应图1和图2所示的安装结构。如图5所示的做为功率器件的第一电子元件2为续流二极管22，其电极键合区为一个即阳极键合区221，第一电子元件2的另外一个电极也设置在相对设置电极电荷区的另外一面，即安装于框架本体91的表面，具体对应图4所示的安装结构。这些第一电子元件2的叠片焊接区如图3中的第一叠片焊接区213和图5中的第二叠片焊接区222用于安装绝缘隔热片3，其与电极键合区都位于第一电子元件2的表面，即相对于框架本体91的表面接触的另外一面，二者间隔设置。叠片焊接区的面积大小与绝缘隔热片3的面积大小相近，或者稍大于绝缘隔热片 3的面积，以实现二者的相互固定。进一步地，由于叠片焊接区用于安装绝缘材质的绝缘隔热片3，与电极键合区需要通过导电的键合线1电连接不同，叠片焊接区与绝缘隔热片3二者绝缘，因此叠片焊接区优选为其表面非导电区，且表面覆盖绝缘的钝化层，以起到保护非金属层的作用。
在本发明的一些实施例中，绝缘隔热片3设置有贯穿其厚度的多个通孔(图中未示出)。通过设置这些通孔，使得绝缘隔热片3上下连接的第二电子元件4和第一电子元件2之间形成由通孔形成的多个密封的填充空气的细小腔室，由于空气的导热能力要低于绝缘隔热片3，因此起到进一步提升第二电子元件4和第一电子元件2之间的隔热效果，降低第一电子元件2的工作发热传导至第二电子元件4，以进一步提升其工作稳定性。
在本发明的一些实施例中，驱动芯片40为单通道的驱动芯片，其数量为与开关管对应设置的多个。由于IPM模块至少包括由上下桥臂的开关管组成的六个开关管如 IGBT21或者MOS管，由于做为第一电子元件2的开关管和做为第二电子元件4的驱动芯片40上下层叠设置，因此每个开关管对应设置一个驱动芯片40，以方便驱动开关管工作。驱动芯片40优选为单通道的驱动能力的芯片，即只能驱动一个IGBT21，以实现成本的最优化。图6和图7为IPM模块的基本电路原理图，在图6中，每一个单通道的驱动芯片40为高压驱动芯片41(HVIC)，其需要输入独立的工作电源即图中的VB和VS引脚8输入的电源，高压驱动芯片41用于驱动上桥臂开关管工作，即图6中的Q1、Q3和Q5开关管，同时也可以用于驱动下桥臂开关管工作，即图6中的Q2、Q2和Q6开关管。图7中，上桥臂开关管连接高压驱动芯片41，下桥臂开关管则连接低压驱动芯片42(LVIC)，低压驱动芯片42相对高压驱动芯片41无需输入独立的工作电源，其成本更低，因此图7中的方案相对图6更低，但图6由于全部采用统一型号的高压驱动芯片41，方便生产制造以提升效率。
针对高压驱动芯片41而言，其表面至少有六个键合线焊盘，分别是低压区电源VDD、低压区地VSS、高压区电源VB、高压区地VS、输入IN和输出HO，高压驱动芯片41的背面即与绝缘隔热片3安装的一面不做金属化层处理。而对低压驱动芯片 42而言，其表面至少有四个键合线焊盘，分别是低压区电源VDD、低压区地VSS、输入IN和输出HO，高压驱动芯片41的背面即于绝缘隔热片3安装的一面不做金属化层处理。
在本发明的一些实施例中，IPM模块还包括第三电子元件5，第三电子元件5的工作发热量大于第二电子元件4，第三电子元件5安装于框架主体的表面。如图1、图 2所示，在相对安装第一电子元件2和一侧，还设置了第三电子元件5。考虑到第三电子元件5如果和第一电子元件2、第二电子元件4同时层叠设置时，处于中间一层的电子元件其电极与不便于线路或者电子元件进行电连接的原因，在IPM模块中第三电子元件5相对第一电子元件2和第二电子元件4的其他电子元件独立设置。在图1和图2中，IGBT21、绝缘隔热片3和驱动芯片40层叠设置，做为第三电子元件5的续流二极管22相对独立设置；而在图3中，续流二极管22、绝缘隔热片3和驱动芯片 40层叠设置，做为第三电子元件5的IGBT21相对独立设置。
图6和图7为IPM模块无密封层6时的平面示意图。其中图6中的电子元件的层叠方式与图1或图2中的相同，其中图6中上桥臂开关管或下桥臂开关管、绝缘隔热片3和驱动芯片40形成层叠元件，然后由层叠元件、续流二极管22上下间隔设置形成第一元件分组，然后由六个这样的第一元件分组左右间隔排布。而在图7中，续流二极管22、绝缘隔热片3和驱动芯片40形成层叠元件，然后由层叠元件、上桥臂开关管或下桥臂开关管上下间隔设置形成第二元件分组，然后由六个这样的第二元件分组左右间隔排布。
本发明还提出一种上述实施例提到的IPM模块的制造方法，如图10所示，制造方法包括以下步骤：
步骤S100、将引线框架固定于散热基板的安装面；
步骤S200、在引线框架的表面配置第一电子元件；
步骤S300、将绝缘隔热片固定于第一电子元件的表面；
步骤S400、在绝缘隔热片表面配置第二电子元件；
步骤S500、将第一电子元件、第二电子元件和第三电子元件中的至少一者、引线框架的焊盘、引脚之间通过键合线电连接；
步骤S600、对设置有电路元件、引线框架以及散热基板通过封装模具进行注塑以形成密封层，其中密封层包覆电路基板的至少设置电路元件的一面；
步骤S700、对多个引线框架的引脚进行切除、成型以形成智能功率模块，且对成型后的智能功率模块进行测试。
其中在步骤S100中，引线框架9由金属材料如铝材或铜材形成线路，其上设置了焊盘，其引脚8做为引线框架9的一部分，与引线框架9的线路的连接一体成型。引线框架9包括框架本体91和设置于框架本体91周边的引脚8，框架本体91的中心留空的安装空位，以容纳安装电子元件。框架本体91上设置有焊盘以方便与电子元件通过键合线电连接，引线框架9可由铜材通过蚀刻或冲压等方式形成，其在框架本体91 两侧形成向外伸出的呈直线型的引脚8，这些引脚8通过框架本体91连接成整体，引线框架9在制造IPM模块成品之前，其引脚8的自由端通过第一连接件筋相互连接，且靠近引脚8与框架本体91连接处通过第二连接筋相互连接，这样使得整个引线框架 9形成可靠的整体。
散热基板7的基板表面设置了做为绝缘层的半固化的环氧树脂，以此通过粘接的方式与框架本体91的连接实现二者的固定。
在步骤S200中，具体可通过焊接的方法将第一电子元件2固定于框架本体91的焊盘10，如通过软钎焊把上将做为第一电子元件2的IGBT21/MOS、续流二极管22等芯片焊接在该焊盘。除了配置第一电子元件2，还可以将第三电子元件5的 IGBT21/MOS、续流二极管22等芯片焊接在该焊盘。
在步骤S300中，可通过绝缘胶的方式将绝缘隔热片3粘接于第一电子元件2的表面，具体是粘接在第一电子元件2的叠片焊接区。如通过绝缘环氧树脂将绝缘隔热片 3粘接于叠片焊接区。
在步骤S400中，可通过绝缘胶的方式将第二电子元件4配置在绝缘隔热片3的表面。其中第二电子元件4的底面不做金属化处理，因为第二电子元件4的底面于绝缘隔热片3之间没有电连接，如做为第二电子元件4的驱动芯片40，采用绝缘环氧树脂将驱动芯片40的底面粘贴在绝缘隔热片3的表面。
在步骤S500中，该步骤为连接键合线1的步骤。如可将高压驱动芯片40的输出端HO的键合线1焊盘通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线1直接连接到IGBT21管或MOS管的栅极键合区211，将高压驱动芯片40的输出端VDD、VSS、VB、VS、IN等对应的键合线1焊盘通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线1直接连接到引脚8，或者连接到框架本体 91的焊盘。将IGBT21管的发射极键合区或MOS管的源极键合区通过100um或100um 以上的粗铝线直接连接到框架本体91的焊盘上；将驱动芯片40的阳极键合区221通过100um或100um以上粗铝线直接连接到框架本体91的焊盘上。
在步骤S600中，该步骤为实现密封层6的步骤。在一可实现方式中，首先可无氧环境中对上述步骤过程中安装了电子元件、引脚8的引线框架9、以及散热基板7形成的半成品进行烘烤，烘烤时间不应小于2小时，烘烤温度和选择125℃。将半成品搬送到封装模具(图中未示出)中，其中封装模具包括上下设置上膜和下膜，引脚8固定设置于上膜和下膜之间，通过与引脚8与位于下模的固定装置接触，以进行半成品的定位。其中在上模上设置至少两个顶针，顶针的自由端可抵接于框架本体91的表面和散热基板的散热面，通过这两个顶针，可用于控制散热基板7与下模间的距离实现定位，该距离不能太远，否则会影响散热性，该距离也不能太近，否则会造成注胶不满等情况。
然后，对放置了半成品的封装模具进行合模，并由浇口注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且，对应自浇口注入的密封树脂模腔内部的气体通过排气口排放到外部。
最后进行脱模，在脱模后，密封树脂形成密封层6，引脚8的自由端从密封层6露出。
其中根据密封层6的封装工艺，封装模具的不同，密封层6可以只密封散热基板7和框架本体91的上面一侧，即安装了电子元件、引脚8的一侧，散热基板7的底面即散热面从密封层6露出，以此形成半包覆的封装结构；也可以密封散热基板7的上下两面，以此形成全包覆结构。
在步骤S700中，该步骤为对形成密封层6的半成品的IPM模块的引脚8进行剪切整形的步骤，可根据使用的长度和形状需要，进行引脚8的整形；并进一步对IPM模块进行测试，如进行常规的电参数测试，一般包括绝缘耐压、静态功耗、迟延时间等测试项目，在进行外观AOI测试，一般包括装配孔尺寸、引脚8偏移等测试项目，测试合格者为成品。以此完成整个IPM模块的制造过程。
本发明的IPM模块的制造方法，通过将引线框架9固定于散热基板7的安装面，接着在引线框架9配置第一电子元件2，或者第一电子元件2和第三电子元件5，并将绝缘隔热片固定于第一电子元件2的表面，在绝缘隔热片表面配置第二电子元件4，并配置引脚，接着将第一电子元件2、第二电子元件4和第三电子元件5中的至少一者、布线层、引脚之间通过键合线电连接，并对设置有电路元件和引脚的引线框架9 和基板通过封装模具进行注塑以形成密封层，其中密封层包覆电路基板的至少设置电子元件的一面，最后对引脚进行剪切、整形以形成智能功率模块，且对成型后的智能功率模块进行测试。相对现有技术中的电子元件以单层的方式安装于引线框架9或者散热基板的IPM模块的制造过程相比，通过将发热量大的第一电子元件2和发热量小的第二电子元件4层叠设置，并在二者之间设置绝缘隔热片，以此有效的减小了电子元件的占用面积，因而可以有效的减少整个引线框架9和散热基板的体积实现其成本降低，且减小密封层的体积，进而使得整个IPM模块体积有效减小，从而在降低整个 IPM模块材料成本的同时也更方便了IPM模块的应用。或者在与现有的IPM模块体积同等大小的情况下，可以将电子元件特别是发热量大的第一电子元件2的面积增大，以增强其过电流能力，使得IPM模块的工作功率更高，从而增加了IPM模块的功率密度。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种智能功率模块，其特征在于，包括：
散热基板，所述散热基板包括安装面和进行散热的散热面；
引线框架，所述引线框架的底面固定于所述安装面，所述引线框架的一端形成多个引脚，所述多个引脚设置在所述散热基板的至少一侧；
多个电子元件，所述多个电子元件包括第一电子元件和第二电子元件，所述第一电子元件和第二电子元件上下层叠设置，且所述第一电子元件的工作发热量大于所述第二电子元件的工作发热量，所述第一电子元件安装于所述引线框架的表面；
绝缘隔热片，所述绝缘隔热片设置在所述第一电子元件和所述第二电子元件之间；
密封层，所述密封层至少包裹设置所述电路元件的散热基板的一面，所述引脚的一端从所述密封层露出。
2.根据权利要求1所述的智能功率模块，其特征在于，所述第一电子元件为发热的功率器件，所述第二电子元件为驱动芯片。
3.根据权利要求2所述的智能功率模块，其特征在于，所述第一电子元件的表面设置有叠片焊接区和电极键合区，所述叠片焊接区用于安装所述绝缘隔热片，所述电极键合区用于电连接所述第一电子元件的电极。
4.根据权利要求3所述的智能功率模块，其特征在于，所述叠片焊接区表面为非导电区，且所述叠片焊接区表面设置有绝缘的钝化层。
5.根据权利要求1所述的智能功率模块，其特征在于，所述绝缘隔热片设置有贯穿其厚度的多个通孔。
6.根据权利要求2所述的智能功率模块，其特征在于，所述功率器件为多个开关管或者多个续流二极管，所述驱动芯片为单通道的驱动芯片，其数量为与所述开关管对应设置的多个。
7.根据权利要求6所述的智能功率模块，其特征在于，所述驱动芯片为多个高压芯片和低压芯片组合、多个高压驱动芯片组中的一者。
8.根据权利要求1所述的智能功率模块，其特征在于，还包括第三电子元件，所述第三电子元件的工作发热量大于所述第二电子元件，所述第三电子元件安装于所述引线框架的表面。
9.根据权利要求1所述的智能功率模块，其特征在于，所述绝缘隔热片和所述第一电子元件通过绝缘胶固定。
10.一种如权利要求1至9任意一项所述的智能功率模块的制造方法，其特征在于，所述制造方法包括以下步骤：
将引线框架固定于散热基板的安装面；
在所述引线框架的表面配置第一电子元件；
将绝缘隔热片固定于所述第一电子元件的表面；
在所述绝缘隔热片表面配置第二电子元件；
将所述第一电子元件、第二电子元件和第三电子元件中的至少一者、所述引线框架的焊盘、所述引脚之间通过键合线电连接；
对设置有所述电路元件、所述引线框架以及所述散热基板通过封装模具进行注塑以形成密封层，其中所述密封层包覆所述电路基板的至少设置电路元件的一面；
对多个所述引线框架的引脚进行切除、成型以形成所述智能功率模块，且对成型后的所述智能功率模块进行测试。
CN202110282379.XA 2021-03-16 2021-03-16 智能功率模块和智能功率模块的制造方法 Pending CN113241342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110282379.XA CN113241342A (zh) 2021-03-16 2021-03-16 智能功率模块和智能功率模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110282379.XA CN113241342A (zh) 2021-03-16 2021-03-16 智能功率模块和智能功率模块的制造方法

Publications (1)

Publication Number Publication Date
CN113241342A true CN113241342A (zh) 2021-08-10

Family

ID=77130391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110282379.XA Pending CN113241342A (zh) 2021-03-16 2021-03-16 智能功率模块和智能功率模块的制造方法

Country Status (1)

Country Link
CN (1) CN113241342A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832177A (zh) * 2024-03-04 2024-04-05 深圳市沃芯半导体技术有限公司 开关电源模块封装系统及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832177A (zh) * 2024-03-04 2024-04-05 深圳市沃芯半导体技术有限公司 开关电源模块封装系统及封装方法
CN117832177B (zh) * 2024-03-04 2024-05-28 深圳市沃芯半导体技术有限公司 开关电源模块封装系统及封装方法

Similar Documents

Publication Publication Date Title
US11810887B2 (en) Double-sided cooling type power module and manufacturing method therefor
CN106206483B (zh) 电源模块
CN107924913B (zh) 半导体装置及半导体装置的制造方法
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
WO2016150391A1 (zh) 智能功率模块及其制造方法
CN214043635U (zh) 一种智能功率模块及电力电子设备
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US20220319948A1 (en) Double-sided coolable semiconductor package
CN214848619U (zh) 智能功率模块
CN113241342A (zh) 智能功率模块和智能功率模块的制造方法
CN113113401A (zh) 半导体电路和半导体电路的制造方法
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN214848620U (zh) 智能功率模块
WO2017112863A1 (en) Metal slugs for double-sided cooling of power module
CN216413057U (zh) 半导体电路
CN216145614U (zh) 智能功率模块
CN114649320A (zh) 能传输射频信号的半导体电路及其制造方法
CN113571507A (zh) 智能功率模块和智能功率模块的制造方法
CN113113400A (zh) 半导体电路和半导体电路的制造方法
CN113161337A (zh) 智能功率模块
CN221057398U (zh) 半导体器件和电子设备
CN214848624U (zh) 半导体电路
CN215644461U (zh) 一种功率模块及电子设备
CN115425071A (zh) 半导体电路和半导体电路的制造方法
CN219553614U (zh) 一种半导体电路和散热器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication