CN221057398U - 半导体器件和电子设备 - Google Patents
半导体器件和电子设备 Download PDFInfo
- Publication number
- CN221057398U CN221057398U CN202322642885.2U CN202322642885U CN221057398U CN 221057398 U CN221057398 U CN 221057398U CN 202322642885 U CN202322642885 U CN 202322642885U CN 221057398 U CN221057398 U CN 221057398U
- Authority
- CN
- China
- Prior art keywords
- frame
- semiconductor device
- bonding surface
- shell
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000004033 plastic Substances 0.000 claims abstract description 52
- 229920003023 plastic Polymers 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 abstract description 13
- 238000000465 moulding Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种半导体器件和电子设备，该半导体器件包括框架和塑封外壳；框架具有一第一贴合面，第一贴合面设置有半导体芯片；框架的边缘开设有若干连接孔；塑封外壳包括外壳本体和多个连接柱，外壳本体具有一第二贴合面，各连接柱凸起设置于外壳本体的第二贴合面，外壳本体的第二贴合面与框架的第一贴合面连接，各连接柱一一对应设置于一连接孔内，且与连接孔的侧壁连接。通过在框架上开设连接孔，使得在注塑塑封外壳时，塑封料能够进入连接孔内形成连接柱，从而增大了塑封外壳与框架的接触面积，并且使得塑封外壳与框架之间的连接由平面连接延伸至三维连接，进而使得塑封外壳与框架之间的连接更为紧密、更为牢固。
Description
技术领域
本实用新型涉及半导体器件安装技术领域，特别涉及一种半导体器件和电子设备。
背景技术
绝缘栅双极性晶体管(IGBT，Insulate-Gate Bipolar Transistor)因输入端采用MOS结构，输出端采用双极晶体结构，因而综合了MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化物半导体场效应晶体管)和BJT(bipolar junctiontransistor，双极性晶体管)两者的共同优点，集MOSFET的栅极电压驱动简单和双极晶体管(BJT)的低导通电阻于一体，具有阻断电压高、电流容量大、驱动功率小、开关损耗低、工作频率高以及安全工作区(SOA)宽等优点，是近乎理想的电力半导体器件，是目前MOS-双极型功率器件的主要发展方向之一，有十分广阔的应用前景。
功率半导体器件是功率变流器中故障率最高的部件，其可靠性问题严重制约功率变流器的广泛应用。
功率半导体器件主要用于电力设备的电能变换和控制电路方面大功率的电子器件，在一个功率模块里，功率半导体芯片底面被焊接于绝缘基板的金属化层上。该绝缘基板使得芯片底部能够实现电气连接，同时还拥有良好的散热性能以及与散热底板实现相对的电气绝缘。芯片的上表面可以用铝丝或铜丝通过超声键合等工艺实现电气连接。在焊接和键合后进行塑封、固化，使得元器件被充分绝缘、避免环境损害。
塑料外壳在功率半导体封装中的作用：对器件内部的元件提供容纳空间和制成结构，特别是对内部的芯片起到机械保护、环境保护的作用；此外，还能够确保功率端子间的电气间距和爬电距离满足标准要求；对所有端子起到机械支撑作用；实现电气和机械界面之间的标准化，比如高度、端子要求、电气连接等。因此塑料外壳需要高机械强度，低吸水性、低模具吸收率、化学稳定性等特性。
由于器件外壳塑封料与框架材料不同，当器件遭遇高温或髙湿、高压等原因易导致外壳塑封料与框架或管脚间分层，水分和杂物容易进入器件内部，或者其他化学污染物渗入。目前的外壳塑封料与框架之间的连接不够紧密，容易出现上述问题。
实用新型内容
基于此，有必要针对上述技术问题，提供一种半导体器件。
一种半导体器件，包括：框架和塑封外壳；
所述框架具有一第一贴合面，所述第一贴合面设置有半导体芯片；
所述框架的边缘开设有若干连接孔；
所述塑封外壳包括外壳本体和多个连接柱，所述外壳本体与所述连接柱一体成型设置，所述外壳本体具有一第二贴合面，各所述连接柱凸起设置于所述外壳本体的所述第二贴合面的边缘，所述外壳本体的所述第二贴合面与所述框架的第一贴合面连接，且所述外壳本体封盖所述半导体芯片，各所述连接柱一一对应设置于一所述连接孔内，且与所述连接孔的侧壁连接。
在其中一个实施例中，各所述连接孔环绕所述半导体芯片的外侧设置。
在其中一个实施例中，各所述连接孔呈多层环形环绕所述半导体芯片的外侧排列设置。
在其中一个实施例中，各所述连接孔之间等距设置。
在其中一个实施例中，所述框架包括框架本体和引脚框架，所述框架本体具有所述第一贴合面，所述半导体芯片设置于所述框架本体的所述第一贴合面上，各所述连接孔开设于所述框架本体的边缘；
所述引脚框架与所述框架本体的一端连接，所述引脚框架开设有多个固定孔；
所述外壳本体还凸起设置有多个固定柱，各所述固定柱一一对应设置于一所述固定孔内，且与所述固定孔的侧壁连接。
在其中一个实施例中，所述引脚框架上设置有引脚，所述半导体芯片与所述引脚通过键合线连接，所述外壳本体封盖所述键合线。
在其中一个实施例中，所述外壳本体的横截面的面积大于或等于所述框架的横截面的面积。
在其中一个实施例中，各所述连接孔的延伸方向垂直于所述第一贴合面。
在其中一个实施例中，各所述连接孔的延伸方向倾斜于所述第一贴合面。
一种电子设备，包括上述任一实施例中所述的半导体器件。
上述半导体器件和电子设备，通过在框架上开设连接孔，使得在注塑塑封外壳时，塑封料能够进入连接孔内形成连接柱，从而增大了塑封外壳与框架的接触面积，并且使得塑封外壳与框架之间的连接由平面连接延伸至三维连接，进而使得塑封外壳与框架之间的连接更为紧密、更为牢固。
附图说明
图1为一个实施例中半导体器件的一方向结构示意图；
图2为一个实施例中半导体器件的局部剖面结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”、“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
在一个实施例中，如图1和图2所示，提供了一种半导体器件10，其包括：框架100和塑封外壳200；所述框架100具有一第一贴合面100a，所述第一贴合面设置有半导体芯片110；所述框架100的边缘开设有若干连接孔101；所述塑封外壳200包括外壳本体210和多个连接柱220，所述外壳本体210与所述连接柱220一体成型设置，所述外壳本体210具有一第二贴合面200a，各所述连接柱220凸起设置于所述外壳本体210的所述第二贴合面200a的边缘，所述外壳本体210的所述第二贴合面与所述框架100的第一贴合面100a连接，且所述外壳本体210封盖所述半导体芯片110，各所述连接柱220一一对应设置于一所述连接孔101内，且与所述连接孔101的侧壁连接。
本实施例中，框架100用于支撑半导体芯片110，该半导体芯片110的数量可以是多个，比如，第一贴合面设置有多个半导体芯片110。一个实施例中，所述半导体芯片110包括FRD(Fast Recovery Diode，快恢复二极管)芯片和IGBT芯片。在其他实施例中，框架100的第一贴合面还可以设置其他类型或者其他数量的半导体芯片110，本实施例中对此不限制。
本实施例中，首先将半导体芯片110焊接在框架100的第一贴合面上，随后进行塑封。随后利用模具将框架100固定，将塑封料灌入模具内固化成型，随后取出连接在一起的框架100和塑封外壳200，固化成型的塑封外壳200包括外壳本体210和连接柱220，外壳本体210的第二贴合面与框架100的第一贴合面平行且相互贴合在一起连接，一部分塑封料灌入连接孔101内固化形成连接柱220，每一连接柱220设置于一连接孔101内，使得塑封外壳200与框架100之间能够紧密连接，从平面连接延伸形成立体连接，且增大了塑封外壳200与框架100之间的接触面积，使得塑封外壳200与框架100之间的连接更为紧密，塑封外壳200在塑封、固化过程中，将半导体芯片110以及框架100的第一贴合面上的元器件密封在内，由于塑封外壳200与框架100之间能够紧密连接，能够有效防止水汽及其杂质进入内部，避免导致框架100氧化；有效提高产品可靠性，保证器件安全，延长器件使用寿命。
为了更好地对半导体芯片110进行保护，避免水汽进入，在一个实施例中，如图1所示，各所述连接孔101环绕所述半导体芯片110的外侧设置。
本实施例中，各连接孔101沿各半导体芯片110的外侧分布，这样，能够使得连接孔101和连接柱220环绕包围半导体芯片110，这样，能够使得半导体芯片110的外围能够得到更好的密封效果，进一步提高对半导体芯片110的保护效果。
在一个实施例中，如图1所示，各所述连接孔101呈多层环形环绕所述半导体芯片的外侧排列设置。
本实施例中，各连接孔101排列形成多层的环形，环绕在半导体芯片110的外侧，这样，能够更好地对半导体芯片110进行密封，使得密封效果更佳。
在一个实施例中，各所述连接孔101之间等距设置。各所述连接柱220之间等距设置，本实施例中，通过等距设置连接孔101，能够使得框架100和塑封外壳200之间的受力更为均匀，使得框架100和塑封外壳200之间的连接更为紧密。
在一个实施例中，如图1所示，所述框架100包括框架本体130和引脚框架150，所述框架本体130具有所述第一贴合面，所述半导体芯片110设置于所述框架本体130的所述第一贴合面上，各所述连接孔101开设于所述框架本体130的边缘；所述引脚框架150与所述框架本体130的一端连接，所述引脚框架150开设有多个固定孔102；所述外壳本体210还凸起设置有多个固定柱(图未示)，各所述固定柱一一对应设置于一所述固定孔内，且与所述固定孔的侧壁连接。
本实施例中，框架本体130的一端设置引脚框架150，引脚框架150用于支撑引脚170，引脚170用于连接外部的元器件，通过在引脚框架150上开设固定孔102，通过固定孔102与固定柱之间的配合，能够使得引脚框架150与外壳本体210之间的连接更为紧密，有效保护引脚170。值得一提的是，本实施例中，固定柱的形成过程与连接柱220的形成过程相同，采用塑封料灌入引脚170固定柱内形成，且该固定柱与外壳本体210一体成型，对此，本实施例中不累赘描述。
在一个实施例中，所述引脚框架150上设置有引脚170，所述半导体芯片110与所述引脚170通过键合线160连接，所述外壳本体210封盖所述键合线160。本实施例中，外壳本体210封盖键键合线160，有利于对键合线160的保护，使得框架100上的半导体元器件、键合线160、引脚170等各电气元器件都能够得到外壳本体210的封盖，使得各电气元器件均能够得到保护。
在一个实施例中，所述外壳本体210的横截面的面积大于或等于所述框架100的横截面的面积。本实施例中，外壳本体210的横截面的面积大于或等于框架100的横截面的面积，有利于对框架100进行充分覆盖，从而更好地包含框架100上的各电气器件。
在一个实施例中，各所述连接孔101的延伸方向垂直于所述第一贴合面。本实施例中，连接柱220沿垂直于第二贴合面的方向凸起，这样，当连接柱220固化形成于连接孔101内时，连接柱220与连接孔101的侧壁之间的连接相较于传统的面的贴合连接更为稳固，将传统的平面连接变为了既有平面连接，又有垂直方向上的连接，使得框架100与塑封外壳200之间的连接更为稳固。
在一个实施例中，各所述连接孔101的延伸方向倾斜于所述第一贴合面。本实施例中，连接孔101的延伸方向与第一贴合面之间的夹角小于90°，一个实施例中，连接孔101的延伸方向与第一贴合面之间的夹角小于90°且大于60°，连接柱220倾斜于第二贴合面的角度与连接孔101的延伸方向倾斜于第一贴合面的角度相等，这样，如施加外力将框架100与外壳本体210拆分，连接柱220与连接孔101的侧壁之间的作用力，将产生垂直于第一贴合面的分力以及平行于第一贴合面的分力，这样，能够有效增大连接柱220与连接孔101的侧壁之间的作用力，并且能够进一步增大连接柱220与连接孔101的侧壁之间的接触面积，进一步加固外壳本体210与框架100之间的连接。
在一个实施例中，提供一种电子设备，包括上述任一实施例中所述的半导体器件。
在一个实施例中，提供上述各实施例中的半导体器件的制作方法：
步骤一，提供框架及引脚框架，在框架边缘及引脚框架的焊接处分别开设连接孔和固定孔，主要起电器件与冷却介质之间的电气绝缘、内部电路桥接、散热等作用；
步骤二，将框架固定好，按照封装信息，在对应位置涂焊膏或焊料片，大部分使用锡膏或银浆，主要用于框架与芯片焊接，实现框架与芯片电气连接。
步骤三，在焊膏位置粘贴芯片，进行回流焊。
步骤四，对焊接后的框架和芯片进行清洗，清洗后进行引线键合，将芯片与引脚进行连接，实现芯片与引脚的电气连接。
步骤五，进行塑封，将模具与框架固定，将塑封料灌入模具，使得塑封料注入连接孔和固定孔内，塑封料固化成型后，形成一体连接的外壳本体210、连接柱220和固定柱。
步骤六，对引脚电镀，在引脚部分电镀，防止氧化。
步骤七，进行产品切筋，将器件独立分开。
本实施例中，塑封外壳提供对器件内部元件和结构，特别是芯片的机械保护、环境保护；确保功率端子间的电气间距和爬电距离满足标准要求；对所有端子起到机械支撑作用。通过连接柱与固定柱，使框架及管脚与塑封料紧密接触，增大塑封料与框架及管脚的接触面积，减小塑封料外壳与管脚因材质不同而易于分层的概率。能够有效防止水汽及其杂质进入内部器件，导致框架氧化；提高产品可靠性，保证器件安全，延长器件使用寿命。
本实施例中，将器件的框架边缘及引脚框架设计成镂空，形成连接孔和固定孔，使框架及管脚与塑封外壳紧密接触，增大塑封外壳与框架及管脚的接触面积，减小塑封外壳与管脚因材质不同而易于分层的概率。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件，其特征在于，包括：框架和塑封外壳；
所述框架具有一第一贴合面，所述第一贴合面设置有半导体芯片；
所述框架的边缘开设有若干连接孔；
所述塑封外壳包括外壳本体和多个连接柱，所述外壳本体与所述连接柱一体成型设置，所述外壳本体具有一第二贴合面，各所述连接柱凸起设置于所述外壳本体的所述第二贴合面的边缘，所述外壳本体的所述第二贴合面与所述框架的第一贴合面连接，且所述外壳本体封盖所述半导体芯片，各所述连接柱一一对应设置于一所述连接孔内，且与所述连接孔的侧壁连接。
2.根据权利要求1所述的半导体器件，其特征在于，各所述连接孔环绕所述半导体芯片的外侧设置。
3.根据权利要求2所述的半导体器件，其特征在于，各所述连接孔呈多层环形环绕所述半导体芯片的外侧排列设置。
4.根据权利要求1所述的半导体器件，其特征在于，各所述连接孔之间等距设置。
5.根据权利要求1所述的半导体器件，其特征在于，所述框架包括框架本体和引脚框架，所述框架本体具有所述第一贴合面，所述半导体芯片设置于所述框架本体的所述第一贴合面上，各所述连接孔开设于所述框架本体的边缘；
所述引脚框架与所述框架本体的一端连接，所述引脚框架开设有多个固定孔；
所述外壳本体还凸起设置有多个固定柱，各所述固定柱一一对应设置于一所述固定孔内，且与所述固定孔的侧壁连接。
6.根据权利要求5所述的半导体器件，其特征在于，所述引脚框架上设置有引脚，所述半导体芯片与所述引脚通过键合线连接，所述外壳本体封盖所述键合线。
7.根据权利要求1所述的半导体器件，其特征在于，所述外壳本体的横截面的面积大于或等于所述框架的横截面的面积。
8.根据权利要求1-7任一项中所述的半导体器件，其特征在于，各所述连接孔的延伸方向垂直于所述第一贴合面。
9.根据权利要求1-7任一项中所述的半导体器件，其特征在于，各所述连接孔的延伸方向倾斜于所述第一贴合面。
10.一种电子设备，其特征在于，包括权利要求1-9任一项中所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322642885.2U CN221057398U (zh) | 2023-09-25 | 2023-09-25 | 半导体器件和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322642885.2U CN221057398U (zh) | 2023-09-25 | 2023-09-25 | 半导体器件和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221057398U true CN221057398U (zh) | 2024-05-31 |
Family
ID=91198862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322642885.2U Active CN221057398U (zh) | 2023-09-25 | 2023-09-25 | 半导体器件和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221057398U (zh) |
-
2023
- 2023-09-25 CN CN202322642885.2U patent/CN221057398U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772709B2 (en) | Resin sealed semiconductor device and manufacturing method therefor | |
| CN111373524B (zh) | 功率半导体装置及其制造方法 | |
| JP6925279B2 (ja) | パワーエレクトロニクスモジュール | |
| US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
| JP2019117944A (ja) | パワーモジュール半導体装置 | |
| US10950516B2 (en) | Resin encapsulated power semiconductor module with exposed terminal areas | |
| CN107799484B (zh) | 具有重复的覆盖区模的半导体芯片封装 | |
| KR20130133052A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10818573B2 (en) | Power semiconductor module with heat dissipation plate | |
| US10879222B2 (en) | Power chip integration module, manufacturing method thereof, and double-sided cooling power module package | |
| KR101321277B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JP2019046899A (ja) | 電子装置 | |
| US11232994B2 (en) | Power semiconductor device having a distance regulation portion and power conversion apparatus including the same | |
| CN221057398U (zh) | 半导体器件和电子设备 | |
| CN111587528B (zh) | 功率半导体装置 | |
| WO2022056679A1 (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| CN113241342A (zh) | 智能功率模块和智能功率模块的制造方法 | |
| CN110998832B (zh) | 半导体装置以及半导体模块 | |
| CN113113400A (zh) | 半导体电路和半导体电路的制造方法 | |
| CN214848620U (zh) | 智能功率模块 | |
| KR102536643B1 (ko) | 반도체 패키지 | |
| US9263421B2 (en) | Semiconductor device having multiple chips mounted to a carrier | |
| CN214848624U (zh) | 半导体电路 | |
| CN214756105U (zh) | 逆变器模块及逆变器 | |
| CN220509968U (zh) | 半导体模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant |