CN115425071A - 半导体电路和半导体电路的制造方法 - Google Patents

半导体电路和半导体电路的制造方法 Download PDF

Info

Publication number
CN115425071A
CN115425071A CN202110901870.6A CN202110901870A CN115425071A CN 115425071 A CN115425071 A CN 115425071A CN 202110901870 A CN202110901870 A CN 202110901870A CN 115425071 A CN115425071 A CN 115425071A
Authority
CN
China
Prior art keywords
circuit
metal
gate
igbt
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110901870.6A
Other languages
English (en)
Inventor
王敏
左安超
谢荣才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202110901870.6A priority Critical patent/CN115425071A/zh
Publication of CN115425071A publication Critical patent/CN115425071A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及一种半导体电路和半导体电路的制造方法，包括散热基板、设置在在散热基板上的电路布线层，电路布线层设置有多个连接焊盘，以及多个电子元件，配置于电路布线层的焊盘上，多个电子元件包括功率器件和驱动芯片，其中功率器件包括IGBT，IGBT的表面设置有两个或者两个以上的栅极键合区，还包括密封层，密封层至少包裹设置电路元件的散热基板的一面，引脚的一端从密封层露出。通过在IGBT的表面设置两个或者两个以上的栅极键合区，针对复杂的半导体电路，其内部如存在多个IGBT并联情况时，可以减少电路层的走线，而且可以减少栅极控制走线的干扰，增强MIPS的工作可靠性。

Description

半导体电路和半导体电路的制造方法
技术领域
本发明涉及一种半导体电路和半导体电路的制造方法，属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路外表一般由注塑形成的树脂材料进行封装形成密封层，将内部的电路板、电子元件进行密封，引脚从密封层的一侧或者两侧伸出。做为功率器件的半导体电路内部都会集成有开关管如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)，目前一般的IGBT其正面G极即栅极焊线区只有一个，在用于比较复杂的半导体电路的模块系统时，不方便电路及内引线连接，造成电路过长、环绕、占用更多的基板面积并容易形成辐射和干扰。
发明内容
本发明需要解决的技术问题是解决现有的半导体电路内部的IGBT栅极焊线区为单个，导致应用于较复杂的半导体电路时，其内部引线复杂引起占用基本面积大以及带来干扰的问题。
具体地，本发明公开一种半导体电路，包括：
散热基板；
电路布线层，电路布线层设置在散热基板上，电路布线层设置有多个连接焊盘；
多个电子元件，配置于电路布线层的焊盘上，多个电子元件包括功率器件和驱动芯片；
其中功率器件包括IGBT，IGBT的表面设置有两个或者两个以上的栅极键合区；
多个引脚，多个引脚设置在散热基板的至少一侧；
密封层，密封层至少包裹设置电路元件的散热基板的一面，引脚的一端从密封层露出。
可选地，IGBT的表面还设置有栅极键合区和发射极键合区，IGBT的底面设置有集电极键合区，栅极键合区为两个，相对设置于发射极键合区的两侧。
可选地，栅极键合区设置在发射极键合区的对角的两侧或者两侧边的中点。
可选地，IGBT内部包括多个IGBT原胞单元，每个IGBT原胞单元的表面设置有栅极金属和发射极金属，每个IGBT原胞单元的底面设置有集电极金属，每个栅极金属、发射极金属和集电极金属分别与栅极键合区、发射极键合区和集电极键合区通过金属导体电连接。
可选地，每个IGBT原胞单元的栅极金属有两个，设置于发射极金属的两侧，金属导体同时连接两个栅极金属并分别从每个栅极金属侧伸出。
可选地，相邻的两个IGBT原胞单元之间设置绝缘层，绝缘层上设置过孔，以供连接栅极金属、发射极金属和集电极金属的金属导体通过。
可选地，IGBT为多个，且至少两个IGBT并联连接，并联的IGBT中的一个栅极键合区相互连接。
可选地，绝缘层由树脂材料制成，树脂材料内部填充氧化铝和碳化铝的填料。
可选地，电路布线层和配置于电路布线层上的电子元件组成的电路包括驱动电路和逆变电路，其中逆变电路包括上下桥臂的6个开关管，驱动电路包括驱动芯片，驱动芯片设置有过温保护开关电路、欠压保护电路、过流保护电路、过压保护电路中的至少一者。
本发明还提出一种如上述的半导体电路的制造方法，制造方法包括以下步骤：
制作电子元件，在IGBT芯片正面形成两个或者两个以上的栅极键合区；
配置散热基板，在散热基板的表面形成电路布线层；
在电路布线层配置电子元件；
配置引脚；
将电子元件、布线层、引脚之间通过键合线电连接；
对设置有电路元件和引脚的散热基板通过封装模具进行注塑以形成密封层，其中密封层包覆散热基板的至少设置电子元件的一面；
对引脚进行切除、成型以形成MIPS，且对成型后的MIPS进行测试。
本发明的半导体电路包括散热基板、设置在在散热基板上的电路布线层，电路布线层设置有多个连接焊盘，以及多个电子元件，配置于电路布线层的焊盘上，多个电子元件包括功率器件和驱动芯片，其中功率器件包括IGBT，IGBT的表面设置有两个或者两个以上的栅极键合区，还包括密封层，密封层至少包裹设置电路元件的散热基板的一面，引脚的一端从密封层露出。通过在IGBT的表面设置两个或者两个以上的栅极键合区，针对复杂的半导体电路，其内部如存在多个IGBT并联情况时，可以减少电路层的走线，而且可以减少栅极控制走线的干扰，增强MIPS的工作可靠性。
附图说明
图1为本发明实施例的半导体电路去掉部分密封层的俯视图；
图2为本发明实施例的半导体电路中的IGBT示意图；
图3为图2中的IGBT原胞单元示意图；
图4为本发明实施例的半导体电路中的与IGBT相关的部分走线示意图；
图5为现有技术的半导体电路中的与IGBT相关的部分走线示意图；
图6为本发明实施例的半导体电路的驱动芯片的电路框图；
图7为本发明实施例的半导体电路的电路简化原理图。
附图标记：
密封层100，引脚101，散热基板102，绝缘层103，驱动芯片104，键合线105，IGBT106，连接焊盘108，续流二极管109，走线110，电路布线层112，驱动键合焊盘113，栅极键合区211，发射极键合区202，栅极金属301，发射极金属302，集电极金属303，散热基板401，绝缘层402，金属走线403，驱动芯片404，键和线405。
具体实施方式
需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。
本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中，统一称为模块化智能功率系统(MIPS)。
本发明提出一种模块化智能功率系统，如图1至4所示，包括散热基板102、电路布线层112、多个电子元件、多个引脚101和密封层100。
其中散热基板由金属材料制成，其包括处于上方的安装面和下方的散热面，具体可以是由1100、5052等材质的铝构成的矩形板材。或者散热基板102也可以采用非金属基板，其主体由导热性良好的绝缘材料，如玻璃、陶瓷等制成。
针对金属材料的散热基板102，还需要设置绝缘层103，以在绝缘层103上设置电路布线层112实现电路布线层112和散热基板102之间的电隔离。绝缘层103覆盖散热基板102至少一个表面形成，且由环氧树脂等树脂材料制成，并在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件的接触面的风险，填料可采用球形、角形或者角形与球形混合型。图1至图4中的散热基板102为金属材质。而针对非金属基板，其相对金属材质的散热基板102不包含绝缘层103，因其本体为绝缘材料。电路布线层112可以是铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层112可以是铜箔组成，可通过光罩、蚀刻等方式在绝缘层103的表面形成，在电路布线层112上按照电路原理形成电路的走线110，并设置了连接走线110的多个连接焊盘108，用于安装电子元件和引脚101。引脚101固定电连接在靠近散热基板102边缘的连接焊盘108上，具有与模块化智能功率系统连接的外部电路进行输入、输出信号的作用，在该实施例中，如图1所示，多个引脚101从散热基板102的一侧引出，其他实现方式中也可以从散热基板102的相对的两侧引出。引脚101一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。密封层100可由树脂形成，通过传递模方式使用热硬性树脂模制也可使用注入模方式使用热塑性树脂模制。密封层100有两种封装结构，一种是密封层100包覆散热基板102的上下两面，并包覆设置在散热基板102上的电子元件，同时还包覆引脚101设置于散热基板102的一端，为密封层100的全包覆方式；在另一种封装方式中，密封层100包覆散热基板102的上表面，即包覆散热基板102、电子元件和设置于散热基板102的一端的引脚101，散热基板102的下表面即散热面露出于密封层100，以此形成密封层100的半包覆方式。密封层100可通过在特定形状的模具中，由热压注塑的方式，灌注形成密封层100的材料如加热成液体状的环氧树脂，在其环氧树脂固化后形成密封层100本体。
电子元件配置于电路布线层112的连接焊盘108上，电子元件包括功率器件和驱动芯片104，其中功率器件包括开关管如IGBT106(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS管(metal oxide semiconductor，金属氧化物半导体) 等，也包括续流二极管109、FRD(Fast Recovery Diode，快恢复二极管)等，其工作消耗的功率大发热量大，因此模块化智能功率系统工作过程中温度相对室温要高。在一些相对复杂的MIPS应用场合，如其功率较大，内部的IGBT106存在两个并联的情况以此增强驱动能力，此时针对现有的单个栅极键合区的IGBT106，在电路布线层需要额外的走线如图5所示两个IBGT406并联，新增金属走线403，金属走线围绕并靠近其中一个IGBT406设置，由于该金属走线传输的为低压的驱动信号，而IGBT406 的集电极输入的一般为高压电，因此金属走线容易收到高压电的干扰，而且导致占用更多的散热基板的空间，以此影响到整个MIPS的工作可靠性和增加其成本。
为解决上述问题，在IGBT406的表面设置多个栅极键合区211，栅极键合区211 至少是两个，如图2所示的IGBT406的表面分布两个栅极键合区211，这两个栅极键合区211都可以连接键和线实现对栅极的控制。在多个IGBT406并联的场景，如图4 所示，两个IGBT406并联，其栅极需要连接同一根控制走线到驱动芯片404，此时位于左侧的IGBT406的其设置在右侧的栅极键合区211通过键和线405连接位于右侧的 IGBT406的其设置在左侧的栅极键合区211，右侧的IGBT406的设置在右侧的栅极键合区211通过键和线再连接到走线，这样位于左侧的IGBT406无需另外单独的走线连接其栅极键合区211，从而减少了电路层的走线，而且可以减少栅极控制走线的干扰，增强MIPS的工作可靠性。
在本发明的一些实施例中，如图2至图4所示，MIPS还包括多根键合线105，键合线105连接于多个电子元件、电路布线层112、多个引脚101之间。电子元件为上述实施例提到的IGBT106、驱动芯片104、续流二极管109以及其它如电阻、电容等。键合线105通常为金线、铜线、金铜混合线、38um或者38um以下细铝线。
在本发明的一些实施例中，IGBT106的表面还设置有栅极键合区211和发射极键合区202，IGBT106的底面设置有集电极键合区(图中未示出)，栅极键合区211为两个，相对设置于发射极键合区202的两侧。如图1和图2所示，IGBT106配置在连接焊盘上时，与连接焊盘焊接的整个底面为集电极键合区，而IGBT106的表面分为两部分，大面积区域设置为发射极键合区202，小面积区域为栅极键合区211，因为集电极和发射极过电流大，而栅极过电流非常小，因此其面积存在大小的差异。如图2所示，栅极键合区211设置在发射极键合区202的两侧，具体可以是位于发射极键合区 202的两侧边的中点位置彼此的对称；或者也可以设置在发射极键合区202的对角的两侧，即分别位于对角设置的两侧边连接处(图中未示出)。
在本发明的一些实施例中，如图3所示，的IGBT106内部包括多个IGBT原胞单元，每个IGBT原胞单元的表面设置有栅极金属301和发射极金属302，每个IGBT原胞单元的底面设置有集电极金属303，每个栅极金属301、发射极金属302和集电极金属303分别与栅极键合区211、发射极键合区202和集电极键合区连接。对大功率的 IGBT106而言，其内部包含了成百数千个IGBT原胞单元，单个的IGBT原胞单元的结构如图3所示，包括N+为源区，其上附着发射极E，N-基极为漏区，器件的控制区为栅区，附着于其上的电极为栅极，在C、E两极之间形成压沟道区，位于漏区另一侧的P+区称为漏注入区，其与漏区和亚沟道区以前形成双极晶体管，起到发射极的作用，向漏极注入空穴，进行导电调制，以降低器件的通道电压。设置在漏注入区上的电极为集电极C。每个电极通过金属层形成电连接，栅极金属301层形成为两个，其设置在发射极金属302层的两侧。所有的IGBT原胞单元的不同电极通过分层设置的金属导体如铝或铜或者合金电连接，每个IGBT原胞单元之间设置有绝缘层，在绝缘层上设置过孔，以供金属导体通过。
在本发明的一些实施例中，如1、图6和图7所示，电路布线层112和配置于电路布线层112上的电子元件组成的电路包括驱动电路和逆变电路，其中逆变电路包括上下桥臂的6个开关管，驱动电路包括驱动芯片104，驱动芯片104设置有过温保护开关电路、欠压保护电路、过流保护电路、过压保护电路中的至少一者。其中驱动电路主要由驱动芯片104组成，逆变电路主要由上下桥臂的3组逆变单元组成，每个逆变单元包括两个三级晶体管在图7中为IGBT106，也可以是MOS管，其中三极晶体管202与三极晶体管205为一组，三极晶体管203与三极晶体管206为一组，三极晶体管204与三极晶体管207为一组，每组两个三极晶体管分为上桥臂和下桥臂，其中三极晶体管202为上桥臂，三极晶体管205为下桥臂，三极晶体管203为上桥臂，三极晶体管206为下桥臂，三极晶体管204为上桥臂，三极晶体管207为下桥臂，上桥臂的三极晶体管202的漏极与模块的高压输入端P连接，上桥臂的三极晶体管202的源极与下桥臂的三极晶体管205的漏极连接，下桥臂的三极晶体管205的源极与模块外引脚101101UN端连接，两个三极晶体管的栅极均与驱动芯片104104相连，上桥臂的三极晶体管203的源极与下桥臂的三极晶体管205的漏极连接，下桥臂的三极晶体管206的源极与模块外引脚101101VN端连接，两个三极晶体管的栅极均与驱动芯片 104104相连，上桥臂的三极晶体管204的源极与下桥臂的三极晶体管207的漏极连接，下桥臂的三极晶体管207的源极与模块外引脚101101WN端连接，两个三极晶体管的栅极均与控制芯片相连。图6为驱动芯片104内部的电路框图，除了包括分别驱动上下桥臂开关管的驱动电路，即驱动上桥臂开关管的高压侧驱动电路和驱动下桥臂开关管的低压侧驱动电路，还包括过温保护开关、欠压保护电路、过流保护电路、过压保护电路，这些电路控制精度较高，以提升驱动芯片104的控制精度，避应免过高温度对驱动芯片104的参数的影响。
在本发明的一些实施例中，如图1所示，逆变电路的六个开关管即IGBT106分为上下桥臂两组，其中上桥臂的三个开关管并列设置在电路布线层112的上方，下桥臂的三个开关管并列设置在电路布线层112的下方，这些开关管相互靠近设置，而做为驱动电路的驱动芯片104设置在电路布线层112的另一侧如图7中的右侧，其与六个开关管的距离较远，驱动芯片104和六个开关管之间通过走线110连接，因为逆变电路工作在强电区(300V左右直流供电)，而驱动芯片104有一部分工作在弱电区，其输入的控制信号为弱电信号，因此通过将驱动芯片104和开关管远离设置，能较好的避免强电区的高压电和开关管的高速开关切换带来的干扰对驱动芯片104内部的弱电电路产生干扰导致其工作不稳定，从而有助于提示整个模块化智能功率系统工作的稳定性和可靠性。
进一步地，还包括PFC电路，如图1所示，在电路布线层112的左侧设置有四个IGBT106管，以此构成全桥PFC电路，从而将PFC电路集成在模块化智能功率系统中，以此拓展模块化智能功率系统的应用。
本发明还提出一种上述实施例提到的模块化智能功率系统的制造方法，制造方法包括以下步骤：
步骤S100、制作电子元件，在IGBT芯片正面形成两个或者两个以上的栅极键合区；
步骤S200、配置散热基板102，在散热基板102的表面形成电路布线层112；
步骤S300、在电路布线层112配置电子元件；
步骤S400、配置引脚101；
步骤S500、将电子元件、布线层、引脚101之间通过键合线105电连接；
步骤S600、对设置有电路元件和引脚101的散热基板102通过封装模具进行注塑以形成密封层100，其中密封层100包覆散热基板102的至少设置电子元件的一面；
步骤S700、对引脚101进行切除、成型以形成模块化智能功率系统，且对成型后的模块化智能功率系统进行测试。
其中在步骤S100中，为制作电子元件的步骤，电子元件中的驱动芯片、阻容元器件的制作方法与现有的相同，不同之处在于制作IGBT的方法有差别。具体在于在进行IGBT版图设计过程中，最后进行过孔光刻及正面金属化图形刻蚀过程中，通过特定的光罩版图设计，在芯片正面形成多个栅极键合区。具体一般可以为2至4个，从最低程度影响发射极金属面积的考虑，2会比较合适。具体位置根据版图布局不同，可设置在发射极键合区的相对侧边的中点，也可以设置在侧边的两个对角位置。
在步骤S200中，可根据需要的电路布局设计大小合适的散热基板102，如对于一般的模块化智能功率系统，一枚的大小可选取64mm×30mm。以散热基板102为铝基板为例，铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成，锣刀使用高速钢作为材质，马达使用5000转/分钟的转速，锣刀与铝材平面呈直角下刀；也可以通过冲压的方式形成。然后可以对散热基板102两面进行防蚀处理，针对半包封结构的模块化智能功率系统，其散热基板102的不设置电路元件的一面从密封层100露出，此时防蚀增强其使用过程中的耐腐蚀性，不易被氧化。而针对全包封结构的模块化智能功率系统，为了节省成本，也可不进行防蚀处理。接着在绝缘层103的表面压合铜箔，然后通过将铜箔进行蚀刻，局部的取出铜箔，以形成电路布线层112，其中电路布线层112包括电路线路，电路线路包括形成电路的走线110，还设置有连接走线110的多个连接焊盘108。
在步骤S300和S400中，可通过焊接的方法将电子元件固定于电路布线层112的连接焊盘108。如可通过软钎焊将上述的功率器件、阻容元件焊接于连接焊盘108，并通过环氧树脂粘接胶将驱动芯片104固定于连接焊盘108。并通过焊接的方法将引脚101 焊接在连接焊盘108。
在步骤S500中，该步骤为连接键合线105的步骤。如图1所示，可将驱动芯片 104的其中一个驱动键合焊盘113通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线105直接连接到IGBT106管的栅极键合区，将驱动芯片104的其他驱动键合焊盘113通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线105直接连接到引脚101，或者连接到电路布线层112的连接焊盘108。将IGBT106 管的发射极键合区通过100um或100um以上的粗铝线直接连接到散热基板102的连接上。
在步骤S600中，该步骤为实现密封层100的步骤。在一可实现方式中，首先可无氧环境中对上述步骤过程中安装了电子元件、引脚101的散热基板102进行烘烤，烘烤时间不应小于2小时，烘烤温度和选择125℃。将烘烤结束的散热基板102搬送到封装模具 (图中未示出)中，其中封装模具包括上下设置上膜和下膜，引脚101固定设置于上膜和下膜之间，通过与散热基板102固定连接的引脚101与位于下模的固定装置接触，以进行散热基板102的定位。其中在上模上设置至少两个顶针，顶针的自由端可抵接于电路布线层112，通过这两个顶针，可用于控制散热基板102与下模间的距离实现定位，该距离不能太远，否则会影响散热性，该距离也不能太近，否则会造成注胶不满等情况。然后，对放置了散热基板102的封装模具进行合模，并由浇口注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且，对应自浇口注入的密封树脂模腔内部的气体通过排气口排放到外部。最后进行脱模，在脱模后，密封树脂形成密封层100，引脚101的自由端从密封层100露出。
其中根据密封层100的封装工艺，封装模具的不同，密封层100可以只密封散热基板 102的上表面一侧，即安装了电子元件、引脚101的一侧，散热基板102的底面即散热面从密封层100露出，以此形成半包覆的封装结构；也可以密封散热基板102的上下两面，以此形成全包覆结构。
在步骤S700中，该步骤为对形成密封层100的半成品的模块化智能功率系统的引脚 101进行剪切整形的步骤，可根据使用的长度和形状需要，进行引脚101的整形；并进一步对模块化智能功率系统进行测试，如进行常规的电参数测试，一般包括绝缘耐压、静态功耗、迟延时间等测试项目，在进行外观AOI测试，一般包括装配孔尺寸、引脚101偏移等测试项目，测试合格者为成品。以此完成整个模块化智能功率系统的制造过程。
本发明的模块化智能功率系统的制造方法，通过制作电子元件，以此在IGBT芯片正面形成两个或者两个以上的栅极键合区，并配置散热基板102，在散热基板102 的表面形成电路布线层112，并在电路布线层112配置电子元件和配置引脚101，接着将电子元件、布线层、引脚101之间通过键合线105电连接，接着对设置有电路元件和引脚101的散热基板102通过封装模具进行注塑以形成密封层100，其中密封层100 包覆散热基板102的至少设置电子元件的一面，最后对引脚101进行切除、成型以形成MIPS，且对成型后的MIPS进行测试。通过在IGBT的表面设置两个或者两个以上的栅极键合区，在针对复杂的MIPS应用场景，如内部多个IGBT并联时，可以有效的减少电路层的走线，并减少栅极控制走线的干扰，增强MIPS的工作可靠性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种半导体电路，其特征在于，包括：
散热基板；
电路布线层，所述电路布线层设置在所述散热基板上，所述电路布线层设置有多个连接焊盘；
多个电子元件，配置于所述电路布线层的焊盘上，所述多个电子元件包括功率器件和驱动芯片；
其中功率器件包括IGBT，所述IGBT的表面设置有两个或者两个以上的栅极键合区；
多个引脚，所述多个引脚设置在所述散热基板的至少一侧；
密封层，所述密封层至少包裹设置所述电路元件的散热基板的一面，所述引脚的一端从所述密封层露出。
2.根据权利要求1所述的半导体电路，其特征在于，所述IGBT的表面还设置有栅极键合区和发射极键合区，所述IGBT的底面设置有集电极键合区，所述栅极键合区为两个，相对设置于所述发射极键合区的两侧。
3.根据权利要求2所述的半导体电路，其特征在于，所述栅极键合区设置在所述发射极键合区的对角的两侧或者两侧边的中点。
4.根据权利要求2所述的半导体电路，其特征在于，所述的IGBT内部包括多个IGBT原胞单元，每个所述IGBT原胞单元的表面设置有栅极金属和发射极金属，每个所述IGBT原胞单元的底面设置有集电极金属，每个所述栅极金属、发射极金属和集电极金属分别与所述栅极键合区、发射极键合区和集电极键合区通过金属导体电连接。
5.根据权利要求4所述的半导体电路，其特征在于，每个所述IGBT原胞单元的栅极金属有两个，设置于所述发射极金属的两侧，所述金属导体同时连接所述两个栅极金属并分别从每个所述栅极金属侧伸出。
6.根据权利要求4所述的半导体电路，其特征在于，相邻的两个所述IGBT原胞单元之间设置绝缘层，所述绝缘层上设置过孔，以供连接所述栅极金属、发射极金属和集电极金属的金属导体通过。
7.根据权利要求1所述的半导体电路，其特征在于，所述的IGBT为多个，且至少两个IGBT并联连接，所述并联的IGBT中的一个栅极键合区相互连接。
8.根据权利要求1所述的半导体电路，其特征在于，所述绝缘层由树脂材料制成，所述树脂材料内部填充氧化铝和碳化铝的填料。
9.根据权利要求1所述的半导体电路，其特征在于，所述电路布线层和配置于所述电路布线层上的电子元件组成的电路包括驱动电路和逆变电路，其中所述逆变电路包括上下桥臂的6个开关管，所述驱动电路包括所述驱动芯片，所述驱动芯片设置有过温保护开关电路、欠压保护电路、过流保护电路、过压保护电路中的至少一者。
10.一种如权利要求1至9任意一项所述的半导体电路的制造方法，其特征在于，所述制造方法包括以下步骤：
制作电子元件，在IGBT芯片正面形成两个或者两个以上的栅极键合区；
配置散热基板，在所述散热基板的表面形成电路布线层；
在电路布线层配置电子元件；
配置引脚；
将所述电子元件、布线层、引脚之间通过键合线电连接；
对设置有所述电路元件和所述引脚的所述散热基板通过封装模具进行注塑以形成密封层，其中所述密封层包覆所述散热基板的至少设置所述电子元件的一面；
对所述引脚进行切除、成型以形成所述MIPS，且对成型后的所述MIPS进行测试。
CN202110901870.6A 2021-08-06 2021-08-06 半导体电路和半导体电路的制造方法 Pending CN115425071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110901870.6A CN115425071A (zh) 2021-08-06 2021-08-06 半导体电路和半导体电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110901870.6A CN115425071A (zh) 2021-08-06 2021-08-06 半导体电路和半导体电路的制造方法

Publications (1)

Publication Number Publication Date
CN115425071A true CN115425071A (zh) 2022-12-02

Family

ID=84195485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110901870.6A Pending CN115425071A (zh) 2021-08-06 2021-08-06 半导体电路和半导体电路的制造方法

Country Status (1)

Country Link
CN (1) CN115425071A (zh)

Similar Documents

Publication Publication Date Title
US20190067151A1 (en) Three-dimensional packaging structure and packaging method of power devices
CN106953504B (zh) 电子的线路单元
CN216145614U (zh) 智能功率模块
CN113113401B (zh) 半导体电路和半导体电路的制造方法
CN113161337A (zh) 智能功率模块
CN113113400A (zh) 半导体电路和半导体电路的制造方法
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN112968027A (zh) 智能功率模块
CN214848619U (zh) 智能功率模块
CN216413057U (zh) 半导体电路
CN216162925U (zh) 半导体电路
CN214848622U (zh) 智能功率模块
CN214848624U (zh) 半导体电路
US11694948B2 (en) Semiconductor device and semiconductor module using same
CN214848625U (zh) 半导体电路
CN215118901U (zh) 智能功率模块
CN114649320A (zh) 能传输射频信号的半导体电路及其制造方法
CN115425071A (zh) 半导体电路和半导体电路的制造方法
CN113241342A (zh) 智能功率模块和智能功率模块的制造方法
CN115206919A (zh) 半导体装置
CN113113399A (zh) Mips和mips的制造方法
CN113035856A (zh) 智能功率模块
CN215578508U (zh) 半导体电路
CN214848620U (zh) 智能功率模块
CN217086569U (zh) 具有整流电路的半导体电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination