JP2013197162A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013197162A
JP2013197162A JP2012060269A JP2012060269A JP2013197162A JP 2013197162 A JP2013197162 A JP 2013197162A JP 2012060269 A JP2012060269 A JP 2012060269A JP 2012060269 A JP2012060269 A JP 2012060269A JP 2013197162 A JP2013197162 A JP 2013197162A
Authority
JP
Japan
Prior art keywords
hole
upper electrode
semiconductor element
solder
filling hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012060269A
Other languages
English (en)
Other versions
JP5796520B2 (ja
Inventor
Munehiko Masutani
宗彦 増谷
Shigekazu Higashimoto
繁和 東元
Kazuyoshi Takeuchi
万善 竹内
Kazunobu Kamiya
和伸 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012060269A priority Critical patent/JP5796520B2/ja
Publication of JP2013197162A publication Critical patent/JP2013197162A/ja
Application granted granted Critical
Publication of JP5796520B2 publication Critical patent/JP5796520B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【課題】半導体素子と電極用金属板を良好に接合した信頼性の高い半導体装置を提供すること。
【解決手段】上部電極14に板厚方向に貫通する充填孔16を形成する。充填孔16は、第1孔部17と当該第1孔部17よりも開口幅を広くした第2孔部18からなる段構造としている。これにより、充填孔16の容積は、第2孔部18によって拡大する。したがって、半導体素子12と上部電極14の間隔の変動に合わせて、充填孔16に充填される半田量も変動することで、半導体素子12と上部電極14を確実に接合することができる。
【選択図】図1

Description

本発明は、半導体装置に係り、より詳しくは、半導体素子に電極用金属板を接合した半導体装置に関する。
半導体装置では、例えば特許文献1に開示されるように、半導体素子の上面に電極用金属板が導電性接合材(例えば半田)を用いて接合されている。特許文献1では、半導体素子の上面に電極用金属板を所定距離だけ離間させて配置した後、電極用金属板に形成した貫通孔を通じて導電性接合材を半導体素子の上面に滴下、塗布している。そして、特許文献1では、導電性接合材が凝固することにより、半導体素子と電極用金属板が接合される。特許文献1では、凝固後の導電性接合材の形状がフィレット形状となり、熱応力、熱歪を緩和させる作用効果を得ている(段落[0023])。
特開2008−182074号公報
電極用金属板は、金属板によって形成されており、その製造段階で反りなどが生じ得る。そして、電極用金属板の反りは、その方向性や反り量も不定である。このため、接合時に電極用金属板を半導体素子の上面に配置した場合は、電極用金属板の反りの影響によって半導体素子との間隔にバラツキが生じ得る。このため、所定間隔に応じて定めた一定量の導電性接合材を滴下した場合は、半導体素子と金属用電極板の接合不良が生じ、半導体装置の信頼性を低下させる虞がある。つまり、半導体素子と金属用電極板の間隔が所定間隔よりも広い場合は導電性接合材の滴下量が少なく良好な接合形態を得られない可能性があり、逆に間隔が所定間隔よりも狭い場合は導電性接合材の滴下量が多く導電性接合材が半導体素子の上面に必要以上に広がる可能性がある。
この発明は、このような従来の技術に存在する問題点に着目してなされたものであり、その目的は、半導体素子と金属用電極板を良好に接合した信頼性の高い半導体装置を提供することにある。
上記問題点を解決するために、請求項1に記載の発明は、半導体素子から離間配置させた電極用金属板を導電性の接合材を用いて前記半導体素子に接合した半導体装置において、前記電極用金属板は、板厚方向に貫通する孔状部を有し、前記孔状部を、前記接合材が充填される充填部と、前記接合材が充填されないバッファ部によって構成したことを要旨とする。
これによれば、孔状部が充填部とバッファ部によって構成されているので、孔状部に充填される接合材の量を変動させることが可能となる。つまり、半導体素子と電極用金属板の間隔の変動に合わせて、孔状部における接合材の充填量を変動させることができる。このため、電極用金属板の反りの影響を受けて半導体素子と電極用金属板の間隔が変動しても、半導体素子と電極用金属板を良好に接合することができる。したがって、信頼性の高い半導体装置を提供することができる。
請求項2に記載の発明は、請求項1に記載の半導体装置において、前記孔状部は、前記半導体素子の上面に向かって開口幅を小さくした段構造に形成されていることを要旨とする。これによれば、孔状部を段構造とすることにより、孔状部の容積を容易に拡大することができる。
請求項3に記載の発明は、請求項1又は請求項2に記載の半導体装置において、前記電極用金属板は、折り返し部を有し、前記孔状部は、前記折り返し部に連設する前記電極用金属板の重合板部に形成されていることを要旨とする。これによれば、電極用金属板を折り返すことで孔状部を形成するので、容積を拡大した孔状部を容易に形成することができる。
請求項4に記載の発明は、請求項1〜請求項3のうち何れか一項に記載の半導体装置において、前記バッファ部の容積は、前記充填部における前記接合材の充填量によって変動することを要旨とする。
これによれば、半導体素子と電極用金属板の間隔の変動を、充填部における接合材の充填量に応じてバッファ部の容積を変動させることで吸収することができる。その結果、半導体素子と電極用金属板を良好に接合することができる。
本発明によれば、半導体素子と電極用金属板を良好に接合し、半導体装置の信頼性を高めることができる。
(a)は、(b)の1−1線断面図であって、第1の実施形態における半導体装置の側断面図、(b)は同じく、半導体装置の平面図。 (a)は第1の具体例の半導体装置の側断面図、(b)は上部電極と半導体素子の間隔と、接合材の量を説明する説明図。 (a)は第2の具体例の半導体装置の側断面図、(b)は上部電極と半導体素子の間隔と、接合材の量を説明する説明図。 (a)〜(c)は接合例を示す半導体装置の側断面図。 (a),(b)は第2の実施形態の上部電極の斜視図。 図5(b)の2−2線断面図。
(第1の実施形態)
以下、本発明を具体化した第1の実施形態を図1〜図4にしたがって説明する。
図1(a),(b)に示すように、半導体装置10は、基板11の表面に半導体素子12が接合されている。基板11と半導体素子12は、導電性の接合材を用いて接合されている。これにより、基板11と半導体素子12の間には、第1の接合層13が形成される。基板11は、金属板からなり、下部電極として機能する。
また、半導体装置10は、半導体素子12の上面に、電極用金属板としての上部電極14が接合されている。半導体素子12と上部電極14は、導電性の接合材を用いて接合されている。これにより、半導体素子12と上部電極14の間には、第2の接合層15が形成される。本実施形態において半導体素子12と上部電極14の接合には、半田を用いる。
以下、本実施形態の上部電極14の構成をさらに詳しく説明する。
上部電極14は、金属板からなる。上部電極14には、板厚方向に貫通する半田充填用の孔状部としての充填孔16が形成されている。充填孔16は、上部電極14において半導体素子12との接合時に半導体素子12の上面に配置される部位に形成されている。
充填孔16は、開口幅が異なる第1孔部17と第2孔部18からなる。本実施形態において第1孔部17の開口幅は、第2孔部18の開口幅より小さい。そして、第1孔部17は、上部電極14を半導体素子12に接合する際、半導体素子12の上面と対向する上部電極14の下面側に開口する。また、第2孔部18は、第1孔部17に連設されており、上部電極14の下面の反対面である上面側に開口する。本実施形態の充填孔16は、開口幅が異なる第1孔部17と第2孔部18を上部電極14の板厚方向に連設した段構造となる。なお、上部電極14を半導体素子12の上面に配置した状態において充填孔16は、第1孔部17の上部に第2孔部18を積み上げた段構造となる。
このように構成した上部電極14と半導体素子12の接合は、次に説明するように行う。
まず、半導体素子12の上面側に、上部電極14を離間配置する。上部電極14は、充填孔16を半導体素子12のほぼ中央に配置するとともに、第1孔部17の開口側を半導体素子12の上面に対向させて配置する。また、半導体素子12と上部電極14は、その離間距離が所定距離となるように位置決めされる。
次に、半田滴下装置20の滴下口20eを充填孔16のほぼ中央に配置し、滴下口20eから溶融した半田を充填孔16に供給する。滴下口20eから滴下される半田量は、ほぼ一定量とされる。そして、滴下口20eから滴下した半田は、充填孔16を介して半導体素子12の上面と上部電極14の下面の間に流れ込む。これにより、半導体素子12の上面と上部電極14の下面に半田が接触し、凝固することで半導体素子12と上部電極14とが半田付けされる。
ところで、上部電極14は、製造段階で反りなどが生じ得る。そして、上部電極14の反りは、その方向性や反り量も不定である。このため、半導体素子12と上部電極14の離間距離を所定距離となるように配置したとしても、その離間距離は、上部電極14の反りの状態に応じてバラツキが生じる。そして、一定量の半田を供給した場合、その離間距離に応じて半導体素子12と上部電極14の間に流れ込む半田量が変動する。そこで、本実施形態の充填孔16は、半導体素子12と上部電極14の離間距離にバラツキが生じ得ることを考慮して形成している。具体的に言えば、半導体素子12と上部電極14の離間距離に応じて、充填孔16内の半田量を変動させるように充填孔16を形成している。これにより、半田付け後の上部電極14では、図1に示すように、充填孔16内に半田が充填される空間S1と、半田が充填されない空間S2が形成される場合がある。本実施形態の充填孔16は、半田が充填される空間S1が充填部として機能するとともに半田が充填されない空間S2がバッファ部として機能し、充填部とバッファ部で構成される。
図2及び図3は、上部電極14に形成した充填孔16の具体例である。
図2(a)は、上部電極14の板厚方向に無段差状の充填孔16を形成した例である。この具体例において、充填孔16は、縦横幅を3(mm)と2(mm)とした平面視矩形状の孔である。また、上部電極14の板厚、すなわち充填孔16の深さは0.6(mm)としている。また、図2(a)の具体例では、半導体素子12と上部電極14の間に縦横幅を5(mm)とした接合部としての第2の接合層15を形成する。この具体例において充填孔16内に充填可能な半田量は、26.3(mg)である。
図2(b)は、図2(a)のように充填孔16を形成するとともに、第2の接合層15を形成する場合に、半導体素子12と上部電極14の離間距離A毎に必要な半田量(図中の接合材欄)を示す。離間距離Aを0.6(mm)に設定して半導体素子12と上部電極14を接合する場合、第2の接合層15を形成し、かつ充填孔16を埋めるために必要な半田量は、図2(b)に示すように、135.8(mm)となる。そして、充填孔16内に充填する半田量は26.3(mg)である。このため、第2の接合層15を形成するために必要な半田量は、135.8(mg)から充填孔16へ充填する半田量である26.3(mg)を減算した109.5(mg)となる。
また、離間距離Aを0.7(mm)に設定する場合、前述同様に計算すると、第2の接合層15を形成するために必要な半田量は、154.0(mg)−26.3(mg)=127.7(mg)となる。また、離間距離Aを0.8(mm)に設定する場合、前述同様に計算すると、第2の接合層15を形成するために必要な半田量は、172.3(mg)−26.3(mg)=146.0(mg)となる。
ここで、0.6(mm)の離間距離Aを想定していたが、上部電極14の反りの影響で離間距離Aが0.7(mm)となっていた場合は、充填孔16内に26.3(mg)の半田が充填可能であるから、135.8(mg)の半田量で半導体素子12と上部電極14を接合することは可能である。つまり、離間距離Aを0.6(mm)とする場合に必要な半田量と離間距離Aを0.7(mm)とする場合に必要な半田量の差は、図2(b)から、154.0(mg)−135.8(mg)=18.2(mg)である。したがって、この計算結果に基づけば、図2(a)に示すように充填孔16を形成した場合でも、充填孔16の半田の充填分(26.3(mg))により、離間距離Aが0.1(mm)増加したときには接合可能である。つまり、充填孔16に充填されるべき26.3(mg)の半田量のうち、18.2(mg)分の半田が半導体素子12と上部電極14の間に流れ込むことにより、0.7(mm)の第2の接合層15を形成する。
一方、上部電極14の反りの影響で離間距離Aが0.8(mm)となっていた場合は、135.8(mg)の半田量で半導体素子12と上部電極14を接合することができない。つまり、離間距離Aを0.6(mm)とする場合に必要な半田量と離間距離Aを0.8(mm)とする場合に必要な半田量の差は、図2(b)から、172.3(mg)−135.8(mg)=36.5(mg)である。したがって、この計算結果に基づけば、図2(a)に示すように充填孔16を形成した場合、充填孔16の半田の充填分(26.3(mg))では離間距離Aが0.2(mm)増加したときに接合不能となる。つまり、充填孔16に充填されるべき26.3(mg)の半田量が半導体素子12と上部電極14の間に流れ込んだとしても、0.8(mm)の第2の接合層15を形成するために必要な半田量に満たない。
したがって、図2(a)のように充填孔16を形成した場合は、想定した離間距離Aに対して0.2(mm)以上大きくなると、半田付けができないことが分かる。なお、想定した離間距離Aが短くなった場合は、当該離間距離Aに応じて第2の接合層15を形成するために必要な半田量が不要となるので、その不要分が、半導体素子12側又は上部電極14側に溢れることになる。このような離間距離Aと半田量の関係、及び充填孔16の形状(充填量)を考慮して充填孔16の容積を大きくすることで、想定した離間距離Aに対して上部電極14の反りの影響を許容し得る範囲を設定することが可能である。
図3(a)は、上部電極14の板厚方向に段差状の充填孔16を形成した例である。この具体例において、充填孔16は、第1孔部17と第2孔部18からなる。下孔となる第1孔部17は、縦横幅を3(mm)と2(mm)とした平面視矩形状の孔である。また、第1孔部17の深さを0.6(mm)としている。一方、上孔となる第2孔部18は、縦横幅を5.5(mm)とした平面視矩形状の孔である。また、第2孔部18の深さを0.3(mm)としている。すなわち、図3(a)の上部電極14の板厚、すなわち充填孔16の深さは0.9(mm)である。また、図3(a)の具体例では、半導体素子12と上部電極14の間に縦横幅を5(mm)とした接合部としての第2の接合層15を形成する。この具体例では、第1孔部17内に充填可能な半田量は26.3(mg)であり、第2孔部18に充填する半田量を66.2(mg)としている。つまり、充填孔16の半田量を92.5(mg)とする。
図3(b)は、図3(a)のように充填孔16を形成するとともに、第2の接合層15を形成する場合に、半導体素子12と上部電極14の離間距離A毎に必要な半田量(図中の接合材欄)を示す。離間距離Aを0.6(mm)に設定して半導体素子12と上部電極14を接合する場合、第2の接合層15を形成し、かつ充填孔16を埋めるために必要な半田量は、図3(b)に示すように、202.0(mm)となる。そして、充填孔16内に充填する半田量は92.5(mg)である。このため、第2の接合層15を形成するために必要な半田量は、202.0(mg)から充填孔16へ充填する半田量である92.5(mg)を減算した109.5(mg)となる。
また、離間距離Aを0.7(mm)に設定する場合、前述同様に計算すると、第2の接合層15を形成するために必要な半田量は、220.2(mg)−92.5(mg)=127.7(mg)となる。また、離間距離Aを0.8(mm)に設定する場合、前述同様に計算すると、第2の接合層15を形成するために必要な半田量は、238.5(mg)−92.5(mg)=146.0(mg)となる。
ここで、0.6(mm)の離間距離Aを想定していたが、上部電極14の反りの影響で離間距離Aが0.7(mm)となっていた場合は、充填孔16内に92.5(mg)の半田を充填しているから、202.0(mg)の半田量で半導体素子12と上部電極14を接合することは可能である。つまり、離間距離Aを0.6(mm)とする場合に必要な半田量と離間距離Aを0.7(mm)とする場合に必要な半田量の差は、図3(b)から、220.2(mg)−202.0(mg)=18.2(mg)である。したがって、この計算結果に基づけば、図3(a)に示すように充填孔16を形成した場合でも、充填孔16の半田の充填分(92.5(mg))により、離間距離Aが0.1(mm)増加したときには接合可能である。つまり、充填孔16に充填されるべき92.5(mg)の半田量のうち、18.2(mg)分の半田が半導体素子12と上部電極14の間に流れ込むことにより、0.7(mm)の第2の接合層15を形成する。
また、上部電極14の反りの影響で離間距離Aが0.8(mm)となっていた場合は、202.0(mg)の半田量で半導体素子12と上部電極14を接合することは可能である。つまり、離間距離Aを0.6(mm)とする場合に必要な半田量と離間距離Aを0.8(mm)とする場合に必要な半田量の差は、図3(b)から、238.5(mg)−202.0(mg)=36.5(mg)である。したがって、この計算結果に基づけば、図3(a)に示すように充填孔16を形成した場合、充填孔16の半田の充填分(92.5(mg))で、離間距離Aが0.2(mm)増加したときでも接合可能となる。つまり、充填孔16に充填されるべき92.5(mg)の半田量のうち、36.5(mg)分の半田が半導体素子12と上部電極14の間に流れ込むことにより、0.8(mm)の第2の接合層15を形成する。
また、上部電極14の反りの影響で離間距離Aが0.9(mm)となっていた場合は、202.0(mg)の半田量で半導体素子12と上部電極14を接合することは可能である。つまり、離間距離Aを0.6(mm)とする場合に必要な半田量と離間距離Aを0.9(mm)とする場合に必要な半田量の差は、図3(b)から、256.7(mg)−202.0(mg)=54.7(mg)である。したがって、この計算結果に基づけば、図3(a)に示すように充填孔16を形成した場合、充填孔16の半田の充填分(92.5(mg))で、離間距離Aが0.3(mm)増加したときでも接合可能となる。つまり、充填孔16に充填されるべき92.5(mg)の半田量のうち、54.7(mg)分の半田が半導体素子12と上部電極14の間に流れ込むことにより、0.9(mm)の第2の接合層15を形成する。
したがって、図3(a)のように充填孔16を形成した場合は、想定した離間距離Aに対する離間距離Bの差異分が増加する。すなわち、図2(a)のように充填孔16を形成した場合には離間距離Aが0.2(mm)以上大きくなると半田付け不能であったが、図3(a)のように容積を拡大して充填孔16を形成することで、離間距離Aが0.2(mm)以上大きくなっても半田付けができる。
本実施形態では、前述の結果に基づき、第1孔部17と当該第1孔部17よりも開口幅が大きい第2孔部18によって充填孔16を形成し、充填孔16の容積を拡大している。これにより、上部電極14の反りの影響を受けた場合の許容範囲、すなわち半導体素子12と上部電極14を接合可能な範囲を拡大することができる。なお、本実施形態では、想定する離間距離Aに対して離間距離Bが大きくなる場合、及び小さくなる場合の何れの場合にも対応し得るように、半田滴下装置20から滴下する半田量を設定している。
以下、本実施形態の作用を、図4にしたがって説明する。
図4(a)は、想定した離間距離Aと実際の離間距離Bが同一距離となる場合の半導体素子12と上部電極14の接合状態を示す。この場合、充填孔16には、半田が充填される空間S1と、半田が充填されない空間S2が形成される。詳しく言えば、充填孔16の第1孔部17は半田が充填されているとともに、充填孔16の第2孔部18は半田が充填されている部分と半田が充填されていない部分が混在する。
そして、図4(b)に示すように、上部電極14の反りの影響を受けて想定した離間距離Aに対して実際の離間距離Bが大きくなった場合は、充填孔16における半田が充填される空間S1と半田が充填されない空間S2の容積が変動する。つまり、図4(a)の場合と同一量の半田が供給される場合、離間距離Bが大きくなることにより、半導体素子12と上部電極14の間に流れ込む半田の量が増加する。これにより、充填孔16では、図4(a)の場合に比して、半田が充填される空間S1の容積が減少する一方で、半田が充填されない空間S2の容積が増加する。そして、想定した離間距離Aと実際の離間距離Bの差が予め定めた許容差内で大きくなる場合は、充填孔16における空間S1と空間S2の容積変動によって半導体素子12と上部電極14を接合することができる。
また、図4(c)に示すように、上部電極14の反りの影響を受けて想定した離間距離Aに対して実際の離間距離Bが小さくなる場合は、充填孔16における半田が充填される空間S1と半田が充填されない空間S2の容積が変動する。つまり、図4(a)の場合と同一量の半田が供給される場合、離間距離Bが小さくなることにより、半導体素子12と上部電極14の間に流れ込む半田の量が減少する。これにより、充填孔16では、図4(a)の場合に比して、半田が充填される空間S1の容積が増加する一方で、半田が充填されない空間S2の容積が減少する。そして、想定した離間距離Aと実際の離間距離Bの差が予め定めた許容差内で小さくなる場合は、充填孔16における空間S1と空間S2の容積変動によって半導体素子12と上部電極14を接合することができる。
以上により、本実施形態では、充填孔16の容積を拡大して形成することにより、半田が充填される空間S1と半田が充填されない空間S2の容積変動の幅を広くする。そして、充填孔16において空間S1と空間S2の容積変動を生じさせることにより、上部電極14の反りの影響による離間距離Aの変動の許容差を大きくする。なお、充填孔16では、実際の離間距離Bが離間距離Aに対して許容差を考慮した際の最小距離(最小間隔)となる場合、バッファ部として機能する半田が充填されない空間S2がなくなる。つまり、充填孔16のバッファ部(空間S2)が半田によって満杯又はほぼ満杯の状態となる。一方、充填孔16では、実際の離間距離Bが離間距離Aに対して許容差を考慮した際の最大距離(最大間隔)となる場合、半田が充填される空間S1がなくなる。つまり、充填孔16の充填部(空間S1)が空又はほぼ空の状態となる。
したがって、本実施形態によれば、以下に示す効果を得ることができる。
(1)充填孔16を、第1孔部17と第2孔部18によって構成して容積を拡大した。これにより、充填孔16に充填される半田量を変動させることができる。つまり、半導体素子12と上部電極14の間隔の変動に合わせて、充填孔16における半田の充填量を変動させることができる。このため、上部電極14の反りの影響を受けて半導体素子12と上部電極14の間隔が変動しても、半導体素子12と上部電極14を良好に接合することができる。したがって、信頼性の高い半導体装置10を提供できる。
(2)充填孔16を段構造とした。これにより、充填孔16の容積を容易に拡大することができる。
(3)半導体素子12と上部電極14の間隔の変動を、充填孔16における半田の充填量に応じて半田が充填されない空間S2の容積を変動させることで吸収する。したがって、半導体素子12と上部電極14を良好に接合することができる。
(4)半導体素子12と上部電極14の間隔が変動しても半導体素子12と上部電極14を良好に接合する方法としては、半導体素子12と上部電極14の間隔を都度測定し、その測定結果に応じて最適量の半田を充填する方法が考えられる。しかし、この方法の場合は、半導体素子12と上部電極14を接合するまでの工程が複雑化するとともに、接合するまでに要する時間も長くなる。その結果、製造コストの増加を招くことになる。これに対し、本実施形態では、半導体素子12と上部電極14の間隔の変動を、充填孔16における半田の充填量に応じて半田が充填されない空間S2の容積を変動させることで吸収する。したがって、半導体素子12と上部電極14を接合する工程が複雑化することなく、半導体装置10の製造コストの増加を抑制できる。
(5)また、上部電極14に形成した充填孔16によって半導体素子12と上部電極14の間隔のバラツキを吸収するので、上部電極14の精度を向上させる必要がない。つまり、従前と同様に上部電極14を製造すれば良く、また反りを考慮して製造する必要もない。したがって、上部電極14の製造コストの増加を抑制できる。また、半導体装置10の製造コストの増加を抑制できる。
(第2の実施形態)
次に、本発明を具体化した第2の実施形態を図5及び図6にしたがって説明する。なお、以下に説明する実施形態では、既に説明した実施形態と同一構成について同一符号を付すなどして、その重複する説明を省略又は簡略する。
本実施形態の上部電極14は、図5(a),(b)に示すように、上部電極14を構成する金属板を折り返すことによって形成される。すなわち、本実施形態の上部電極14は、図5(b)に示すように、折り返し部25を有する。そして、上部電極14において充填孔16は、折り返し部25に連設する金属板の重合板部26に形成される。なお、重合板部26は、折り返しによって上部電極14を構成する金属板同士が重なり合った部位である。
上部電極14には、図5(a)に示すように、折り返し前に第1孔部17と第2孔部18を並設した状態で形成する。そして、第1孔部17と第2孔部18の間で、第1孔部17と第2孔部18を重ねるように上部電極14を折り返すことで、図5(b)に示すように第1孔部17と第2孔部18を積み上げた充填孔16が形成される。すなわち、上部電極14には、図6に示すように、第1孔部17と第2孔部18を積み上げた段構造の充填孔16が形成される。本実施形態の充填孔16は、第1の実施形態の充填孔16と同一作用を生じさせる。
したがって、本実施形態によれば、第1の実施形態の効果(1)〜(5)に加えて以下に示す効果を得ることができる。
(6)上部電極14を折り返すことで充填孔16を形成した。上部電極14を折り返すことで、充填孔16の深さを増加させることができる。このため、充填孔16の容積を容易に拡大することができる。
なお、各実施形態は以下のように変更してもよい。
○ 充填孔16を平面視した時の形状は、多角形(正方形、長方形、三角形、菱形)、円、楕円など、任意の形状に変更しても良い。また、第1孔部17と第2孔部18の平面視形状は同じでも良いし、異なっていても良い。
○ 上部電極14のサイズ(板厚など)や、充填孔16のサイズは、任意に変更しても良い。
○ 充填孔16は、無段差状に形成しても良い。具体的に例示すれば、充填孔16をすり鉢状に形成しても良い。すり鉢状とは、上部電極14の上面から下面に向かって開口幅を小さくし、充填孔16の周面を斜状とした形状である。
○ 第1孔部17を形成した金属板と第2孔部18を形成した金属板を貼り合わすことによって上部電極14を形成しても良い。この場合は、2枚の金属板を貼り合わすので、2枚の金属板の板厚を任意に設定することができる。すなわち、2枚の金属板の板厚を、同一厚み、又は異なる厚みとすることができる。したがって、充填孔16の容積設定の自由度を広げるとともに、所望の板厚を容易に設定することができる。
○ 上部電極14の充填孔16は、削り出しによって形成しても良い。また、上部電極14は、充填孔16を有するように鋳造などによって形成しても良い。
○ 基板11の下部にヒートシンクなどの冷却装置を設けても良い。
○ 半導体素子12は、基板11に代えてヒートスプレッダに接合しても良い。
○ 半導体素子12は、IGBT、パワーMOSFET、又はダイオードでも良い。
○ 第1の接合層13の接合材は、半田、又は導電性接着剤の何れを用いても良い。
次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
(イ)前記バッファ部は、前記半導体素子と前記電極用金属板の間隔が予め定めた最大間隔である場合、空又はほぼ空の状態となる一方で、前記間隔が予め定めた最小間隔である場合には満杯又はほぼ満杯の状態になることを特徴とする請求項4に記載の半導体装置。
(ロ)半導体素子から離間配置させた電極用金属板を導電性の接合材を用いて前記半導体素子に接合する半導体装置の製造方法において、前記電極用金属板を、前記接合材が充填される充填部と前記接合材が充填されないバッファ部によって構成されるとともに板厚方向に貫通する孔状部を有した電極用金属板とし、当該電極用金属板を前記半導体素子の上面に予め定めた距離だけ離間配置させた後に前記孔状部を通じて前記半導体素子の上面に予め定めた一定量の接合材を充填することを特徴とする半導体装置の製造方法。
10…半導体装置、12…半導体素子、14…上部電極、15…第2の接合層、16…充填孔、17…第1孔部、18…第2孔部、25…折り返し部、26…重合板部。

Claims (4)

  1. 半導体素子から離間配置させた電極用金属板を導電性の接合材を用いて前記半導体素子に接合した半導体装置において、
    前記電極用金属板は、板厚方向に貫通する孔状部を有し、
    前記孔状部を、前記接合材が充填される充填部と、前記接合材が充填されないバッファ部によって構成したことを特徴とする半導体装置。
  2. 前記孔状部は、前記半導体素子の上面に向かって開口幅を小さくした段構造に形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記電極用金属板は、折り返し部を有し、
    前記孔状部は、前記折り返し部に連設する前記電極用金属板の重合板部に形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記バッファ部の容積は、前記充填部における前記接合材の充填量によって変動することを特徴とする請求項1〜請求項3のうち何れか一項に記載の半導体装置。
JP2012060269A 2012-03-16 2012-03-16 半導体装置 Expired - Fee Related JP5796520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012060269A JP5796520B2 (ja) 2012-03-16 2012-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012060269A JP5796520B2 (ja) 2012-03-16 2012-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2013197162A true JP2013197162A (ja) 2013-09-30
JP5796520B2 JP5796520B2 (ja) 2015-10-21

Family

ID=49395802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012060269A Expired - Fee Related JP5796520B2 (ja) 2012-03-16 2012-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JP5796520B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
WO2016132453A1 (ja) * 2015-02-17 2016-08-25 株式会社日立製作所 半導体装置
WO2019167102A1 (ja) * 2018-02-27 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN112136210A (zh) * 2018-05-15 2020-12-25 罗伯特·博世有限公司 由三个堆叠的接合副构成的复合组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JPH07154048A (ja) * 1993-12-01 1995-06-16 Toyota Autom Loom Works Ltd 電子部品の外部リード
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
US20070290336A1 (en) * 2005-09-13 2007-12-20 Ming Sun Semiconductor package having dimpled plate interconnections
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012073306A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JPH07154048A (ja) * 1993-12-01 1995-06-16 Toyota Autom Loom Works Ltd 電子部品の外部リード
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
US20070290336A1 (en) * 2005-09-13 2007-12-20 Ming Sun Semiconductor package having dimpled plate interconnections
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2012073306A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 パワーモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
WO2016132453A1 (ja) * 2015-02-17 2016-08-25 株式会社日立製作所 半導体装置
WO2019167102A1 (ja) * 2018-02-27 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JPWO2019167102A1 (ja) * 2018-02-27 2020-04-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN112136210A (zh) * 2018-05-15 2020-12-25 罗伯特·博世有限公司 由三个堆叠的接合副构成的复合组件

Also Published As

Publication number Publication date
JP5796520B2 (ja) 2015-10-21

Similar Documents

Publication Publication Date Title
JP5729468B2 (ja) 半導体装置
JP6728518B2 (ja) 半導体装置および半導体モジュール
JP6610590B2 (ja) 半導体装置とその製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5796520B2 (ja) 半導体装置
US8212453B2 (en) Piezoelectric resonator device and method for manufacturing piezoelectric resonator device
US20140313682A1 (en) Composite electronic component
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP2015050347A (ja) 半導体装置及びその製造方法
JP2019102610A (ja) セラミック電子部品
JP6008750B2 (ja) 半導体装置
JP5857361B2 (ja) 半導体装置
KR102395374B1 (ko) Led 실장용 기판, led
JP6311568B2 (ja) 電子装置
JP2015060916A (ja) 半導体装置
JP6383147B2 (ja) パッケージ
TWM498952U (zh) 過電流保護元件及其保護電路板
JP5308979B2 (ja) 半導体パッケージ
JP6619119B1 (ja) 半導体装置
JP4476977B2 (ja) 半導体装置
JP5804762B2 (ja) 圧電デバイス
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
JP5171803B2 (ja) 半導体装置
JP6050717B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005101106A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

LAPS Cancellation because of no payment of annual fees