JP2013197162A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013197162A JP2013197162A JP2012060269A JP2012060269A JP2013197162A JP 2013197162 A JP2013197162 A JP 2013197162A JP 2012060269 A JP2012060269 A JP 2012060269A JP 2012060269 A JP2012060269 A JP 2012060269A JP 2013197162 A JP2013197162 A JP 2013197162A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- upper electrode
- semiconductor element
- solder
- filling hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【解決手段】上部電極14に板厚方向に貫通する充填孔16を形成する。充填孔16は、第1孔部17と当該第1孔部17よりも開口幅を広くした第2孔部18からなる段構造としている。これにより、充填孔16の容積は、第2孔部18によって拡大する。したがって、半導体素子12と上部電極14の間隔の変動に合わせて、充填孔16に充填される半田量も変動することで、半導体素子12と上部電極14を確実に接合することができる。
【選択図】図1
Description
以下、本発明を具体化した第1の実施形態を図1〜図4にしたがって説明する。
図1(a),(b)に示すように、半導体装置10は、基板11の表面に半導体素子12が接合されている。基板11と半導体素子12は、導電性の接合材を用いて接合されている。これにより、基板11と半導体素子12の間には、第1の接合層13が形成される。基板11は、金属板からなり、下部電極として機能する。
上部電極14は、金属板からなる。上部電極14には、板厚方向に貫通する半田充填用の孔状部としての充填孔16が形成されている。充填孔16は、上部電極14において半導体素子12との接合時に半導体素子12の上面に配置される部位に形成されている。
まず、半導体素子12の上面側に、上部電極14を離間配置する。上部電極14は、充填孔16を半導体素子12のほぼ中央に配置するとともに、第1孔部17の開口側を半導体素子12の上面に対向させて配置する。また、半導体素子12と上部電極14は、その離間距離が所定距離となるように位置決めされる。
図2(a)は、上部電極14の板厚方向に無段差状の充填孔16を形成した例である。この具体例において、充填孔16は、縦横幅を3(mm)と2(mm)とした平面視矩形状の孔である。また、上部電極14の板厚、すなわち充填孔16の深さは0.6(mm)としている。また、図2(a)の具体例では、半導体素子12と上部電極14の間に縦横幅を5(mm)とした接合部としての第2の接合層15を形成する。この具体例において充填孔16内に充填可能な半田量は、26.3(mg)である。
図4(a)は、想定した離間距離Aと実際の離間距離Bが同一距離となる場合の半導体素子12と上部電極14の接合状態を示す。この場合、充填孔16には、半田が充填される空間S1と、半田が充填されない空間S2が形成される。詳しく言えば、充填孔16の第1孔部17は半田が充填されているとともに、充填孔16の第2孔部18は半田が充填されている部分と半田が充填されていない部分が混在する。
(1)充填孔16を、第1孔部17と第2孔部18によって構成して容積を拡大した。これにより、充填孔16に充填される半田量を変動させることができる。つまり、半導体素子12と上部電極14の間隔の変動に合わせて、充填孔16における半田の充填量を変動させることができる。このため、上部電極14の反りの影響を受けて半導体素子12と上部電極14の間隔が変動しても、半導体素子12と上部電極14を良好に接合することができる。したがって、信頼性の高い半導体装置10を提供できる。
(3)半導体素子12と上部電極14の間隔の変動を、充填孔16における半田の充填量に応じて半田が充填されない空間S2の容積を変動させることで吸収する。したがって、半導体素子12と上部電極14を良好に接合することができる。
次に、本発明を具体化した第2の実施形態を図5及び図6にしたがって説明する。なお、以下に説明する実施形態では、既に説明した実施形態と同一構成について同一符号を付すなどして、その重複する説明を省略又は簡略する。
(6)上部電極14を折り返すことで充填孔16を形成した。上部電極14を折り返すことで、充填孔16の深さを増加させることができる。このため、充填孔16の容積を容易に拡大することができる。
○ 充填孔16を平面視した時の形状は、多角形(正方形、長方形、三角形、菱形)、円、楕円など、任意の形状に変更しても良い。また、第1孔部17と第2孔部18の平面視形状は同じでも良いし、異なっていても良い。
○ 充填孔16は、無段差状に形成しても良い。具体的に例示すれば、充填孔16をすり鉢状に形成しても良い。すり鉢状とは、上部電極14の上面から下面に向かって開口幅を小さくし、充填孔16の周面を斜状とした形状である。
○ 基板11の下部にヒートシンクなどの冷却装置を設けても良い。
○ 半導体素子12は、IGBT、パワーMOSFET、又はダイオードでも良い。
○ 第1の接合層13の接合材は、半田、又は導電性接着剤の何れを用いても良い。
(イ)前記バッファ部は、前記半導体素子と前記電極用金属板の間隔が予め定めた最大間隔である場合、空又はほぼ空の状態となる一方で、前記間隔が予め定めた最小間隔である場合には満杯又はほぼ満杯の状態になることを特徴とする請求項4に記載の半導体装置。
Claims (4)
- 半導体素子から離間配置させた電極用金属板を導電性の接合材を用いて前記半導体素子に接合した半導体装置において、
前記電極用金属板は、板厚方向に貫通する孔状部を有し、
前記孔状部を、前記接合材が充填される充填部と、前記接合材が充填されないバッファ部によって構成したことを特徴とする半導体装置。 - 前記孔状部は、前記半導体素子の上面に向かって開口幅を小さくした段構造に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記電極用金属板は、折り返し部を有し、
前記孔状部は、前記折り返し部に連設する前記電極用金属板の重合板部に形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記バッファ部の容積は、前記充填部における前記接合材の充填量によって変動することを特徴とする請求項1〜請求項3のうち何れか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060269A JP5796520B2 (ja) | 2012-03-16 | 2012-03-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012060269A JP5796520B2 (ja) | 2012-03-16 | 2012-03-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197162A true JP2013197162A (ja) | 2013-09-30 |
JP5796520B2 JP5796520B2 (ja) | 2015-10-21 |
Family
ID=49395802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012060269A Expired - Fee Related JP5796520B2 (ja) | 2012-03-16 | 2012-03-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5796520B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016018866A (ja) * | 2014-07-08 | 2016-02-01 | 三菱電機株式会社 | パワーモジュール |
WO2016132453A1 (ja) * | 2015-02-17 | 2016-08-25 | 株式会社日立製作所 | 半導体装置 |
WO2019167102A1 (ja) * | 2018-02-27 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
CN112136210A (zh) * | 2018-05-15 | 2020-12-25 | 罗伯特·博世有限公司 | 由三个堆叠的接合副构成的复合组件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315490A (ja) * | 1992-05-07 | 1993-11-26 | Fuji Electric Co Ltd | 半導体素子 |
JPH07154048A (ja) * | 1993-12-01 | 1995-06-16 | Toyota Autom Loom Works Ltd | 電子部品の外部リード |
JP2004303869A (ja) * | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体装置およびその製造方法 |
US20070290336A1 (en) * | 2005-09-13 | 2007-12-20 | Ming Sun | Semiconductor package having dimpled plate interconnections |
JP2010245212A (ja) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2012073306A1 (ja) * | 2010-11-29 | 2012-06-07 | トヨタ自動車株式会社 | パワーモジュール |
-
2012
- 2012-03-16 JP JP2012060269A patent/JP5796520B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315490A (ja) * | 1992-05-07 | 1993-11-26 | Fuji Electric Co Ltd | 半導体素子 |
JPH07154048A (ja) * | 1993-12-01 | 1995-06-16 | Toyota Autom Loom Works Ltd | 電子部品の外部リード |
JP2004303869A (ja) * | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体装置およびその製造方法 |
US20070290336A1 (en) * | 2005-09-13 | 2007-12-20 | Ming Sun | Semiconductor package having dimpled plate interconnections |
JP2010245212A (ja) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2012073306A1 (ja) * | 2010-11-29 | 2012-06-07 | トヨタ自動車株式会社 | パワーモジュール |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016018866A (ja) * | 2014-07-08 | 2016-02-01 | 三菱電機株式会社 | パワーモジュール |
WO2016132453A1 (ja) * | 2015-02-17 | 2016-08-25 | 株式会社日立製作所 | 半導体装置 |
WO2019167102A1 (ja) * | 2018-02-27 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JPWO2019167102A1 (ja) * | 2018-02-27 | 2020-04-09 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
CN112136210A (zh) * | 2018-05-15 | 2020-12-25 | 罗伯特·博世有限公司 | 由三个堆叠的接合副构成的复合组件 |
Also Published As
Publication number | Publication date |
---|---|
JP5796520B2 (ja) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5729468B2 (ja) | 半導体装置 | |
JP6728518B2 (ja) | 半導体装置および半導体モジュール | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP5796520B2 (ja) | 半導体装置 | |
US8212453B2 (en) | Piezoelectric resonator device and method for manufacturing piezoelectric resonator device | |
US20140313682A1 (en) | Composite electronic component | |
JP6127293B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP2015050347A (ja) | 半導体装置及びその製造方法 | |
JP2019102610A (ja) | セラミック電子部品 | |
JP6008750B2 (ja) | 半導体装置 | |
JP5857361B2 (ja) | 半導体装置 | |
KR102395374B1 (ko) | Led 실장용 기판, led | |
JP6311568B2 (ja) | 電子装置 | |
JP2015060916A (ja) | 半導体装置 | |
JP6383147B2 (ja) | パッケージ | |
TWM498952U (zh) | 過電流保護元件及其保護電路板 | |
JP5308979B2 (ja) | 半導体パッケージ | |
JP6619119B1 (ja) | 半導体装置 | |
JP4476977B2 (ja) | 半導体装置 | |
JP5804762B2 (ja) | 圧電デバイス | |
TW201306203A (zh) | 避免銲料橋接金屬柱之半導體封裝構造 | |
JP5171803B2 (ja) | 半導体装置 | |
JP6050717B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005101106A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
LAPS | Cancellation because of no payment of annual fees |