JP6383147B2 - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP6383147B2
JP6383147B2 JP2013255248A JP2013255248A JP6383147B2 JP 6383147 B2 JP6383147 B2 JP 6383147B2 JP 2013255248 A JP2013255248 A JP 2013255248A JP 2013255248 A JP2013255248 A JP 2013255248A JP 6383147 B2 JP6383147 B2 JP 6383147B2
Authority
JP
Japan
Prior art keywords
cavity
insulating base
insulating
view
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013255248A
Other languages
English (en)
Other versions
JP2015115403A (ja
Inventor
豊 加地
豊 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2013255248A priority Critical patent/JP6383147B2/ja
Publication of JP2015115403A publication Critical patent/JP2015115403A/ja
Application granted granted Critical
Publication of JP6383147B2 publication Critical patent/JP6383147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、上下2つの絶縁基体からなり、これらの間に単数あるいは複数の電子部品を実装するキャビティを内設するパッケージに関する。
例えば、水晶振動子などのような圧電振動子を、半導体素子などのような他の電子部品と共に気密に収容するため、上側中央部に半導体素子を搭載した平板状の第1の絶縁基体と、下面に開口する凹部の天井面に圧電振動子を搭載した箱形状の第2の絶縁基体とを、両者の周辺部に沿って形成した矩形枠状のパッド同士の間に封止材でもあるハンダを介して電気的に接続した圧電振動子収納用パッケージが提案されている(例えば、特許文献1参照)。
しかし、前記圧電振動子収納用パッケージでは、第1の絶縁基体と第2の絶縁基体との周辺部に沿って形成した矩形枠状のパッド同士の間にハンダを充填して、前記凹部を外部から封止するため、該ハンダが凹部側に流れ込むことにより、前記電子部品を損傷したり、その性能を劣化させるおそれがある。そのため、第1の絶縁基体の上面中央部に搭載した上記電子部品を樹脂によって、予めモールディングしたり、第2の絶縁基体における前記凹部の開口部を蓋体で封止する必要があった。その結果、上記凹部の深さを大きくしたり、上記蓋体を取着するための段差を上記凹部の開口部の周辺に形成する必要があるため、前記パッケージの厚みが過度に厚くなったり、第2の絶縁基体の構造が複雑化することで、製造工数および製造コストが上昇する、という問題点があった。
特開2006−41924号公報(第1〜11頁、図1,2)
本発明は、背景技術で説明した問題点を解決し、単一のキャビティ内に単数あるいは複数の電子部品を実装でき、且つ該キャビティを形成する第1絶縁基体と第2絶縁基体とを両者の周辺部で封止する封止材が上記キャビティ内に流れ込まず、該キャビティ内に実装された電子部品に対する悪影響を確実に防止できるパッケージを提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、下層側となる第1絶縁基体の表面おけるキャビティの周辺部に沿って該キャビティを囲む堰となる凸部を形成する、ことに着想して成されたものである。
即ち、本発明のパッケージ(請求項1)は、絶縁材からなり、表面および裏面を有する第1絶縁基体と、絶縁材からなり、表面および裏面を有し、且つ上記第1絶縁基体の上側に積層される第2絶縁基体と、少なくとも上記第1絶縁基体の表面に開口するキャビティと、上記第1絶縁基体の表面側の周辺部と第2絶縁基体の裏面側の周辺部との間に沿って位置し、且つ封止材を充填するための隙間と、上記キャビティの底面および第2絶縁基体の裏面側にそれぞれ設けられた電子部品を実装するための実装用端子と、を含むパッケージであって、上記第1絶縁基体の表面側の周辺部で且つ上記封止材が充填される上記隙間となる領域の上記キャビティ側には、該キャビティの周囲を囲む単一の凸部が形成されていると共に、上記隙間は、上記凸部と上記第1絶縁基体の表面を構成する絶縁材の側面と挟まれた上方に開口する凹溝である、ことを特徴とする。

これによれば、前記第1絶縁基体の表面側の周辺部で且つ前記封止材が充填される前記隙間となる領域の前記キャビティ側には、該キャビティの周囲を囲む単一の凸部が形成されている。そのため、例えば、上記キャビティの底面に電子部品を実装した第1絶縁基体と、前記表面および裏面のみからなる平板状の第2絶縁基体、あるいは該裏面に開口する凹部の天井面に前記と異なる種類の電子部品を実装した第2絶縁基体とを、両者の表面側および裏面側の周辺部同士の間に液状または半液状の封止材により接合して外部から封止した際に、該封止材が上記キャビティ内に流れ込む事態を前記凸部によって、確実に阻止することができる。従って、上記キャビティ内に実装される電子部品に対する悪影響を確実に防止できるパッケージを提供することが可能となる。
尚、前記絶縁材は、例えば、アルミナなどの高温焼成セラミック、ガラス−セラミックなどの低温焼成セラミック、あるいは、エポキシなどの樹脂である。
また、前記第1絶縁基体におけるキャビティの底面、および第2絶縁基体の裏面あるいは該第2絶縁基体に形成された凹部の天井面には、追って互いに異なる個別に電子部品(例えば、ASICとサーミスタ素子)が実装される。
更に、前記第1絶縁基体の表面側とは、該第1絶縁基体の裏面とは反対側の面全体を指し、前記第2絶縁基体の裏面側とは、該第2絶縁基体の表面とは反対側の面全体を指している。
また、前記キャビティは、更に前記第2絶縁基体の裏面における中央側に開口する凹部を含んでいても良い。第1および第2絶縁基体の双方に凹部形成された場合、かかる第1および第2絶縁基体を積層した際に、上記2つの凹部からなる単一のキャビティが形成される。但し、第1絶縁基体にのみ形成された凹部は、かかる凹部自体が単独でキャビティを形成し、該キャビティの底面に単数または複数の電子部品が実装され、凹部を有しない第2絶縁基体は、平板状の形態となる。加えて、上記単数の電子部品の場合、その表面(上面)側の電極は、平板状の第2絶縁基体の裏面に形成される実装用端子と追って導通される。
更に、前記凸部は、絶縁材または導体の何れかからなり、液状または半液状の封止材が前記キャビティ内に流入しないようにするため、一定の高さ(厚み)で前記キャビティの周囲に突設される。但し、キャビティの周辺部における封止材の流れ具合を考慮して、長手方向において高低差を付けた形態、例えば、平面視が矩形状のキャビティに対し、該キャビティと相似形の平面視が矩形枠状とした場合、四辺の中央部分と各コーナ部との間で頂部の高さに差を付けても良い。
また、前記凸部の垂直断面は、矩形(正方形または長方形)状、台形状、半円形状、あるいは、半楕円形状などである。
更に、前記キャビティに単数の電子部品を実装する場合には、かかる電子部品の表面および裏面において、上記キャビティの底面および第2絶縁基体の裏面側にそれぞれ設けられた実装用端子と個別に導通可能とされる。
加えて、前記封止材は、前記第1および第2絶縁基体が対向する表面および裏面の周辺部同士を接合することで、内側に位置し且つ1種類または2種類の電子部品が実装されたキャビティを外部から封止するものである。該封止材には、例えば、エポキシ系樹脂、プリプレグ、アンダーフイル、ホットメルトなどの有機系接着剤、あるいは、前記第1および第2絶縁基体が対向する一対の周辺部に予め形成された一対の前記金属層間に充填されるハンダなどのロウ材(低融点金属または低融点合金)が含まれる。
また、本発明には、前記第1絶縁基体のキャビティは、平面視で矩形状であると共に、前記凸部も平面視で矩形枠状である、パッケージ(請求項2)も含まれる。
これによれば、前記第1絶縁基体のキャビティは、平面視で矩形(正方形または長方形)状であり、且つ前記凸部も平面視で矩形枠状であるので、例えば、両者が平面視でほぼ相似形を呈する形態とすることで、比較的少ないスペースにより前記単一の凸部を形成できる。従って、パッケージ全体の寸法を過度に厚くすることなく、上記凸部を配設することが可能となる。
尚、前記キャビティは、平面視で正三角形以上の多角形、あるいは変形三角形以上の多角形である場合、前記凸部も平面視で該キャビティとほぼ相似形にして形成される。
更に、本発明には、前記第1絶縁基体の表面側および第2絶縁基体の裏面側の周辺部ごとのうち、少なくも前記隙間となる領域には、前記キャビティを囲む平面視が矩形枠状の金属層がそれぞれ形成されている、パッケージ(請求項3)も含まれる。
これによれば、第1絶縁基体の表面上に第2絶縁基体の裏面を接近するように、かかる第1絶縁基体および第2絶縁基体を積層した際に、それぞれの前記金属層同士は、垂直方向において互いに対向する。かかる金属層同士の間に、ハンダなどのロウ材からなる封止材を配設し、且つ該封止材を加熱および溶融した際に、溶けた液状または半液状となった封止材は、前記凸部によってキャビティ内に流入しなくなる。しかも、該キャビティ内に予め実装された電子部品は、凝固した上記封止材によって、外部から確実に封止される。従って、前記パッケージによれば、上記電子部品の性能を確実に保証することが可能となる。
本発明による一形態のパッケージを示す垂直断面図。 図1中の部分拡大断面図。 上記パッケージを構成する第1絶縁基体を示す斜視図。 図2と直交する視覚における上記パッケージの部分拡大断面図。 異なる形態のパッケージを示す垂直断面図。 図5中の部分拡大断面図。 異なる形態の凸部を含む第1絶縁基体を示す部分拡大断面図。 (A),(B)は更に異なる形態の凸部付近を示す部分拡大断面図。 (A),(B)は異なる形態のキャビティ付近を示す部分平面図。
以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態のパッケージ1aを示す垂直断面図、図2は、図1中の部分拡大断面図、図3は、上記パッケージ1aを構成する第1絶縁基体2aを示す斜視図、図4は、図2と直交する視覚における部分拡大断面図である。
上記パッケージ1aは、図1〜図3に示すように、全体が扁平な箱形状を呈する第1絶縁基体2aと、該第1絶縁基体2aの上側に追って積層され且つ全体が平板状を呈する第2絶縁基体12aとから構成されている。
上記第1絶縁基体2aは、複数のセラミック層(絶縁材)c1〜c3を積層してなり、平面視の外形が矩形(正方形または長方形)枠状の表面3および矩形状の裏面4を有する。該表面3の中央側には、平面視が矩形状のキャビティ6が開口している。該キャビティ6は、平面視が矩形状の底面7、その四辺から立設した側面8とからなる。更に、該側面8から外側に水平に延び且つ平面視が矩形枠状の中段9と、該中段9の四辺から上記表面3に向けて立ち上がった側面10とは、前記第2絶縁基体12aの周辺部を受け入れる部分であり、且つ第1絶縁基体2aの表面3側の周辺部である。
また、前記第2絶縁基体12aは、上下2層のセラミック層c4,c5を積層してなり、平面視で矩形状の表面13および裏面14を有すると共に、四辺の外側面が平面視で第1絶縁基体2aにおける前記中段9の上方に位置している。尚、前記セラミック層c1〜c5は、例えば、アルミナなどを主成分としている。
更に、図1〜図4に示すように、前記第1絶縁基体2aにおけるキャビティ6の底面7には、4個(複数)の実装用端子(電極)15が形成され、該端子15は、最下層のセラミック層c1を貫通するビア導体17を介して、裏面4に形成された複数の外部(接続)端子16と個別に導通可能とされている。上記電極15の上方には、追って、一方の電子部品(例えば、ASIC(カスタムIC))が実装される。
また、図3,図4に示すように、前記第1絶縁基体2aのキャビティ6に隣接して対向する二辺の中段9上には、一対の配線層20の端部が個別に形成されている。該配線層20は、中層および最上層のセラミック層c2,c3間を外側面5まで貫通し、対向する外側面5ごとに形成された凹部導体18を介して、前記裏面4に形成された複数の外部(接続)端子19と個別に導通可能とされている。
更に、図4に例示するように、前記第2絶縁基体12aの裏面14には、左右一対の実装用端子(電極)21が形成され、該端子21は、前記セラミック層c4を貫通する内外一対のビア導体23およびセラミック層c4,c5間に形成された配線層22を介して、上記裏面14の外周側に形成された一対の接続端子24と個別に導通可能とされている。かかる接続端子24の位置は、第2絶縁基体12aを前記第1絶縁基体2aの上側に積層すべく接近させた際に、前記配線層20の中央側の端部と個別に対向するように予め設定されている。
尚、上記一対の電極21の上方(図示では下側)には、前記電子部品26とは異なる他方の電子部品(例えば、サーミスタ素子)27が追って実装される。
また、前記電極15,21、外部端子16,19、ビア導体17,23、配線層20、および接続端子24は、例えば、W、Mo、Ag、Cuなどからなる。
更に、図1〜図4に示すように、前記第1絶縁基体2aのキャビティ6の側面8寄りで且つ中段9の内周側に沿って、断面が台形状で且つ平面視が矩形枠状を呈する単一の凸部30が形成されている。該凸部30は、前記同様のセラミックからなり、その底部は、最上層のセラミック層c3と一体化されている。
加えて、図1,図4に示すように、前記電子部品26,27が実装された第1絶縁基体2aの上側に第2絶縁基体12aを積層した際に、かかる第1絶縁基体2aの表面3の周辺部である前記中段8および側面10と、第2絶縁基体12aの裏面14側の周辺部との間には、側面視で矩形状の隙間11aが位置している。かかる隙間11aには、例えば、エポキシ樹脂などからなる液状または半液状の封止材28が追って充填される。
前記のようなパッケージ1aは、以下のようにして組み立てられる。
予め、アルミナ粉末などを含む複数層のグリーンシートを用意し、何れかのグリーンシートの中央部を打ち抜き加工し、該グリーンシートに穿孔した貫通孔にW粉末などを含む導電性ペーストを充填し、打ち抜き加工されたグリーンシートの開口部に沿った表面にアルミナ粉末などを含む絶縁性ペーストを、矩形枠状にスクリーン印刷する。次に、何れかのグリーンシートの表面に前記同様の導電性ペーストをスクリーン印刷した後、かかる複数層のグリーンシートを積層および圧着してから焼成することで、第1絶縁基体2aと第2絶縁基体12aを制作しておく。以上の各工程は、多数個取りにより行った後、個片に分割しても良い。
引き続いて、第1絶縁基体2aにおけるキャビティ6の底面7および第2絶縁基体12aの裏面14に、電子部品26,27を個別に実装する。
次いで、図4に示すように、第1絶縁基体2aにおける中段9に位置する一対の配線層20の中央側の端部ごとの上に、例えば、Agロウからなるハンダ25を個別に配設し、該ハンダ25の上に第2絶縁基体12aの裏面14における一対の接続端子24を個別に載置し且つ加熱して、前記一対の実装用端子21と第1絶縁基体2aにおける一対の前記外部端子19とを個別に導通可能としておく。
更に、前記一対のハンダ25を含む第1絶縁基体2aの上側に第2絶縁基体12aを配置し、両者間の前記隙間11a内に、エポキシ系樹脂からなる半液状の封止材28を、平面視で矩形枠状にして充填する。この際、かかる封止材28は、前記凸部30が堰として機能するため、キャビティ6の底面7側には流れ込まない。また、前記ハンダ25は、その周囲を封止材28によって包囲される。
以上の結果、前記キャビティ6内に個別に実装された2種類の電子部品26,27を外部から封止したパッケージ1aを得ることができる。
尚、第1絶縁基体2aの上側に第2絶縁基体12aを配置した際に、凸部30の頂面の少なくとも一部が、第2絶縁基体12aの裏面14に接触しても良い。
以上のようなパッケージ1aによれば、前記第1絶縁基体2aの表面3(中段9および側面10を含む)の周辺部で且つ前記封止材28が充填される前記隙間11aとなる領域の前記キャビティ6側には、該キャビティ6の周囲を囲む単一の凸部30が形成されている。そのため、上記キャビティ6の底面7に電子部品26を実装した第1絶縁基体2aと、前記表面13および裏面14のみからなる平板状で、且つ該裏面14に前記と異なる種類の電子部品27を実装した第2絶縁基体12aとを、両者の表面3側および裏面14側の周辺部同士間の隙間11aに液状または半液状の封止材28により接合して外部から封止した際に、該封止材28が上記キャビティ6内に流れ込む事態を前記凸部30によって、確実に阻止できる。従って、上記キャビティ6内に実装された電子部品26,27に対する悪影響を確実に防止できるパッケージ1aを提供することができる。
図5は、異なる形態のパッケージ1bを示す垂直断面図、図6は、図5中の部分拡大断面図である。
上記パッケージ1bは、図5,図6に示すように、全体が前記同様の箱形状を呈する第1絶縁基体2bと、全体が平板状の第2絶縁基体12bとから構成されている。
上記第1絶縁基体2bは、前記同様のセラミック層c1〜c3を積層してなり、平面視が矩形枠状の表面3および矩形状の裏面4を有し、該表面3の中央側には、前記同様のキャビティ6が開口していると共に、前記同様の実装用端子15、外部端子16、およびビア導体17を備えている。該第1絶縁基体2bにおいて対向する一対の外側面5には、垂直方向に沿った帯状である一対の側面導体32が個別に形成されている。該側面導体32の下端部は、裏面4の外側面5側に形成された一対の外部端子33と個別に接続され、該側面導体32の上端部は、表面3の対向する一対の辺上に個別に形成された一対の接続端子34と個別に接続されている。
また、図5に示すように、前記第1絶縁基体2bのキャビティ6の側面8側で且つ中段9上の内周側に沿って、断面が半円形状または半楕円形状で且つ平面視が矩形枠状を呈する単一の凸部31が形成されている。該凸部31も、前記同様のセラミックからなり、その底部は、最上層のセラミック層c3に一体とされていると共に、その頂部は、ほぼ一定の高さに揃えられている。
更に、前記キャビティ6を囲む中段9の全周辺上には、平面視が矩形枠状の金属層35が形成されている。
一方、前記第2絶縁基体12bは、図5,図6に示すように、上層側のセラミック層c5が、下層側のセラミック層c4よりも少なくとも図示の左右方向において若干長くされている。該第2絶縁基体12bの裏面14に形成された前記同様の端子21は、前記同様のピア導体23を介して配線層22に導通可能とされている。該配線層22における外側の端部は、前記接続端子34と対向している。
また、第2絶縁基体12bの裏面14側における周辺部には、平面視が矩形枠状の金属層36が形成され、該金属層36は、前記金属層35と対向している。
尚、前記金属層35,36も、前記同様のW、Mo、Cuなどからなる。
前記のようなパッケージ1bは、以下のようにして組み立てられる。
予め、前記と同様に、第1絶縁基体2bと第2絶縁基体12bを制作しておく。
次に、第1絶縁基体2bにおけるキャビティ6の底面7および第2絶縁基体12bの裏面14に、電子部品26,27を個別に実装する。
次いで、図6に示すように、第1絶縁基体2bにおける中段9上に位置する金属層37上に沿って、前記同様のハンダ37を平面視で矩形状に配設すると共に、第1絶縁基体2bにおける一対の接続端子34の上に、前記同様のハンダ38を個別に配置する。更に、上記ハンダ37上に金属層36が載置され、且つ上記ハンダ38上に第2絶縁基体12bの裏面14の外側に露出する配線層20の外端部を個別に載置し且つ加熱して、上記ハンダ36,38を軟化および溶融する。
この際、図6に示すように、ハンダ37,38は、何れも溶融するが、キャビティ6側のハンダ36は、前記凸部31によってキャビティ6の底面7側に流れ込まない。同時に、前記一対の電極21と第1絶縁基体2bにおける一対の前記外部端子19とが前記ハンダ38などを介して個別に導通可能となる。
以上の各工程により、図5,図6に示すパッケージ1bを得ることができる。
以上のようなパッケージ1bによっても、前記パッケージ1aと同様な効果を奏することが可能である。しかも、第1絶縁基体2bおよび第2絶縁基体12bは、前記金属層35,36間に配置され且つ溶融した平面視が矩形枠状のハンダ37によって、両者の表面3および裏面14の周辺部において外部から一層確実に封止されている。従って、キャビティ6の底面7上および該キャビティ6の開口部付近に実装された電子部品26,27を確実に外部から封止できる。
図7は、前記と異なる形態の凸部30mを形成した第1絶縁基体2aを示す図2と同様な部分拡大断面図である。
図7に示すように、キャビティ6の側面8の開口部に沿った中段9の上に、W、Mo、Ag、またはCuなどの導体からなり、断面が台形状の凸部30mが形成されている。かかる凸部30mは、追ってセラミック層c2となるグリーンシートに穿孔した貫通孔の周囲にW粉末などを含む導電性ペーストをスクリーン印刷し、前記各工程を経ることで形成される。該凸部30mによっても、前記封止材28(37)がキャビティ6の底面7側に流入する事態を防止することができる。尚、凸部30mは、前記第1絶縁基体2bにも、適用することが可能である。
また、図8(A)は、更に異なる形態の凸部30nを形成した第1絶縁基体2aを示す前記同様の断面図である。かかる凸部30nは、前記同様の導体からなり、図示のように、断面が矩形状で且つ頂面の内外の角部(コーナ)ごとにアールを付したものである。
更に、図8(B)は、別異な形態の凸部31mを形成した第1絶縁基体2aを示す前記同様の断面図である。かかる凸部31mは、前記同様の導体からなり、図示のように、断面が前記凸部31と同様な半円形状または半楕円形状を呈する。
以上のような凸部30n,31mによっても、前記封止材28(37)がキャビティ6の底面7側に流入する事態を防止することができる。
尚、上記凸部30n,31mは、前記第1絶縁基体2bにも、適用することが可能である。また、上記凸部30nに替えて、これと同様な断面形状を有し且つ前記同様のセラミックからなる凸部を第1絶縁基体2a,2bに設けても良い。
図9(A)は、前記第1絶縁基体2a,2bに設けた異なる形態のキャビティ6aと、その周囲に形成した前記凸部30mとを示す部分平面図である。
上記キャビティ6aは、図9(A)に示すように、平面視が正方形状で各コーナ部(内隅)ごとにアールが付された底面7aと、該底面7aの周辺から立設した側面8aとを含んでいる。そのため、かかる側面8aを囲み且つ該側面8a側である中段9の上には、平面視が上記底面7aとほぼ相似形の凸部30mが形成されている。かかる凸部30mによっても、前記封止材28(37)がキャビティ6aの底面7a側に流入する事態を防止することができる。尚、上記凸部30mに替えて、前記凸部30,30n,31,31mを配設しても良い。
図9(B)は、前記第1絶縁基体2a,2bに設けられた更に異なる形態のキャビティ6bと、その周囲に形成した前記凸部30mとを示す部分平面図である。
上記キャビティ6bは、図9(B)に示すように、平面視がほぼ正八角形状の底面7bと、該底面7bの周辺から立設した8つの側面8bとを含んでいる。そのため、該側面8bを囲み且つ側面8b側である中段9の上には、平面視が上記底面7aとほぼ相似形の凸部30mが形成されている。かかる凸部30mによっても、前記封止材28(37)がキャビティ6aの底面7a側に流入する事態を防止することができる。尚、上記凸部30mに替えて、前記凸部30,30n,31,31mを配設しても良い。
本発明は、前記のような各実施形態に限定されるものではない。
例えば、前記第1絶縁基体および第2絶縁基体を構成する絶縁材には、前記アルミナ以外のセラミック(例えば、ムライト、窒化アルミニウム、ガラスーセラミック)を適用したり、あるいは、エポキシ系などの樹脂を適用しても良い。
また、前記キャビティは、第2絶縁基体の裏面に開口する凹部を上方側に含む形態としても良い。この形態の場合、上記凹部の天井面に電子部品が実装される。
更に、前記キャビティは、平面視で、正三角形または正五角形以上の多角形、あるいはこれらの変形多角形としても良く、かかる形態の場合、該キャビティの周囲に形成される凸部も、平面視でほぼ相似形状を呈する形態とされる。
また、第1絶縁基体の表面に開口する凹部のみからなるキャビティの場合、かかるキャビティの底面にのみ単一の電子部品を実装する形態としても良い。
更に、前記キャビティを形成する第1絶縁基体の凹部や、第2絶縁基体の裏面または凹部には、それぞれに複数の電子部品を実装しても良い。
加えて、前記凸部は、キャビティにおける前記した側面の開口部を囲む中段9の上に、少なくも単数を立設した形態のほか、内外2重以上に併設した形態としても良い。かかる形態の場合、内側の凸部と外側の凸部との高さを変えても良い。
本発明によれば、単一のキャビティ内に単数あるいは複数の電子部品を実装でき、且つ該キャビティを形成する第1絶縁基体と第2絶縁基体とを両者の周辺部で封止する封止材が上記キャビティ内に流れ込まず、該キャビティ内に実装された電子部品に対する悪影響を確実に防止できるパッケージを提供し得る。
1a,1b…………………………………パッケージ
3,13……………………………………表面
4,14……………………………………裏面
2a,2b…………………………………第1絶縁基体
6,6a,6b……………………………キャビティ
10…………………………………………側面
11a,11b……………………………隙間
12a,12b……………………………第2絶縁基体
15,21…………………………………実装用端子
28,37…………………………………封止材
30,30m,30n,31,31m…凸部
c1〜c5…………………………………セラミック層(絶縁材)

Claims (3)

  1. 絶縁材からなり、表面および裏面を有する第1絶縁基体と、
    絶縁材からなり、表面および裏面を有し、且つ上記第1絶縁基体の上側に積層される第2絶縁基体と、
    少なくとも上記第1絶縁基体の表面に開口するキャビティと、
    上記第1絶縁基体の表面側の周辺部と第2の絶縁基体の裏面側の周辺部との間に沿って位置し、且つ封止材を充填するための隙間と、
    上記キャビティの底面および第2絶縁基体の裏面側にそれぞれ設けられた電子部品を実装するための実装用端子と、を含むパッケージであって、
    上記第1絶縁基体の表面側の周辺部で且つ上記封止材が充填される上記隙間となる領域の上記キャビティ側には、該キャビティの周囲を囲む単一の凸部が形成されていると共に、
    上記隙間は、上記凸部と上記第1絶縁基体の表面を構成する絶縁材の側面と挟まれた上方に開口する凹溝である、
    ことを特徴とするパッケージ。
  2. 前記第1絶縁基体のキャビティは、平面視で矩形状であると共に、前記凸部も平面視で矩形枠状である、
    ことを特徴とする請求項1に記載のパッケージ。
  3. 前記第1絶縁基体の表面側および第2絶縁基体の裏面側の周辺部ごとのうち、少なくも前記隙間となる領域には、前記キャビティを囲む平面視が矩形枠状の金属層がそれぞれ形成されている、
    ことを特徴とする請求項1または2に記載のパッケージ。
JP2013255248A 2013-12-10 2013-12-10 パッケージ Active JP6383147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255248A JP6383147B2 (ja) 2013-12-10 2013-12-10 パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255248A JP6383147B2 (ja) 2013-12-10 2013-12-10 パッケージ

Publications (2)

Publication Number Publication Date
JP2015115403A JP2015115403A (ja) 2015-06-22
JP6383147B2 true JP6383147B2 (ja) 2018-08-29

Family

ID=53528958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255248A Active JP6383147B2 (ja) 2013-12-10 2013-12-10 パッケージ

Country Status (1)

Country Link
JP (1) JP6383147B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110994099A (zh) * 2019-12-06 2020-04-10 北京汉天下微电子有限公司 滤波器封装结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127730A1 (ja) * 2021-12-28 2023-07-06 京セラ株式会社 圧電デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587726B2 (ja) * 2004-07-27 2010-11-24 京セラ株式会社 圧電振動子収納用パッケージおよび圧電装置
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110994099A (zh) * 2019-12-06 2020-04-10 北京汉天下微电子有限公司 滤波器封装结构及其制造方法

Also Published As

Publication number Publication date
JP2015115403A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
JP5915765B2 (ja) 圧電振動デバイス
JP6450612B2 (ja) 電子部品装置およびその製造方法
US8723400B2 (en) Piezoelectric resonator device and manufacturing method therefor
JP6383147B2 (ja) パッケージ
JP5101201B2 (ja) 圧電発振器
KR102425194B1 (ko) 패키지
JP6573515B2 (ja) セラミック基板
JP2015039133A (ja) パッケージ
JP2015109353A (ja) パッケージ
JP4084814B2 (ja) 配線基板
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2015029201A (ja) 圧電振動素子搭載用基板および圧電装置
JP6677547B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6334192B2 (ja) 圧電デバイスおよびその実装構造
JP6305713B2 (ja) 電子部品収納用パッケージの製造方法
JP5175078B2 (ja) パッケージ
WO2015045906A1 (ja) 水晶発振器
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
JP6608757B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP6791743B2 (ja) 蓋体、電子部品収納用パッケージおよび電子装置
JP6258768B2 (ja) 配線基板および電子装置
JP6050717B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016171093A (ja) セラミックパッケージ、該パッケージに用いる金属枠、および前記パッケージを用いた電子部品装置、並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180803

R150 Certificate of patent or registration of utility model

Ref document number: 6383147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250