JP3507714B2 - マルチチップモジュール型半導体装置 - Google Patents
マルチチップモジュール型半導体装置Info
- Publication number
- JP3507714B2 JP3507714B2 JP34715098A JP34715098A JP3507714B2 JP 3507714 B2 JP3507714 B2 JP 3507714B2 JP 34715098 A JP34715098 A JP 34715098A JP 34715098 A JP34715098 A JP 34715098A JP 3507714 B2 JP3507714 B2 JP 3507714B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- chip module
- power supply
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュール型半導体装置に関し、特に複数個のパワーデバイ
ス（半導体素子）を電気的に並列に接続した状態で実装
するマルチチップモジュール型半導体装置に関する。
ュール型半導体装置に関し、特に複数個のパワーデバイ
ス（半導体素子）を電気的に並列に接続した状態で実装
するマルチチップモジュール型半導体装置に関する。
【０００２】
【従来の技術】IGBT（Insulated Gate Bipola Transist
or）等、電圧駆動型高速スイッチングデバイスは、複数
個の小容量半導体素子（半導体チップ）を電気的に並列
に接続して大容量化し、実用化している。すなわち、電
圧駆動型高速スイッチングデバイスにはマルチチップモ
ジュール構造が採用されている。
or）等、電圧駆動型高速スイッチングデバイスは、複数
個の小容量半導体素子（半導体チップ）を電気的に並列
に接続して大容量化し、実用化している。すなわち、電
圧駆動型高速スイッチングデバイスにはマルチチップモ
ジュール構造が採用されている。
【０００３】この種のデバイスにおいては、電気的に並
列に接続した複数個の半導体素子相互の電流バランスが
半導体素子の電気的特性や電気的信頼性に影響を与える
重要な要因になっている。つまり、電流アンバランスが
生じると、特定の半導体素子に過大電流が流れたり、過
渡的温度上昇が発生し、半導体素子が破壊に至る。一
方、電流アンバランス状態においては、半導体素子に最
大限に通電できる範囲が破壊に至らない安全な領域に限
られ、半導体素子としては通電容量をディレーティング
することになるので、半導体素子の通電定格が実効的に
低下してしまう。
列に接続した複数個の半導体素子相互の電流バランスが
半導体素子の電気的特性や電気的信頼性に影響を与える
重要な要因になっている。つまり、電流アンバランスが
生じると、特定の半導体素子に過大電流が流れたり、過
渡的温度上昇が発生し、半導体素子が破壊に至る。一
方、電流アンバランス状態においては、半導体素子に最
大限に通電できる範囲が破壊に至らない安全な領域に限
られ、半導体素子としては通電容量をディレーティング
することになるので、半導体素子の通電定格が実効的に
低下してしまう。
【０００４】図１３（Ａ）は従来技術に係るIGBTのゲー
ト波形を示す図であり、図１３（Ｂ）はIGBTの出力波形
を示す図である。従来技術に係るIGBTのターンオフスイ
ッチング動作は、図１３（Ａ）に示すようにゲート電圧
の放電を行い、図１３（Ｂ）に示すようにコレクタ電流
を遮断する動作である。コレクタ電流の遮断に伴い、コ
レクタ電圧は上昇する。
ト波形を示す図であり、図１３（Ｂ）はIGBTの出力波形
を示す図である。従来技術に係るIGBTのターンオフスイ
ッチング動作は、図１３（Ａ）に示すようにゲート電圧
の放電を行い、図１３（Ｂ）に示すようにコレクタ電流
を遮断する動作である。コレクタ電流の遮断に伴い、コ
レクタ電圧は上昇する。
【０００５】また、マルチチップモジュール構造の採用
に伴う実装構造は、例えば熱伝導性が良好な電源基板に
IGBTのコレクタ電極となる半導体素子裏面を接合し、半
導体素子表面のエミッタ電極間、ゲート電極間にはそれ
ぞれボンディングワイヤが電気的に接続され、これらを
プラスチック製の絶縁パッケージに収納したものが一般
的である。
に伴う実装構造は、例えば熱伝導性が良好な電源基板に
IGBTのコレクタ電極となる半導体素子裏面を接合し、半
導体素子表面のエミッタ電極間、ゲート電極間にはそれ
ぞれボンディングワイヤが電気的に接続され、これらを
プラスチック製の絶縁パッケージに収納したものが一般
的である。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術に係るマルチチップモジュール構造を採用する電圧駆
動型高速スイッチングデバイスにおいては、以下の点に
ついて配慮がなされていない。 （１）電圧駆動型高速スイッチングデバイスにおいて
は、図１３（Ａ）に示すように比較的ゲート波形の変化
が遅く（放電速度が遅く）、不安定領域（波形のプラト
ー部分）もスイッチング動作中に含むので、複数の半導
体素子を電気的に並列に接続した場合にはスイッチング
動作の不均一により電流アンバランスが生じやすい。
術に係るマルチチップモジュール構造を採用する電圧駆
動型高速スイッチングデバイスにおいては、以下の点に
ついて配慮がなされていない。 （１）電圧駆動型高速スイッチングデバイスにおいて
は、図１３（Ａ）に示すように比較的ゲート波形の変化
が遅く（放電速度が遅く）、不安定領域（波形のプラト
ー部分）もスイッチング動作中に含むので、複数の半導
体素子を電気的に並列に接続した場合にはスイッチング
動作の不均一により電流アンバランスが生じやすい。
【０００７】（２）マルチチップモジュール構造の採用
に伴う実装構造においては、エミッタ電極間を接続する
ボンディングワイヤ径が比較的小さいので、エミッタ電
流経路に配線インダクタンスや配線抵抗が生じ、半導体
素子間で電流アンバランスが生じやすい。さらに、半導
体素子の配置レイアウトによってはボンディングワイヤ
長が長くなり、エミッタ電流経路の配線インダクタンス
や配線抵抗で半導体素子間にもインダクタンスが生じる
ので、半導体素子間で電流アンバランスが生じやすい。
に伴う実装構造においては、エミッタ電極間を接続する
ボンディングワイヤ径が比較的小さいので、エミッタ電
流経路に配線インダクタンスや配線抵抗が生じ、半導体
素子間で電流アンバランスが生じやすい。さらに、半導
体素子の配置レイアウトによってはボンディングワイヤ
長が長くなり、エミッタ電流経路の配線インダクタンス
や配線抵抗で半導体素子間にもインダクタンスが生じる
ので、半導体素子間で電流アンバランスが生じやすい。
【０００８】（３）一方、電圧駆動型高速スイッチング
デバイスにおいて、図１３（Ａ）に示すゲート波形の不
安定領域を避けるようにゲート電圧の充放電経路を低イ
ンピーダンスに設定することが電流アンバランスを回避
する有効な手段である。しかしながら、前述の実装構造
で複数の半導体素子の高速スイッチング動作を行うと、
エミッタ電流経路の配線インダクタンスとスイッチング
動作時の電流変化により電圧差を生じ、この電圧差がゲ
ート電極にフィードバックされてスイッチング動作の電
流アンバランスを引き起こし、半導体素子間の電流アン
バランスの原因になる。
デバイスにおいて、図１３（Ａ）に示すゲート波形の不
安定領域を避けるようにゲート電圧の充放電経路を低イ
ンピーダンスに設定することが電流アンバランスを回避
する有効な手段である。しかしながら、前述の実装構造
で複数の半導体素子の高速スイッチング動作を行うと、
エミッタ電流経路の配線インダクタンスとスイッチング
動作時の電流変化により電圧差を生じ、この電圧差がゲ
ート電極にフィードバックされてスイッチング動作の電
流アンバランスを引き起こし、半導体素子間の電流アン
バランスの原因になる。
【０００９】（４）逆に、ゲート電圧の充放電経路のイ
ンピーダンスを大きく設定すると、高速スイッチング動
作が困難になってしまう。
ンピーダンスを大きく設定すると、高速スイッチング動
作が困難になってしまう。
【００１０】本発明は上記課題を解決するためになされ
たものである。従って、本発明の第１の目的は、複数個
の半導体素子のそれぞれの電圧駆動型トランジスタ間の
配線インダクタンスや配線抵抗を減少させることによ
り、各電圧駆動型トランジスタのスイッチング動作タイ
ミングを一致させ（スイッチング動作タイミングのアン
バランスを解消し）、高速スイッチング動作を実現させ
ることができるマルチチップモジュール型半導体装置を
提供することである。特に、本発明の第１目的は、電圧
駆動型トランジスタの主電流経路における配線インダク
タンスや配線抵抗を減少させることにより、高速スイッ
チング動作を実現させることができるマルチチップモジ
ュール型半導体装置を提供することである。
たものである。従って、本発明の第１の目的は、複数個
の半導体素子のそれぞれの電圧駆動型トランジスタ間の
配線インダクタンスや配線抵抗を減少させることによ
り、各電圧駆動型トランジスタのスイッチング動作タイ
ミングを一致させ（スイッチング動作タイミングのアン
バランスを解消し）、高速スイッチング動作を実現させ
ることができるマルチチップモジュール型半導体装置を
提供することである。特に、本発明の第１目的は、電圧
駆動型トランジスタの主電流経路における配線インダク
タンスや配線抵抗を減少させることにより、高速スイッ
チング動作を実現させることができるマルチチップモジ
ュール型半導体装置を提供することである。
【００１１】本発明の第２の目的は、第１の目的を達成
しつつ、さらに電圧駆動型トランジスタの制御電流経路
における配線インダクタンスや配線抵抗を減少させるこ
とにより、高速スイッチング動作を実現させることがで
きるマルチチップモジュール型半導体装置を提供するこ
とである。
しつつ、さらに電圧駆動型トランジスタの制御電流経路
における配線インダクタンスや配線抵抗を減少させるこ
とにより、高速スイッチング動作を実現させることがで
きるマルチチップモジュール型半導体装置を提供するこ
とである。
【００１２】本発明の第３の目的は、第１の目的又は第
２の目的を達成しつつ、さらに電圧駆動型トランジスタ
の動作で発生する熱による損傷破壊を防止することがで
きるマルチチップモジュール型半導体装置を提供するこ
とである。
２の目的を達成しつつ、さらに電圧駆動型トランジスタ
の動作で発生する熱による損傷破壊を防止することがで
きるマルチチップモジュール型半導体装置を提供するこ
とである。
【００１３】本発明の第４の目的は、第１の目的乃至第
３の目的の少なくともいずれかの目的を達成しつつ、さ
らに大容量化に好適なマルチチップモジュール型半導体
装置を提供することである。
３の目的の少なくともいずれかの目的を達成しつつ、さ
らに大容量化に好適なマルチチップモジュール型半導体
装置を提供することである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、マルチチップモジュール
型半導体装置において、電圧駆動型トランジスタを備
え、この電圧駆動型トランジスタの主電流端子及び制御
端子を同一表面上に有する複数個の半導体素子と、複数
個の半導体素子上を覆い、それぞれの半導体素子の主電
流端子に電気的に接続された共通の主電源板と、を備え
たことである。電圧駆動型トランジスタにはIGBT、MISF
ET（Metal Insulator SemiconductorField Effect Tran
sistor）がいずれも含まれる。例えばIGBTの場合、半導
体素子（半導体チップ）表面にはエミッタ電極端子（主
電流端子）及びゲート電極端子（制御端子）が配設さ
れ、半導体素子裏面にはコレクタ電極端子（主電流端
子）が配設される。主電源板は共通のエミッタ電源板と
して使用され、このエミッタ電源板はIGBTのエミッタ電
極端子に電気的に接続される。主電源板は比較的厚さが
薄い導電性板材、好ましくはCu板で形成される。このよ
うに構成されるマルチチップモジュール型半導体装置に
おいては、主電源板により主電流経路の断面積を増加さ
せ、配線インダクタンスや配線抵抗を減少させることが
できるので、複数個の半導体素子のそれぞれの電圧駆動
型トランジスタにおいてスイッチング動作時の電圧変動
や電圧差を減少させ（主電流のアンバランスを解消
し）、スイッチング動作タイミングを一致させることが
できる。この結果、特定の電圧駆動型トランジスタに過
大電流が流れることがなくなり、半導体素子の損傷破壊
を防止することができるので、電圧駆動型トランジスタ
のスイッチング動作速度の高速化を実現することができ
る。
に、この発明の第１の特徴は、マルチチップモジュール
型半導体装置において、電圧駆動型トランジスタを備
え、この電圧駆動型トランジスタの主電流端子及び制御
端子を同一表面上に有する複数個の半導体素子と、複数
個の半導体素子上を覆い、それぞれの半導体素子の主電
流端子に電気的に接続された共通の主電源板と、を備え
たことである。電圧駆動型トランジスタにはIGBT、MISF
ET（Metal Insulator SemiconductorField Effect Tran
sistor）がいずれも含まれる。例えばIGBTの場合、半導
体素子（半導体チップ）表面にはエミッタ電極端子（主
電流端子）及びゲート電極端子（制御端子）が配設さ
れ、半導体素子裏面にはコレクタ電極端子（主電流端
子）が配設される。主電源板は共通のエミッタ電源板と
して使用され、このエミッタ電源板はIGBTのエミッタ電
極端子に電気的に接続される。主電源板は比較的厚さが
薄い導電性板材、好ましくはCu板で形成される。このよ
うに構成されるマルチチップモジュール型半導体装置に
おいては、主電源板により主電流経路の断面積を増加さ
せ、配線インダクタンスや配線抵抗を減少させることが
できるので、複数個の半導体素子のそれぞれの電圧駆動
型トランジスタにおいてスイッチング動作時の電圧変動
や電圧差を減少させ（主電流のアンバランスを解消
し）、スイッチング動作タイミングを一致させることが
できる。この結果、特定の電圧駆動型トランジスタに過
大電流が流れることがなくなり、半導体素子の損傷破壊
を防止することができるので、電圧駆動型トランジスタ
のスイッチング動作速度の高速化を実現することができ
る。
【００１５】本発明の第２の特徴は、第１の特徴のマル
チチップモジュール型半導体装置において、主電源板は
さらに中央部分に制御端子接続用開口を備え、複数個の
半導体素子のそれぞれの制御端子は制御端子接続用開口
内に配置されるとともに、それぞれの制御端子にはリー
ド配線が電気的に接続されたことである。複数個の半導
体素子のそれぞれの角部分に各制御端子が配置されこと
が好ましく、隣接する半導体素子間で互いに向かい合わ
せとなるように制御端子を近接配置させることが好まし
い。制御端子は、例えば電圧駆動型トランジスタにIGBT
を使用する場合、ゲート電極端子である。さらに、好ま
しくは制御端子に接続されるリード配線と主電流端子に
接続されるリード配線とはペアとして近接配置させて導
出させることが好ましい。このように構成されるマルチ
チップモジュール型半導体装置においては、主電源板に
備えた制御端子接続用開口内で複数個の半導体素子の制
御端子のそれぞれを電気的に接続することにより、それ
ぞれの制御端子間の離間距離を短くして制御電流経路長
を短くし、配線インダクタンスや配線抵抗を減少させる
ことができるので、複数個の半導体素子のそれぞれの電
圧駆動型トランジスタにおいてスイッチング動作時の電
圧変動や電圧差を減少させ、スイッチング動作タイミン
グを一致させることができる。この結果、特定の電圧駆
動型トランジスタに過大電流が流れることがなくなり、
半導体素子の損傷破壊を防止することができるので、電
圧駆動型トランジスタのスイッチング動作速度の高速化
を実現することができる。
チチップモジュール型半導体装置において、主電源板は
さらに中央部分に制御端子接続用開口を備え、複数個の
半導体素子のそれぞれの制御端子は制御端子接続用開口
内に配置されるとともに、それぞれの制御端子にはリー
ド配線が電気的に接続されたことである。複数個の半導
体素子のそれぞれの角部分に各制御端子が配置されこと
が好ましく、隣接する半導体素子間で互いに向かい合わ
せとなるように制御端子を近接配置させることが好まし
い。制御端子は、例えば電圧駆動型トランジスタにIGBT
を使用する場合、ゲート電極端子である。さらに、好ま
しくは制御端子に接続されるリード配線と主電流端子に
接続されるリード配線とはペアとして近接配置させて導
出させることが好ましい。このように構成されるマルチ
チップモジュール型半導体装置においては、主電源板に
備えた制御端子接続用開口内で複数個の半導体素子の制
御端子のそれぞれを電気的に接続することにより、それ
ぞれの制御端子間の離間距離を短くして制御電流経路長
を短くし、配線インダクタンスや配線抵抗を減少させる
ことができるので、複数個の半導体素子のそれぞれの電
圧駆動型トランジスタにおいてスイッチング動作時の電
圧変動や電圧差を減少させ、スイッチング動作タイミン
グを一致させることができる。この結果、特定の電圧駆
動型トランジスタに過大電流が流れることがなくなり、
半導体素子の損傷破壊を防止することができるので、電
圧駆動型トランジスタのスイッチング動作速度の高速化
を実現することができる。
【００１６】この発明の第３の特徴は、第１の特徴又は
第２の特徴のマルチチップモジュール型半導体装置にお
いて、主電源板にはさらに複数個の半導体素子の動作で
発生する熱に対して伸縮自在な可撓機能を備えたことで
ある。好ましくは、主電源板は、半導体素子間部分に熱
サイクルで形状が変化する可撓部を備えて構成される。
また、好ましくは、主電源板は、複数個の半導体素子の
それぞれの主電流端子に直接接続され導電性を有すると
ともに半導体素子と熱膨張率が近い等膨張板と、等膨張
板上に配設され等膨張板よりも抵抗が小さく熱サイクル
で伸縮が自在に行える可撓性導体とを備えて構成され
る。等膨張板には例えばMo板が実用的に使用できる。可
撓性導体には例えばCu板、Cuベースの平編み線のいずれ
かが実用的に使用できる。このように構成されるマルチ
チップモジュール型半導体装置においては、半導体素子
の動作で発生する熱による損傷破壊、例えば半導体素子
の主電流端子と主電源板との間の接続不良を防止するこ
とができる。
第２の特徴のマルチチップモジュール型半導体装置にお
いて、主電源板にはさらに複数個の半導体素子の動作で
発生する熱に対して伸縮自在な可撓機能を備えたことで
ある。好ましくは、主電源板は、半導体素子間部分に熱
サイクルで形状が変化する可撓部を備えて構成される。
また、好ましくは、主電源板は、複数個の半導体素子の
それぞれの主電流端子に直接接続され導電性を有すると
ともに半導体素子と熱膨張率が近い等膨張板と、等膨張
板上に配設され等膨張板よりも抵抗が小さく熱サイクル
で伸縮が自在に行える可撓性導体とを備えて構成され
る。等膨張板には例えばMo板が実用的に使用できる。可
撓性導体には例えばCu板、Cuベースの平編み線のいずれ
かが実用的に使用できる。このように構成されるマルチ
チップモジュール型半導体装置においては、半導体素子
の動作で発生する熱による損傷破壊、例えば半導体素子
の主電流端子と主電源板との間の接続不良を防止するこ
とができる。
【００１７】この発明の第４の特徴は、第１の特徴乃至
第３の特徴のいずれかのマルチチップモジュール型半導
体装置において、複数個の半導体素子に共通の主電源板
に一端側が電気的に接続され、他端側が第１方向に延在
する主電流供給導体をさらに備え、この複数個の半導体
素子を１単位モジュールとして、第１方向と交差する第
２方向に１単位モジュールを複数配列したことである。
このように構成されるマルチチップモジュール型半導体
装置においては、１単位モジュールの主電流供給導体の
延在方向と１単位モジュールの配列方向とを適切に設定
したので、１単位モジュールの複数配列を実現すること
ができ、大容量化を実現することができる。
第３の特徴のいずれかのマルチチップモジュール型半導
体装置において、複数個の半導体素子に共通の主電源板
に一端側が電気的に接続され、他端側が第１方向に延在
する主電流供給導体をさらに備え、この複数個の半導体
素子を１単位モジュールとして、第１方向と交差する第
２方向に１単位モジュールを複数配列したことである。
このように構成されるマルチチップモジュール型半導体
装置においては、１単位モジュールの主電流供給導体の
延在方向と１単位モジュールの配列方向とを適切に設定
したので、１単位モジュールの複数配列を実現すること
ができ、大容量化を実現することができる。
【００１８】
【発明の実施の形態】（第１実施の形態）以下、本発明
の実施の形態を図面を参照して説明する。図１は本発明
の第１の実施の形態に係るマルチチップモジュール型半
導体装置の概略断面構成図、図２はマルチチップモジュ
ール型半導体装置の要部平面構成図である。さらに、図
３はマルチチップモジュール型半導体装置に実装された
半導体素子の平面レイアウト図、図４は半導体素子の要
部拡大断面構成図である。なお、図１は図２のＦ１−Ｆ
１切断線部分で切った断面、図４は同図２のＦ４−Ｆ４
切断線部分で切った断面をそれぞれ示す。
の実施の形態を図面を参照して説明する。図１は本発明
の第１の実施の形態に係るマルチチップモジュール型半
導体装置の概略断面構成図、図２はマルチチップモジュ
ール型半導体装置の要部平面構成図である。さらに、図
３はマルチチップモジュール型半導体装置に実装された
半導体素子の平面レイアウト図、図４は半導体素子の要
部拡大断面構成図である。なお、図１は図２のＦ１−Ｆ
１切断線部分で切った断面、図４は同図２のＦ４−Ｆ４
切断線部分で切った断面をそれぞれ示す。
【００１９】図１及び図２に示す第１の実施の形態に係
るマルチチップモジュール型半導体装置は、図４に示す
ように電圧駆動型トランジスタとしてIGBTを備え、図１
乃至図４に示すIGBTのエミッタ電極端子（主電流端子）
５１１、５２１、５３１、５４１及びゲート電極端子
（制御端子）５１０、５２０、５３０、５４０を同一表
面上に有する複数個の半導体素子５１〜５４と、複数個
の半導体素子５１〜５４上を覆い、それぞれの半導体素
子５１〜５４のエミッタ電極端子５１１、５２１、５３
１、５４１に電気的に接続された共通のエミッタ電源板
（主電源板）６と、を備えて構築される。
るマルチチップモジュール型半導体装置は、図４に示す
ように電圧駆動型トランジスタとしてIGBTを備え、図１
乃至図４に示すIGBTのエミッタ電極端子（主電流端子）
５１１、５２１、５３１、５４１及びゲート電極端子
（制御端子）５１０、５２０、５３０、５４０を同一表
面上に有する複数個の半導体素子５１〜５４と、複数個
の半導体素子５１〜５４上を覆い、それぞれの半導体素
子５１〜５４のエミッタ電極端子５１１、５２１、５３
１、５４１に電気的に接続された共通のエミッタ電源板
（主電源板）６と、を備えて構築される。
【００２０】図４に示すように、半導体素子５１は第１
の実施の形態において単結晶シリコンからなるp型半導
体基板５０１を主体に構成され、この半導体基板５０１
には複数個のIGBTセルを電気的に並列接続して構築した
IGBTが搭載される。複数のIGBTセルは、それぞれ、コレ
クタ領域として使用される半導体基板５０１、n型ベー
ス領域５０２、p型ベース領域５０５、n型エミッタ領域
５０６、ゲート絶縁膜５０３及びゲート電極５０４を備
えて構築される。半導体素子５１の裏面において半導体
基板５０１にはコレクタ電極（裏面電極）５１３が電気
的に接続された状態で配設される。半導体素子５１の表
面側にはエミッタ電極端子５１１及びゲート電極端子５
１０が配設される。エミッタ電極端子５１１は、パッシ
ベーション膜５０７上に形成され、このパッシベーショ
ン膜５０７に形成された接続孔を通してエミッタ領域５
０６及びベース領域５０５に電気的に接続される。図３
に示すように、エミッタ電極端子５１１は、複数個に分
割され、半導体素子５１の表面上のほぼ全域に配設され
る。エミッタ電極端子５１１上にはパッシベーション膜
５１２が配設されており、それぞれのエミッタ電極端子
５１１の表面はパッシベーション膜５１２に形成された
開口内において露出されている。ゲート電極端子５１０
は、同様にパッシベーション膜５０７上に形成され、こ
のパッシベーション膜５０７に形成された接続孔を通し
てゲート電極５０４に電気的に接続される。図３に示す
ように、ゲート電極端子５１０は、半導体素子５１の表
面上の１つの角部分に配設される。ゲート電極端子５１
０上にはパッシベーション膜５１２が配設されており、
ゲート電極端子５１０の表面はパッシベーション膜５１
２に形成された開口内において露出されている。
の実施の形態において単結晶シリコンからなるp型半導
体基板５０１を主体に構成され、この半導体基板５０１
には複数個のIGBTセルを電気的に並列接続して構築した
IGBTが搭載される。複数のIGBTセルは、それぞれ、コレ
クタ領域として使用される半導体基板５０１、n型ベー
ス領域５０２、p型ベース領域５０５、n型エミッタ領域
５０６、ゲート絶縁膜５０３及びゲート電極５０４を備
えて構築される。半導体素子５１の裏面において半導体
基板５０１にはコレクタ電極（裏面電極）５１３が電気
的に接続された状態で配設される。半導体素子５１の表
面側にはエミッタ電極端子５１１及びゲート電極端子５
１０が配設される。エミッタ電極端子５１１は、パッシ
ベーション膜５０７上に形成され、このパッシベーショ
ン膜５０７に形成された接続孔を通してエミッタ領域５
０６及びベース領域５０５に電気的に接続される。図３
に示すように、エミッタ電極端子５１１は、複数個に分
割され、半導体素子５１の表面上のほぼ全域に配設され
る。エミッタ電極端子５１１上にはパッシベーション膜
５１２が配設されており、それぞれのエミッタ電極端子
５１１の表面はパッシベーション膜５１２に形成された
開口内において露出されている。ゲート電極端子５１０
は、同様にパッシベーション膜５０７上に形成され、こ
のパッシベーション膜５０７に形成された接続孔を通し
てゲート電極５０４に電気的に接続される。図３に示す
ように、ゲート電極端子５１０は、半導体素子５１の表
面上の１つの角部分に配設される。ゲート電極端子５１
０上にはパッシベーション膜５１２が配設されており、
ゲート電極端子５１０の表面はパッシベーション膜５１
２に形成された開口内において露出されている。
【００２１】半導体素子５２〜５４は基本的には半導体
素子５１と同一断面構造でかつ同一平面構造で形成され
る。すなわち、図１及び図２に示すように、半導体素子
５２の表面にはゲート電極端子５２０及びエミッタ電極
端子５２１が配設され、同様に半導体素子５３の表面に
はゲート電極端子５３０及びエミッタ電極端子５３１が
配設され、半導体素子５４の表面にはゲート電極端子５
４０及びエミッタ電極端子５４１が配設される。
素子５１と同一断面構造でかつ同一平面構造で形成され
る。すなわち、図１及び図２に示すように、半導体素子
５２の表面にはゲート電極端子５２０及びエミッタ電極
端子５２１が配設され、同様に半導体素子５３の表面に
はゲート電極端子５３０及びエミッタ電極端子５３１が
配設され、半導体素子５４の表面にはゲート電極端子５
４０及びエミッタ電極端子５４１が配設される。
【００２２】図１、図２及び図４に示すように、半導体
素子５１〜５４は放熱板２上に共通のセラミックス基板
３、共通のコレクタ電源板４のそれぞれを介在して実装
される。放熱板２には例えば熱伝導性の良いCu放熱板が
使用される。第１の実施の形態において、放熱板２の裏
面（図１中、下側）には水冷式Cu製ヒートシンク１が配
設される。セラミックス基板３には熱伝導性が良く絶縁
性を有するAlN基板が実用的に使用できる。コレクタ電
源板４にはCu電源板が実用的に使用できる。つまり、第
１の実施の形態において、セラミックス基板３及びコレ
クタ電源板４はダイレクトボンディングカッパー（DB
C）基板を構築する。なお、DBC基板に代えて、ダイレク
トボンディングアルミニウム（DBA）基板が使用でき
る。半導体素子５１〜５４のそれぞれとコレクタ電源板
４との間の電気的、機械的かつ熱的な接合には、図示し
ていないが、例えば半田、好ましくはPb-Sn共晶半田が
使用される。
素子５１〜５４は放熱板２上に共通のセラミックス基板
３、共通のコレクタ電源板４のそれぞれを介在して実装
される。放熱板２には例えば熱伝導性の良いCu放熱板が
使用される。第１の実施の形態において、放熱板２の裏
面（図１中、下側）には水冷式Cu製ヒートシンク１が配
設される。セラミックス基板３には熱伝導性が良く絶縁
性を有するAlN基板が実用的に使用できる。コレクタ電
源板４にはCu電源板が実用的に使用できる。つまり、第
１の実施の形態において、セラミックス基板３及びコレ
クタ電源板４はダイレクトボンディングカッパー（DB
C）基板を構築する。なお、DBC基板に代えて、ダイレク
トボンディングアルミニウム（DBA）基板が使用でき
る。半導体素子５１〜５４のそれぞれとコレクタ電源板
４との間の電気的、機械的かつ熱的な接合には、図示し
ていないが、例えば半田、好ましくはPb-Sn共晶半田が
使用される。
【００２３】半導体素子５１〜５４は、隣接する半導体
素子５１と５２との間、半導体素子５２と５３との間、
半導体素子５３と５４との間、半導体素子５４と５１と
の間で互いにゲート電極端子５１０と５２０とが、ゲー
ト電極端子５２０と５３０とが、ゲート電極端子５３０
と５４０とが、ゲート電極端子５４０と５１０とが向き
合い近接配置されるように、コレクタ電源板４上に実装
される。
素子５１と５２との間、半導体素子５２と５３との間、
半導体素子５３と５４との間、半導体素子５４と５１と
の間で互いにゲート電極端子５１０と５２０とが、ゲー
ト電極端子５２０と５３０とが、ゲート電極端子５３０
と５４０とが、ゲート電極端子５４０と５１０とが向き
合い近接配置されるように、コレクタ電源板４上に実装
される。
【００２４】図１、図２及び図４に示すように、エミッ
タ電源板６は、半導体素子５１〜５４に共通の電源板と
して構成され、半導体素子５１〜５４のそれぞれのエミ
ッタ電極端子５１１、５２１、５３１及び５４１上にそ
れらを覆うように配設される。図４に示すように、エミ
ッタ電源板６と半導体素子５１のエミッタ電極端子５１
１との間は半田電極（突起電極又はバンプ電極と呼ばれ
ている。）１１により電気的かつ機械的に接続される。
図示していないが、同様にエミッタ電源板６と半導体素
子５２のエミッタ電極端子５２１との間、エミッタ電源
板６と半導体素子５３のエミッタ電極端子５３１との
間、エミッタ電源板６と半導体素子５４のエミッタ電極
端子５４１との間はいずれも半田電極１１により接合さ
れる。半田電極１１には例えばPb-Sn共晶半田が使用さ
れる。
タ電源板６は、半導体素子５１〜５４に共通の電源板と
して構成され、半導体素子５１〜５４のそれぞれのエミ
ッタ電極端子５１１、５２１、５３１及び５４１上にそ
れらを覆うように配設される。図４に示すように、エミ
ッタ電源板６と半導体素子５１のエミッタ電極端子５１
１との間は半田電極（突起電極又はバンプ電極と呼ばれ
ている。）１１により電気的かつ機械的に接続される。
図示していないが、同様にエミッタ電源板６と半導体素
子５２のエミッタ電極端子５２１との間、エミッタ電源
板６と半導体素子５３のエミッタ電極端子５３１との
間、エミッタ電源板６と半導体素子５４のエミッタ電極
端子５４１との間はいずれも半田電極１１により接合さ
れる。半田電極１１には例えばPb-Sn共晶半田が使用さ
れる。
【００２５】エミッタ電源板６は平面方形状で形成さ
れ、エミッタ電源板６の中央部分には表面から裏面に貫
通するゲート接続用開口（制御端子接続用開口）６１が
配設されており、このゲート接続用開口６１内において
半導体素子５１〜５４のそれぞれのゲート電極端子５１
０、５２０、５３０及び５４０が配置される。エミッタ
電源板６は例えば0.2〜0.5mm程度の比較的薄い板厚のCu
電源板で形成される。
れ、エミッタ電源板６の中央部分には表面から裏面に貫
通するゲート接続用開口（制御端子接続用開口）６１が
配設されており、このゲート接続用開口６１内において
半導体素子５１〜５４のそれぞれのゲート電極端子５１
０、５２０、５３０及び５４０が配置される。エミッタ
電源板６は例えば0.2〜0.5mm程度の比較的薄い板厚のCu
電源板で形成される。
【００２６】図１及び図２に示すように、エミッタ電源
板６のゲート接続用開口６１内において、半導体素子５
１のゲート電極端子５１０にはゲートリード配線７１の
一端側が電気的に接続される。同様に、半導体素子５２
のゲート電極端子５２０にはゲートリード配線７２の一
端側が電気的に接続され、半導体素子５３のゲート電極
端子５３０にはゲートリード配線７３の一端側が電気的
に接続され、半導体素子５４のゲート電極端子５４０に
はゲートリード配線７４の一端側が電気的に接続され
る。ゲートリード配線７１〜７４の他端側は、いずれも
図１中上方に導出され、ターミナルホルダ９２に取り付
けられる。
板６のゲート接続用開口６１内において、半導体素子５
１のゲート電極端子５１０にはゲートリード配線７１の
一端側が電気的に接続される。同様に、半導体素子５２
のゲート電極端子５２０にはゲートリード配線７２の一
端側が電気的に接続され、半導体素子５３のゲート電極
端子５３０にはゲートリード配線７３の一端側が電気的
に接続され、半導体素子５４のゲート電極端子５４０に
はゲートリード配線７４の一端側が電気的に接続され
る。ゲートリード配線７１〜７４の他端側は、いずれも
図１中上方に導出され、ターミナルホルダ９２に取り付
けられる。
【００２７】エミッタ電源板６のゲートリード配線７１
に近接した位置にはエミッタリード配線８１の一端側が
電気的に接続され、エミッタリード配線８１の他端側は
ゲートリード配線７１と隣接ペアをなし図１中上方に導
出される。同様に、エミッタ電源板６のゲートリード配
線７２に近接した位置にはエミッタリード配線８２の一
端側が電気的に接続され、エミッタリード配線８２の他
端側はゲートリード配線７２と隣接ペアをなし図１中上
方に導出される。エミッタ電源板６のゲートリード配線
７３に近接した位置にはエミッタリード配線８３の一端
側が電気的に接続され、エミッタリード配線８３の他端
側はゲートリード配線７３と隣接ペアをなし図１中上方
に導出される。エミッタ電源板６のゲートリード配線７
４に近接した位置にはエミッタリード配線８４の一端側
が電気的に接続され、エミッタリード配線８４の他端側
はゲートリード配線７４と隣接ペアをなし図１中上方に
導出される。エミッタリード配線８１〜８４の他端側は
いずれもターミナルホルダ９２に取り付けられる。
に近接した位置にはエミッタリード配線８１の一端側が
電気的に接続され、エミッタリード配線８１の他端側は
ゲートリード配線７１と隣接ペアをなし図１中上方に導
出される。同様に、エミッタ電源板６のゲートリード配
線７２に近接した位置にはエミッタリード配線８２の一
端側が電気的に接続され、エミッタリード配線８２の他
端側はゲートリード配線７２と隣接ペアをなし図１中上
方に導出される。エミッタ電源板６のゲートリード配線
７３に近接した位置にはエミッタリード配線８３の一端
側が電気的に接続され、エミッタリード配線８３の他端
側はゲートリード配線７３と隣接ペアをなし図１中上方
に導出される。エミッタ電源板６のゲートリード配線７
４に近接した位置にはエミッタリード配線８４の一端側
が電気的に接続され、エミッタリード配線８４の他端側
はゲートリード配線７４と隣接ペアをなし図１中上方に
導出される。エミッタリード配線８１〜８４の他端側は
いずれもターミナルホルダ９２に取り付けられる。
【００２８】図１に示すように、ヒートシンク１の周辺
部分には放熱板２の外周囲を取り囲む外囲体９１が配設
され、外囲体９１上部には封止部材９３を介在してター
ミナルホルダ９２が取り付けられる。すなわち、ヒート
シンク１、外囲体９１、ターミナルホルダ９２及び封止
部材９３は半導体素子５１〜５４、エミッタ電源板６等
を密閉封止するパッケージを構築し、このパッケージ内
には充填材１０が充填される。充填材１０には例えばシ
リコーンゲルが実用的に使用できる。
部分には放熱板２の外周囲を取り囲む外囲体９１が配設
され、外囲体９１上部には封止部材９３を介在してター
ミナルホルダ９２が取り付けられる。すなわち、ヒート
シンク１、外囲体９１、ターミナルホルダ９２及び封止
部材９３は半導体素子５１〜５４、エミッタ電源板６等
を密閉封止するパッケージを構築し、このパッケージ内
には充填材１０が充填される。充填材１０には例えばシ
リコーンゲルが実用的に使用できる。
【００２９】このように構成されるマルチチップモジュ
ール型半導体装置においては、エミッタ電源板６により
エミッタ電流経路の断面積を増加させ、エミッタ電流経
路の配線インダクタンスや配線抵抗を減少させることが
できる。例えば、直径50μｍのボンディングワイヤに対
して、第１の実施の形態に係るエミッタ電源板６は断面
積を２桁以上増加させることができる。従って、複数個
の半導体素子５１〜５４のそれぞれのIGBTにおいてスイ
ッチング動作時の電圧変動や電圧差を減少させ、スイッ
チング動作タイミングを一致させることができる。この
結果、特定のIGBTに過大電流が流れることがなくなり、
特定の半導体素子の損傷破壊を防止することができるの
で、マルチチップモジュール型半導体装置のスイッチン
グ動作速度の高速化を実現することができる。
ール型半導体装置においては、エミッタ電源板６により
エミッタ電流経路の断面積を増加させ、エミッタ電流経
路の配線インダクタンスや配線抵抗を減少させることが
できる。例えば、直径50μｍのボンディングワイヤに対
して、第１の実施の形態に係るエミッタ電源板６は断面
積を２桁以上増加させることができる。従って、複数個
の半導体素子５１〜５４のそれぞれのIGBTにおいてスイ
ッチング動作時の電圧変動や電圧差を減少させ、スイッ
チング動作タイミングを一致させることができる。この
結果、特定のIGBTに過大電流が流れることがなくなり、
特定の半導体素子の損傷破壊を防止することができるの
で、マルチチップモジュール型半導体装置のスイッチン
グ動作速度の高速化を実現することができる。
【００３０】図５（Ａ）は本発明の第１の実施の形態に
係るIGBTのゲート波形を示す図であり、図５（Ｂ）はIG
BTの出力波形を示す図である。IGBTのターンオフスイッ
チング動作においては、図５（Ａ）に示すようにゲート
電圧の放電速度が速くなり不安定領域が実質的になくな
る。このゲート波形に従い、図５（Ｂ）に示すようにコ
レクタ電流の遮断速度を向上させることができる。
係るIGBTのゲート波形を示す図であり、図５（Ｂ）はIG
BTの出力波形を示す図である。IGBTのターンオフスイッ
チング動作においては、図５（Ａ）に示すようにゲート
電圧の放電速度が速くなり不安定領域が実質的になくな
る。このゲート波形に従い、図５（Ｂ）に示すようにコ
レクタ電流の遮断速度を向上させることができる。
【００３１】さらに、マルチチップモジュール型半導体
装置においては、コレクタ電源板６に備えたゲート接続
用開口６１内で複数個の半導体素子５１〜５４のゲート
電極端子５１０、５２０、５３０、５４０のそれぞれを
電気的に接続することにより、それぞれのゲート電極端
子５１０、５２０、５３０、５４０間の離間距離を短く
してゲート電流経路長を短くし、ゲート電極端子５１
０、５２０、５３０及び５４０を一括して集中的に導出
させることができる。従って、ゲート電流経路において
配線インダクタンスや配線抵抗を減少させることができ
るので、半導体素子５１〜５４のそれぞれのIGBTにおい
てスイッチング動作時の電圧変動や電圧差を減少させ、
スイッチング動作タイミングを一致させることができ
る。この結果、特定のIGBTに過大電流が流れることがな
くなり、特定の半導体素子の損傷破壊を防止することが
できるので、マルチチップモジュール型半導体装置の高
速化を実現することができる。
装置においては、コレクタ電源板６に備えたゲート接続
用開口６１内で複数個の半導体素子５１〜５４のゲート
電極端子５１０、５２０、５３０、５４０のそれぞれを
電気的に接続することにより、それぞれのゲート電極端
子５１０、５２０、５３０、５４０間の離間距離を短く
してゲート電流経路長を短くし、ゲート電極端子５１
０、５２０、５３０及び５４０を一括して集中的に導出
させることができる。従って、ゲート電流経路において
配線インダクタンスや配線抵抗を減少させることができ
るので、半導体素子５１〜５４のそれぞれのIGBTにおい
てスイッチング動作時の電圧変動や電圧差を減少させ、
スイッチング動作タイミングを一致させることができ
る。この結果、特定のIGBTに過大電流が流れることがな
くなり、特定の半導体素子の損傷破壊を防止することが
できるので、マルチチップモジュール型半導体装置の高
速化を実現することができる。
【００３２】（第２の実施の形態）本実施の形態は、第
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに熱サイクルに対する信頼性を向上
させた例を説明するものである。図６は本発明の第２の
実施の形態に係るマルチチップモジュール型半導体装置
の概略断面構成図、図７はマルチチップモジュール型半
導体装置の要部平面構成図である。なお、図６は図７の
Ｆ６−Ｆ６切断線部分で切った断面を示す。
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに熱サイクルに対する信頼性を向上
させた例を説明するものである。図６は本発明の第２の
実施の形態に係るマルチチップモジュール型半導体装置
の概略断面構成図、図７はマルチチップモジュール型半
導体装置の要部平面構成図である。なお、図６は図７の
Ｆ６−Ｆ６切断線部分で切った断面を示す。
【００３３】図６及び図７に示す第２の実施の形態に係
るマルチチップモジュール型半導体装置は、エミッタ電
源板６に半導体素子５１〜５４の動作で発生する熱に対
して伸縮自在な可撓機能を備える。この可撓機能は、半
導体素子５１と５４との間の部分、半導体素子５２と５
３との間の部分にそれぞれ配設され、熱サイクルで形状
が変化する断面山型形状の可撓部（バッファ部）６２に
より実現することができる。可撓部６２は半導体素子５
１〜５４とエミッタ電源板６との間の熱膨張係数差に基
づき発生する応力を吸収することができる。
るマルチチップモジュール型半導体装置は、エミッタ電
源板６に半導体素子５１〜５４の動作で発生する熱に対
して伸縮自在な可撓機能を備える。この可撓機能は、半
導体素子５１と５４との間の部分、半導体素子５２と５
３との間の部分にそれぞれ配設され、熱サイクルで形状
が変化する断面山型形状の可撓部（バッファ部）６２に
より実現することができる。可撓部６２は半導体素子５
１〜５４とエミッタ電源板６との間の熱膨張係数差に基
づき発生する応力を吸収することができる。
【００３４】このように構成されるマルチチップモジュ
ール型半導体装置においては、半導体素子５１〜５４の
動作で発生する熱による損傷破壊、特に前述の図４に示
す半田電極１１部分の損傷破壊を防止することができる
ので、半導体素子５１〜５４のそれぞれのエミッタ電極
端子５１１、５２１、５３１、５４１とエミッタ電源板
６との間の接続不良を防止することができる。
ール型半導体装置においては、半導体素子５１〜５４の
動作で発生する熱による損傷破壊、特に前述の図４に示
す半田電極１１部分の損傷破壊を防止することができる
ので、半導体素子５１〜５４のそれぞれのエミッタ電極
端子５１１、５２１、５３１、５４１とエミッタ電源板
６との間の接続不良を防止することができる。
【００３５】（第３の実施の形態）本実施の形態は、第
２の実施の形態に係るマルチチップモジュール型半導体
装置と同様に、第１の実施の形態に係るマルチチップモ
ジュール型半導体装置において、さらに熱サイクルに対
する信頼性を向上させた例を説明するものである。図８
は本発明の第３の実施の形態に係るマルチチップモジュ
ール型半導体装置の概略断面構成図、図９はマルチチッ
プモジュール型半導体装置の要部平面構成図である。な
お、図８は図９のＦ８−Ｆ８切断線部分で切った断面を
示す。
２の実施の形態に係るマルチチップモジュール型半導体
装置と同様に、第１の実施の形態に係るマルチチップモ
ジュール型半導体装置において、さらに熱サイクルに対
する信頼性を向上させた例を説明するものである。図８
は本発明の第３の実施の形態に係るマルチチップモジュ
ール型半導体装置の概略断面構成図、図９はマルチチッ
プモジュール型半導体装置の要部平面構成図である。な
お、図８は図９のＦ８−Ｆ８切断線部分で切った断面を
示す。
【００３６】図８及び図９に示す第３の実施の形態に係
るマルチチップモジュール型半導体装置は、エミッタ電
源板６に半導体素子５１〜５４の動作で発生する熱に対
して伸縮自在な可撓機能を備える。この可撓機能は、半
導体素子５１〜５４のそれぞれのエミッタ電極端子５１
１、５２１、５３１、５４１に直接接続され導電性を有
するとともに半導体素子５１〜５４と熱膨張率が近い等
膨張板６３と、等膨張板６３上に配設され等膨張板６３
よりも抵抗が小さく熱サイクルで伸縮が自在に行える可
撓性導体６４とを備えて実現することができる。等膨張
板６３には例えばMo板が実用的に使用できる。可撓性導
体６４には例えばCuベースの平編み線が実用的に使用で
きる。等膨張板６３と可撓性導体６４との間は接合され
る。
るマルチチップモジュール型半導体装置は、エミッタ電
源板６に半導体素子５１〜５４の動作で発生する熱に対
して伸縮自在な可撓機能を備える。この可撓機能は、半
導体素子５１〜５４のそれぞれのエミッタ電極端子５１
１、５２１、５３１、５４１に直接接続され導電性を有
するとともに半導体素子５１〜５４と熱膨張率が近い等
膨張板６３と、等膨張板６３上に配設され等膨張板６３
よりも抵抗が小さく熱サイクルで伸縮が自在に行える可
撓性導体６４とを備えて実現することができる。等膨張
板６３には例えばMo板が実用的に使用できる。可撓性導
体６４には例えばCuベースの平編み線が実用的に使用で
きる。等膨張板６３と可撓性導体６４との間は接合され
る。
【００３７】さらに、エミッタ電源板６は、Mo板からな
る等膨張板６３とこの等膨張板６３上に配設されたCu板
からなる可撓性導体６４とを接合することにより形成し
てもよい。この場合、可撓性導体６４の可撓性はCuベー
スの平編み線に比べて若干低下するものの、エミッタ電
流経路の配線インダクタンスを向上させることができる
点等に優れている。
る等膨張板６３とこの等膨張板６３上に配設されたCu板
からなる可撓性導体６４とを接合することにより形成し
てもよい。この場合、可撓性導体６４の可撓性はCuベー
スの平編み線に比べて若干低下するものの、エミッタ電
流経路の配線インダクタンスを向上させることができる
点等に優れている。
【００３８】このように構成されるマルチチップモジュ
ール型半導体装置においては、第２の実施の形態に係る
マルチチップモジュール型半導体装置で得られる効果と
同様に、半導体素子５１〜５４のそれぞれのエミッタ電
極端子５１１、５２１、５３１、５４１とエミッタ電源
板６との間の接続不良を防止することができる（図４参
照）。
ール型半導体装置においては、第２の実施の形態に係る
マルチチップモジュール型半導体装置で得られる効果と
同様に、半導体素子５１〜５４のそれぞれのエミッタ電
極端子５１１、５２１、５３１、５４１とエミッタ電源
板６との間の接続不良を防止することができる（図４参
照）。
【００３９】（第４の実施の形態）本実施の形態は、第
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに主電流経路の配線インダクタンス
や配線抵抗を減少させた例を説明するものである。図１
０は本発明の第４の実施の形態に係るマルチチップモジ
ュール型半導体装置の概略断面構成図、図１１はマルチ
チップモジュール型半導体装置の要部平面構成図であ
る。なお、図１０は図１１のＦ１０−Ｆ１０切断線部分
で切った断面を示す。
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに主電流経路の配線インダクタンス
や配線抵抗を減少させた例を説明するものである。図１
０は本発明の第４の実施の形態に係るマルチチップモジ
ュール型半導体装置の概略断面構成図、図１１はマルチ
チップモジュール型半導体装置の要部平面構成図であ
る。なお、図１０は図１１のＦ１０−Ｆ１０切断線部分
で切った断面を示す。
【００４０】図１０及び図１１に示す第４の実施の形態
に係るマルチチップモジュール型半導体装置は、エミッ
タ電源板６の半導体素子５１と５４との間に一端側が電
気的に接続され、図１０中右側、図１１中下側に他端側
が導出されたエミッタ電源供給導体８５と、エミッタ電
源板６の半導体素子５２と５３との間に一端側が電気的
に接続され、図１０中右側、図１１中下側に他端側が導
出されたエミッタ電源供給導体８６と、コレクタ電源板
４の半導体素子５１及び５４側に一端側が電気的に接続
され、図１０中右側、図１１中下側に他端側が導出され
たコレクタ電源供給導体４１とを備えて構築される。エ
ミッタ電源供給導体８５、８６、コレクタ電源供給導体
４１はいずれも例えばCu板で形成される。
に係るマルチチップモジュール型半導体装置は、エミッ
タ電源板６の半導体素子５１と５４との間に一端側が電
気的に接続され、図１０中右側、図１１中下側に他端側
が導出されたエミッタ電源供給導体８５と、エミッタ電
源板６の半導体素子５２と５３との間に一端側が電気的
に接続され、図１０中右側、図１１中下側に他端側が導
出されたエミッタ電源供給導体８６と、コレクタ電源板
４の半導体素子５１及び５４側に一端側が電気的に接続
され、図１０中右側、図１１中下側に他端側が導出され
たコレクタ電源供給導体４１とを備えて構築される。エ
ミッタ電源供給導体８５、８６、コレクタ電源供給導体
４１はいずれも例えばCu板で形成される。
【００４１】このように構成されるマルチチップモジュ
ール型半導体装置においては、エミッタ電源供給導体８
５、８６によりエミッタ電流経路の断面積を増加させ、
エミッタ電流経路の配線インダクタンスや配線抵抗を減
少させることができる。さらに、コレクタ電源供給導体
４１によりコレクタ電流経路の断面積を増加させ、コレ
クタ電流経路の配線インダクタンスや配線抵抗を減少さ
せることができる。従って、複数個の半導体素子５１〜
５４のそれぞれのIGBTにおいてスイッチング動作時の電
圧変動や電圧差を減少させ、スイッチング動作タイミン
グを一致させることができる。この結果、特定のIGBTに
過大電流が流れることがなくなり、特定の半導体素子の
損傷破壊を防止することができるので、マルチチップモ
ジュール型半導体装置のスイッチング動作速度の高速化
を実現することができる。
ール型半導体装置においては、エミッタ電源供給導体８
５、８６によりエミッタ電流経路の断面積を増加させ、
エミッタ電流経路の配線インダクタンスや配線抵抗を減
少させることができる。さらに、コレクタ電源供給導体
４１によりコレクタ電流経路の断面積を増加させ、コレ
クタ電流経路の配線インダクタンスや配線抵抗を減少さ
せることができる。従って、複数個の半導体素子５１〜
５４のそれぞれのIGBTにおいてスイッチング動作時の電
圧変動や電圧差を減少させ、スイッチング動作タイミン
グを一致させることができる。この結果、特定のIGBTに
過大電流が流れることがなくなり、特定の半導体素子の
損傷破壊を防止することができるので、マルチチップモ
ジュール型半導体装置のスイッチング動作速度の高速化
を実現することができる。
【００４２】さらに、エミッタ電源供給導体８５の一端
側は半導体素子５１と５４との間で接続され、エミッタ
電源供給導体８６の一端側は半導体素子５２と５３との
間で接続されるので、平面レイアウト的に半導体素子５
１〜５４のそれぞれへのエミッタ電流の供給バランスを
向上させることができる。
側は半導体素子５１と５４との間で接続され、エミッタ
電源供給導体８６の一端側は半導体素子５２と５３との
間で接続されるので、平面レイアウト的に半導体素子５
１〜５４のそれぞれへのエミッタ電流の供給バランスを
向上させることができる。
【００４３】（第５の実施の形態）本実施の形態は、第
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに主電流経路の配線インダクタンス
や配線抵抗を減少させるとともに、大容量化を実現する
ための例を説明するものである。図１２は本発明の第５
の実施の形態に係るマルチチップモジュール型半導体装
置の要部平面構成図である。
１の実施の形態に係るマルチチップモジュール型半導体
装置において、さらに主電流経路の配線インダクタンス
や配線抵抗を減少させるとともに、大容量化を実現する
ための例を説明するものである。図１２は本発明の第５
の実施の形態に係るマルチチップモジュール型半導体装
置の要部平面構成図である。
【００４４】図１２に示す第５の実施の形態に係るマル
チチップモジュール型半導体装置は、４個の半導体素子
５１〜５４に共通のエミッタ電源板６に一端側が電気的
に接続され、他端側が図１２中下側方向に延在するエミ
ッタ電源供給導体８７をさらに備え、この４個の半導体
素子５１〜５４を１単位モジュールとして、エミッタ電
源供給導体８７の延在方向と交差する図１２中横方向に
１単位モジュールを複数配列することにより構築され
る。第５の実施の形態において１単位モジュールは２列
配置されているが、１単位モジュールは３列以上配置し
てもよい。
チチップモジュール型半導体装置は、４個の半導体素子
５１〜５４に共通のエミッタ電源板６に一端側が電気的
に接続され、他端側が図１２中下側方向に延在するエミ
ッタ電源供給導体８７をさらに備え、この４個の半導体
素子５１〜５４を１単位モジュールとして、エミッタ電
源供給導体８７の延在方向と交差する図１２中横方向に
１単位モジュールを複数配列することにより構築され
る。第５の実施の形態において１単位モジュールは２列
配置されているが、１単位モジュールは３列以上配置し
てもよい。
【００４５】このように構成されるマルチチップモジュ
ール型半導体装置においては、１単位モジュールのエミ
ッタ電源供給導体８７の延在方向と１単位モジュールの
配列方向とを適切に設定したので、１単位モジュールの
複数配列を実現することができ、大容量化を実現するこ
とができる。
ール型半導体装置においては、１単位モジュールのエミ
ッタ電源供給導体８７の延在方向と１単位モジュールの
配列方向とを適切に設定したので、１単位モジュールの
複数配列を実現することができ、大容量化を実現するこ
とができる。
【００４６】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は、電圧駆動型トランジスタと
してMISFET（Metal Insulator Semiconductor Field Ef
fectTransistor）を使用することができる。
れない。例えば、本発明は、電圧駆動型トランジスタと
してMISFET（Metal Insulator Semiconductor Field Ef
fectTransistor）を使用することができる。
【００４７】
【発明の効果】本発明は、第１に、複数個の半導体素子
のそれぞれの電圧駆動型トランジスタ間の配線インダク
タンスや配線抵抗を減少させることにより、各電圧駆動
型トランジスタのスイッチング動作タイミングを一致さ
せ、高速スイッチング動作を実現させることができるマ
ルチチップモジュール型半導体装置を提供することがで
きる。特に、本発明は、電圧駆動型トランジスタの主電
流経路における配線インダクタンスや配線抵抗を減少さ
せることにより、高速スイッチング動作を実現させるこ
とができるマルチチップモジュール型半導体装置を提供
することができる。
のそれぞれの電圧駆動型トランジスタ間の配線インダク
タンスや配線抵抗を減少させることにより、各電圧駆動
型トランジスタのスイッチング動作タイミングを一致さ
せ、高速スイッチング動作を実現させることができるマ
ルチチップモジュール型半導体装置を提供することがで
きる。特に、本発明は、電圧駆動型トランジスタの主電
流経路における配線インダクタンスや配線抵抗を減少さ
せることにより、高速スイッチング動作を実現させるこ
とができるマルチチップモジュール型半導体装置を提供
することができる。
【００４８】本発明は、第２に、第１の効果に加えて、
電圧駆動型トランジスタの制御電流経路における配線イ
ンダクタンスや配線抵抗を減少させることにより、高速
スイッチング動作を実現させることができるマルチチッ
プモジュール型半導体装置を提供することができる。
電圧駆動型トランジスタの制御電流経路における配線イ
ンダクタンスや配線抵抗を減少させることにより、高速
スイッチング動作を実現させることができるマルチチッ
プモジュール型半導体装置を提供することができる。
【００４９】本発明は、第３に、第１の効果又は第２の
効果に加えて、電圧駆動型トランジスタの動作で発生す
る熱による損傷破壊を防止することができるマルチチッ
プモジュール型半導体装置を提供することができる。
効果に加えて、電圧駆動型トランジスタの動作で発生す
る熱による損傷破壊を防止することができるマルチチッ
プモジュール型半導体装置を提供することができる。
【００５０】本発明は、第４に、第１の効果乃至第３の
効果の少なくともいずれかの効果に加えて、さらに大容
量化に好適なマルチチップモジュール型半導体装置を提
供することができる。
効果の少なくともいずれかの効果に加えて、さらに大容
量化に好適なマルチチップモジュール型半導体装置を提
供することができる。
【図１】本発明の第１の実施の形態に係るマルチチップ
モジュール型半導体装置の概略断面構成図である。
モジュール型半導体装置の概略断面構成図である。
【図２】本発明の第１の実施の形態に係るマルチチップ
モジュール型半導体装置の要部平面構成図である。
モジュール型半導体装置の要部平面構成図である。
【図３】本発明の第１の実施の形態に係るマルチチップ
モジュール型半導体装置に実装された半導体素子の平面
レイアウト図である。
モジュール型半導体装置に実装された半導体素子の平面
レイアウト図である。
【図４】本発明の第１の実施の形態に係るマルチチップ
モジュール型半導体装置に実装された半導体素子の要部
拡大断面構成図である。
モジュール型半導体装置に実装された半導体素子の要部
拡大断面構成図である。
【図５】（Ａ）は本発明の第１の実施の形態に係るIGBT
のゲート波形を示す図、（Ｂ）はIGBTの出力波形を示す
図である。
のゲート波形を示す図、（Ｂ）はIGBTの出力波形を示す
図である。
【図６】本発明の第２の実施の形態に係るマルチチップ
モジュール型半導体装置の概略断面構成図である。
モジュール型半導体装置の概略断面構成図である。
【図７】本発明の第２の実施の形態に係るマルチチップ
モジュール型半導体装置の要部平面構成図である。
モジュール型半導体装置の要部平面構成図である。
【図８】本発明の第３の実施の形態に係るマルチチップ
モジュール型半導体装置の概略断面構成図である。
モジュール型半導体装置の概略断面構成図である。
【図９】本発明の第３の実施の形態に係るマルチチップ
モジュール型半導体装置の要部平面構成図である。
モジュール型半導体装置の要部平面構成図である。
【図１０】本発明の第４の実施の形態に係るマルチチッ
プモジュール型半導体装置の概略断面構成図である。
プモジュール型半導体装置の概略断面構成図である。
【図１１】本発明の第４の実施の形態に係るマルチチッ
プモジュール型半導体装置の要部平面構成図である。
プモジュール型半導体装置の要部平面構成図である。
【図１２】本発明の第５の実施の形態に係るマルチチッ
プモジュール型半導体装置の要部平面図である。
プモジュール型半導体装置の要部平面図である。
【図１３】（Ａ）は従来技術に係るIGBTのゲート波形を
示す図、（Ｂ）はIGBTの出力波形を示す図である。
示す図、（Ｂ）はIGBTの出力波形を示す図である。
１ ヒートシンク
２ 放熱板
３ セラミックス基板
４ コレクタ電源板
４１ コレクタ電源供給導体
５１〜５４ 半導体素子
６ エミッタ電源板
６１ ゲート接続用開口
６２ 可撓部
６３ 等膨張板
６４ 可撓性導体
７１〜７４ ゲートリード配線
８１〜８４ エミッタリード配線
８５〜８７ エミッタ電源供給導体
９１ 外囲体
９２ ターミナルホルダ
９３ 封止部材
１０ 充填材
１１ 半田電極
Claims (5)
- 【請求項１】 電圧駆動型トランジスタを備えた半導体
基板と、前記半導体基板の表面上の一部分に配設された
前記電圧駆動型トランジスタの制御端子と、前記半導体
基板の表面上の前記制御端子を除く領域に複数に分割し
て配設された前記電圧駆動型トランジスタの第１の主電
流端子と、前記半導体基板の裏面上に配設された前記電
圧駆動型トランジスタの第２の主電流端子とを有する半
導体素子を１つのパッケージ内に複数個備え、前記パッケージ内部において、 前記複数個の半導体素子
のすべての第１の主電流端子上を覆い、前記すべての第
１の主電流端子に半田電極を介して電気的かつ機械的に
接続された共通の主電源板を備えたことを特徴とするマ
ルチチップモジュール型半導体装置。 - 【請求項２】 前記主電源板はさらに中央部分に制御端
子接続用開口を備え、前記複数個の半導体素子のそれぞ
れの制御端子は前記制御端子接続用開口内に配置される
とともに、それぞれの制御端子にはリード配線が電気的
に接続されることを特徴とする請求項１に記載のマルチ
チップモジュール型半導体装置。 - 【請求項３】 電圧駆動型トランジスタを備えた半導体
基板と、前記半導体基板の表面上の一部分に配設された
前記電圧駆動型トランジスタの制御端子と、前記半導体
基板の表面上の前記制御端子を除く領域に複数に分割し
て配設された前記電圧駆動型トランジスタの第１の主電
流端子と、前記半導体基板の裏面上に配設された前記電
圧駆動型トランジスタの第２の主電流端子とを有する半
導体素子を１つのパッケージ内に複数個備え、 前記複数個の半導体素子のすべての第１の主電流端子上
を覆い、前記すべての第１の主電流端子に半田電極を介
して電気的かつ機械的に接続され、前記半導体素子間に
おいて熱サイクルで形状が変化する断面山型形状の可撓
部を有する共通の主電源板を備えたことを特徴とする マ
ルチチップモジュール型半導体装置。 - 【請求項４】 電圧駆動型トランジスタを備えた半導体
基板と、前記半導体基板の表面上の一部分に配設された
前記電圧駆動型トランジスタの制御端子と、前記半導体
基板の表面上の前記制御端子を除く領域に複数に分割し
て配設された前記電圧駆動型トランジスタの第１の主電
流端子と、前記半導体基板の裏面上に配設された前記電
圧駆動型トランジスタの第２の主電流端子とを有する半
導体素子を１つのパッケージ内に複数個備え、 前記パッケージ内部において、前記複数個の半導体素子
の 前記第１の主電流端子に直接接続され、導電性を有す
るとともに前記半導体素子と熱膨張率が近い等膨張板
と、前記等膨張板上に配設され、前記等膨張板よりも抵
抗が小さく熱サイクルによる伸縮が自在な平編み線とを
さらに備えたことを特徴とするマルチチップモジュール
型半導体装置。 - 【請求項５】 前記複数個の半導体素子に共通の主電源
板に一端側が電気的に接続され、他端側が第１方向に延
在する主電流供給導体をさらに備え、 この複数個の半導体素子を１単位モジュールとして、前
記第１方向と交差する第２方向に１単位モジュールを複
数配列したことを特徴とする請求項１乃至請求項３のい
ずれかに記載のマルチチップモジュール型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34715098A JP3507714B2 (ja) | 1998-12-07 | 1998-12-07 | マルチチップモジュール型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34715098A JP3507714B2 (ja) | 1998-12-07 | 1998-12-07 | マルチチップモジュール型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174201A JP2000174201A (ja) | 2000-06-23 |
| JP3507714B2 true JP3507714B2 (ja) | 2004-03-15 |
Family
ID=18388263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34715098A Expired - Fee Related JP3507714B2 (ja) | 1998-12-07 | 1998-12-07 | マルチチップモジュール型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507714B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023137A (ja) * | 2001-07-09 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| JP4498170B2 (ja) * | 2005-03-02 | 2010-07-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5233853B2 (ja) * | 2009-06-11 | 2013-07-10 | 富士電機株式会社 | 半導体装置 |
| JP6783327B2 (ja) * | 2017-01-17 | 2020-11-11 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7274954B2 (ja) * | 2019-06-20 | 2023-05-17 | 新電元工業株式会社 | 半導体装置 |
-
1998
- 1998-12-07 JP JP34715098A patent/JP3507714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174201A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884455B2 (en) | Semiconductor device | |
| US7667309B2 (en) | Space-efficient package for laterally conducting device | |
| US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
| JP3345241B2 (ja) | 半導体装置 | |
| JP2002026251A (ja) | 半導体装置 | |
| JPH09139461A (ja) | 半導体パワーモジュール | |
| JP2005302951A (ja) | 電力用半導体装置パッケージ | |
| KR100284241B1 (ko) | 반도체장치 | |
| JP2000164800A (ja) | 半導体モジュール | |
| US11456244B2 (en) | Semiconductor device | |
| JP3129020B2 (ja) | 半導体装置 | |
| JP7228587B2 (ja) | 半導体モジュール | |
| JP2000174180A (ja) | 半導体装置 | |
| JP2003017658A (ja) | 電力用半導体装置 | |
| KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
| JP3507714B2 (ja) | マルチチップモジュール型半導体装置 | |
| JPH0878620A (ja) | 電力用半導体装置 | |
| US20200388612A1 (en) | Semiconductor Device and Semiconductor Arrangement Comprising Semiconductor Devices | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP2001332664A (ja) | 半導体装置およびその製造方法 | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| CN100431093C (zh) | 用于横向传导装置的高空间效率封装和将横向传导半导体芯片封装到其中的方法 | |
| JP7118204B1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |