JPH08213221A - 角形薄膜チップ抵抗器の製造方法 - Google Patents

角形薄膜チップ抵抗器の製造方法

Info

Publication number
JPH08213221A
JPH08213221A JP7292365A JP29236595A JPH08213221A JP H08213221 A JPH08213221 A JP H08213221A JP 7292365 A JP7292365 A JP 7292365A JP 29236595 A JP29236595 A JP 29236595A JP H08213221 A JPH08213221 A JP H08213221A
Authority
JP
Japan
Prior art keywords
thin film
layer
resistor
electrode layer
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7292365A
Other languages
English (en)
Other versions
JP3129170B2 (ja
Inventor
Hiroyuki Yamada
博之 山田
Akio Fukuoka
章夫 福岡
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26551883&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08213221(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP07292365A priority Critical patent/JP3129170B2/ja
Publication of JPH08213221A publication Critical patent/JPH08213221A/ja
Application granted granted Critical
Publication of JP3129170B2 publication Critical patent/JP3129170B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 抵抗値精度に優れた角形薄膜チップ抵抗器を
提供することを目的とする。 【解決手段】 方形の96%アルミナ基板1の主面上
に、一対の薄膜上面電極層2を形成し、これに重なりを
持つようにメタルマスクを用いてスパッタ工法により薄
膜抵抗体層4を形成し、薄膜抵抗体層4の両端に重なる
ように一対の導体樹脂上面電極層5を形成した後、この
薄膜抵抗体層4の抵抗値修正を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的に電子回路
に用いられる角形薄膜チップ抵抗器の製造方法に関する
ものである。
【0002】
【従来の技術】近年、電子機器のダウンサイジング化に
伴い、その回路基板の実装密度を高めるため、搭載され
る電子部品に対する小形化および面実装化への要求が高
まっている。角形チップ抵抗器に対しても、小形化、高
精度化(抵抗値許容差、抵抗温度特性)、高電力化への
要求が高まっており、その流れの一つとして、高電力タ
イプかつ高精度な角形薄膜チップ抵抗器への要求が高ま
っている。
【0003】従来例による角形薄膜チップ抵抗器の構造
を図3の断面図、およびその製造方法を図4の工程図に
示す。
【0004】図3により製品の構造を説明する。方形の
96%アルミナ基板11の表面上に形成したAuによる
一対の薄膜上面電極層12と、裏面上に形成したAuに
よる一対の薄膜裏面電極層13と、この一対の薄膜上面
電極層12を覆い、かつ薄膜上面電極層12間に形成し
たNi−Cr合金による薄膜抵抗体層14と、この薄膜
抵抗体層14を完全に覆うエポキシ系樹脂保護膜層15
と、一対の薄膜上面電極層12上に露出した薄膜抵抗体
層14を覆いかつ前記樹脂保護膜層15の両端の一部に
重なるように形成した一対の導体樹脂上面電極層16
と、前記導体樹脂上面電極層16と薄膜裏面電極層13
を接続するように96%アルミナ基板11の両端部にそ
れぞれ形成した一対の薄膜端面電極層17と、露出した
電極部に形成したニッケルおよびはんだによる電極めっ
き層18とから構成される。
【0005】以下に、図4により従来の角形薄膜チップ
抵抗器の製造工程を説明する。まず、96%アルミナか
らなる絶縁基板11を受け入れる。次に、96%アルミ
ナ基板11の表面および裏面にAuを主成分とする金属
有機物からなる電極ペーストをスクリーン印刷・乾燥し
た後、金属有機物電極ペーストの有機成分だけを飛ば
し、金属成分だけをアルミナ基板11上に焼き付けるた
めに、ベルト式連続焼成炉によって焼成し、薄膜上面電
極層12および薄膜裏面電極層13を形成する工程を行
う。
【0006】次に、絶縁基板11の表面上全体にNi−
Cr等の薄膜抵抗体層14を形成するスパッタ工程を行
い、前記薄膜抵抗体層を所定の抵抗体パターン14aに
形成するフォトリソプロセス工程(レジスト塗布・乾
燥、露光、現像、エッチング、レジスト剥離)を行い、
抵抗体パターン14aを安定な膜にするために、350
〜400℃雰囲気での熱処理工程を行う。
【0007】その後、抵抗体パターンの抵抗値を所定の
値に修正するためにレーザートリミングにより、抵抗値
修正工程を行う。
【0008】次に、抵抗値修正済み抵抗体パターン14
bを保護するために、熱硬化性の樹脂による樹脂保護膜
層15の形成工程を行う。次に、薄膜上面電極層12上
の樹脂保護膜層15に覆われていない抵抗値修正済み抵
抗体パターン14bを覆い、かつ樹脂保護膜層15の両
端の一部に重なるように、熱硬化性の導電樹脂による導
体樹脂上面電極層16の形成工程を行う。
【0009】次に、絶縁基板11の端面にスパッタを用
い、薄膜端面電極層17を形成する端面電極形成工程を
行う。最後に、はんだ付け時の信頼性の確保のため露出
した電極部に電極めっき層18を形成する電極めっき工
程を行い、角形薄膜チップ抵抗器を形成していた。
【0010】また、電極材料にCuを使用し、スパッタ
リングにより金属薄膜層を形成した後、フォトリソプロ
セスによりパターン形成して、上記従来例と同様に角形
薄膜チップ抵抗器を形成する方法もあるが、非常に工程
が煩雑になり、かつコスト高であった。
【0011】
【発明が解決しようとする課題】しかしながら、従来の
薄膜チップ抵抗器の製造方法では、下記のような課題が
あった。
【0012】(1)上面電極層を金属薄膜により形成し
ており、抵抗値修正の際に抵抗値測定用のトリミングプ
ローブを上面電極層に接触させても、絶縁基板の表面粗
さの影響を受け接触が正確に取れずに接触抵抗が発生す
ることが避けられない。したがって、高精度品である抵
抗値許容差±0.1%を必要とする100Ω以下の低抵
抗値の場合に、その影響が顕著に現れ、所望の抵抗値が
得られず、抵抗値保留が悪かった。
【0013】(2)薄膜抵抗体層を所望の抵抗体パター
ンに形成するための工法として、フォトリソプロセスを
用いているために、工程が煩雑になり工数を悪化させる
ためにコスト高となるばかりでなく、工程日数がかかる
ために各工程でロスタイムが生じていた。
【0014】(3)上記のような従来の製造方法を用い
て、大形の絶縁基板に複数の抵抗体素子を形成した後
に、個片に分離して角形薄膜チップ抵抗器を形成した場
合、高電力タイプのように個片のチップサイズが大きく
なると、1枚の絶縁基板からの取り数が少なくなる(製
造設備を共有化しているために絶縁基板の大きさを一定
にすることが一般的である)ため、チップサイズが大形
化するに伴い、製造原価が大幅に悪化することになって
いた。
【0015】本発明は上記課題を解決するために、低抵
抗を有し、かつ抵抗値精度の良い角形薄膜チップ抵抗器
を提供することを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に本発明の角形薄膜チップ抵抗器の製造方法は、方形の
絶縁基板の主面上に金属薄膜抵抗体層を形成し、この金
属薄膜抵抗体層の両端に重なるように一対の導体樹脂上
面電極層を形成した後、前記金属薄膜抵抗体層の抵抗値
を修正し、前記金属薄膜抵抗体層全体と一対の導体樹脂
上面電極層の一部を連続して覆うように樹脂保護膜層を
形成するものである。
【0017】
【発明の実施の形態】本発明の請求項1に記載の発明
は、方形の絶縁基板の主面上に金属薄膜抵抗体層を形成
し、この金属薄膜抵抗体層の両端に重なるように一対の
導体樹脂上面電極層を形成した後、前記金属薄膜抵抗体
層の抵抗値を修正し、前記金属薄膜抵抗体層全体と一対
の導体樹脂上面電極層の一部を連続して覆うように樹脂
保護膜層を形成するものである。
【0018】また、請求項2に記載の発明は、請求項1
記載の発明に、方形の絶縁基板の主面上に一対の金属薄
膜上面電極層を形成し、この金属薄膜上面電極間に一部
が重なるように金属薄膜抵抗体層を形成し、その後さら
に金属薄膜抵抗体層の両端に重なるように一対の導体樹
脂上面電極層を形成するものである。
【0019】また、請求項3に記載の発明は、請求項1
記載の発明に、方形の絶縁基板の主面上に所定の抵抗体
パターンを有するマスクを位置決めした後、金属薄膜材
料を絶縁基板の主面上にスパッタリングし、その後マス
ク除去して金属薄膜抵抗体層のパターンを形成するもの
である。
【0020】また、請求項4に記載の発明は、請求項1
記載の発明に、方形の絶縁基板の裏面上に一対の厚膜裏
面電極層を形成し、金属薄膜抵抗体層を形成するもので
ある。
【0021】以上の請求項にすることにより、以下の作
用を有するものである。 (1)抵抗値修正前に上面電極層を厚膜の導体樹脂によ
り形成することにより、抵抗値修正の際に抵抗値測定用
のトリミングプローブを上面電極層に接触させても、絶
縁基板の表面粗さの影響を受けずに接触を正確に取れる
ことから、接触抵抗の影響を避けることができる。
【0022】(2)薄膜抵抗体層を所望の抵抗体パター
ンに形成するための工法として、工程が煩雑なフォトリ
ソプロセスを用いず、マスクを使用して簡略な工法を使
用するために、特に高電力タイプのような個片のチップ
サイズか大きくなる場合でも、安価な製品を製造するこ
とができる。
【0023】以下、本発明の一実施の形態における角形
薄膜チップ抵抗器およびその製造方法について、図面を
用いて説明する。
【0024】図1は本発明の一実施の形態における角形
薄膜チップ抵抗器の断面図である。図1において、2は
方形の96%アルミナ基板1の表面上に形成したAuに
よる一対の薄膜上面電極層である。3は96%アルミナ
基板1の裏面上に形成したAg系により設けられた一対
の厚膜裏面電極層である。4は一対の薄膜上面電極層2
の一部と重なるとともに、薄膜上面電極層2間に設けら
れたNi−Cr合金による薄膜抵抗体層である。5は一
対の薄膜上面電極層2上の薄膜抵抗体層4を覆うように
設けられた一対の導体樹脂上面電極層である。6は少な
くとも薄膜抵抗体層4を覆いかつ導体樹脂上面電極層5
の一部に重なるように設けられたエポキシ系の樹脂保護
膜層である。7は導体樹脂上面電極層5と厚膜裏面電極
層3を接続するように96%アルミナ基板1の両端部に
それぞれ設けられた一対の薄膜端面電極層である。8は
薄膜端面電極層7を覆うように設けられたニッケルおよ
びはんだによる電極めっき層である。
【0025】以上のように構成された角形薄膜チップ抵
抗器について、以下にその製造方法について説明する。
図2は、本発明の一実施の形態における角形薄膜チップ
抵抗器の製造方法を示す工程図である。
【0026】まず、耐熱性および絶縁性に優れた96%
アルミナ基板1を準備する工程Aを行う。このアルミナ
基板1には、後の分割工程で個片に分離するための分割
溝が縦方向および横方向に一定の間隔で形成されてお
り、1枚のアルミナ基板1から同時に複数の角形薄膜チ
ップ抵抗器が形成できるようにしている。
【0027】次に、96%アルミナ基板1の裏面にAg
を主成分とする厚膜電極ペーストをスクリーン印刷・乾
燥した後、ベルト式連続焼成炉によって850℃の温度
で、ピーク時間6分、IN−OUT時間45分のプロフ
ァイルによって焼成し、厚膜裏面電極層3を形成する。
【0028】次に、96%アルミナ基板1の表面にAu
を主成分とする金属有機物からなる電極ペーストをスク
リーン印刷・乾燥した後、有機成分を飛ばし、金属成分
だけを96%アルミナ基板1上に焼き付けるために、ベ
ルト式連続焼成炉によって850℃の温度で、ピーク時
間6分、IN−OUT時間45分のプロファイルによっ
て焼成し、薄膜上面電極層2を形成する工程Bを行う。
【0029】次に、96%アルミナ基板1上にNi−C
rの薄膜抵抗体層4を形成するスパッタ工程Cを行う。
この際に、アルミナ基板1の分割溝で区画された素子ご
とに呼応して一定の間隔で縦方向および横方向に所定の
抵抗体パターン4aを配置したメタルマスクをアルミナ
基板に位置決め固定する。位置決めは、先に形成した薄
膜上面電極層2間に抵抗体パターン4aを配置する。そ
の後、金属薄膜材料Ni−Crをスパッタリングし、そ
の後マスク除去して所定の抵抗体パターン4aを有する
薄膜抵抗体層4を形成する。この際、抵抗体パターン4
a以外はマスクにより隠されているため、分割溝へは金
属薄膜材料の侵入はない。
【0030】従来であれば、分割溝を含めてアルミナ基
板全体に金属薄膜材料をスパッタした後に、フォトリソ
プロセス(レジスト塗布・乾燥、露光、現像、エッチン
グ、レジスト剥離)を行っていたため、分割溝内に侵入
した薄膜金属材料を除去することが非常に難しかった。
また、フォトリソプロセスがないため、裏面電極材料と
してAg系の厚膜電極ペーストを使用することができ、
従来よりも電極強度を向上させることができる(エッチ
ング工程があると、エッチング液により厚膜材料中のガ
ラス成分が侵されてしまうために使用できない。)。
【0031】次に、抵抗体パターン4aを安定な膜にす
るために、350〜400℃の温度雰囲気での熱処理工
程Dを行う。
【0032】次に、薄膜上面電極層2の上層部分の抵抗
体パターン4aおよび薄膜上面電極層2を覆うように、
銀を導電金属材料として含有する導電樹脂ペーストをス
クリーン印刷し、200℃・30分のプロフィールにて
熱硬化して導体樹脂上面電極層5を形成する工程Eを行
う。これは次の抵抗値修正時の接触を安定化する働きを
持つ。
【0033】また、抵抗体パターンをスパッタする前に
導体樹脂上面電極層を形成すると、抵抗体パターン形成
時のアルミナ基板とマスクの間に隙間が生じ、薄膜金属
材料が不必要な箇所へ侵入する原因となったり、あるい
は厚膜導体樹脂材料のためにスパッタ時のステップカバ
レージを阻害して不連続な薄膜抵抗体層となる危険性が
あるために、導体樹脂上面電極層は、抵抗体パターン形
成後に行わねばならない。
【0034】その後、抵抗体パターン4aの抵抗値を所
定の値に修正するためにレーザートリミングにより、抵
抗値修正工程Fを行う。導体樹脂上面電極層5を厚膜の
導体樹脂により形成していることにより、抵抗値測定用
のトリミングプローブを上面電極層に接触させても、絶
縁基板の表面粗さの影響を受けずに接触を正確に取れる
ことから、接触抵抗の影響を避けることができ、抵抗値
精度を向上することができる。
【0035】次に、抵抗値修正済み抵抗体パターン4b
を保護するために、抵抗体パターン4bと導体樹脂上面
電極層5の抵抗体パターン4bの境界部分を覆うよう
に、エポキシ系樹脂ペーストをスクリーン印刷し、20
0℃・30分のプロフィールにて熱硬化して樹脂保護膜
層6を形成する工程Gを行う。
【0036】次に、端面電極層を形成させるための短冊
状基板へ分割を行う。次に、96%アルミナ基板1の端
面にスパッタによりNi−Cr系の薄膜端面電極層7を
形成する端面電極形成工程Hを行う。
【0037】最後に、個片状に分割した後に、露出して
いる導体樹脂上面電極層5と厚膜裏面電極層3と薄膜端
面電極層7のはんだ付け時の電極食われの防止およびは
んだ付け時の信頼性の確保のため、電気めっきによって
NiおよびSn−Pbのめっき層8を形成する電極めっ
き工程Iを行う。
【0038】以上の工程により、本発明の実施例による
角形薄膜チップ抵抗器を試作した。この本発明の角形薄
膜チップ抵抗器の製造方法で、6432タイプ(6.4
*3.2mm;定格電力1W)で10Ω品を製造したと
ころ、抵抗値精度±0.1%での抵抗値歩留が、従来の
製造方法よりも約2倍向上させることができ、かつ製造
工程として簡単であるため製造原価を従来比で65%ま
で低減できた。
【0039】なお、導体樹脂電極層を銀系の樹脂材料に
より形成したが、これは導電金属材料を規定するもので
はなく、銅、金等の電極材料として使用できる。
【0040】また、本実施の形態では裏面電極層をAg
系の厚膜電極ペーストにより形成したが、Auを成分と
する金属有機物からなる電極ペーストを使用してもかま
わない。
【0041】また、本実施の形態では薄膜抵抗体層の
み、メタルマスクを使用して簡略な工法で形成したが、
薄膜上面電極層も同様の工法により形成可能である。
【0042】
【発明の効果】以上のように本発明は、抵抗値精度に優
れた低抵抗値を有する角形薄膜チップ抵抗器の製造方法
を提供できるとともに、以下の効果を有する。
【0043】(1)抵抗値修正前に上面電極層を厚膜の
導体樹脂により形成することにより、抵抗値修正の際に
抵抗値測定用のトリミングプローブを上面電極層に接触
させても、絶縁基板の表面粗さの影響を受けずに接触を
正確に取れることから、接触抵抗の影響を避けることが
できる。
【0044】(2)薄膜抵抗体層を所望の抵抗体パター
ンに形成するための工法として、工程の複雑なフォトリ
ソプロセスを用いず、マスクを使用して簡略な工法を使
用するために、特に高電力タイプのような個片のチップ
サイズが大きい場合でも、安価な製品を製造することが
できる。
【0045】(3)従来のフォトリソプロセスにより薄
膜抵抗体層を形成する場合に生じていた、分割溝へ薄膜
金属材料の侵入がないため、従来必要とされた薄膜金属
材料を除去する工程が不必要となり、原価低減できる。
【0046】(4)フォトリソプロセスが不必要なた
め、裏面電極材料としてAg系の厚膜ペースト材料を使
用することができ、よって電極強度を向上できるだけで
なく、材料コストの低減も可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における角形薄膜チップ
抵抗器の断面図
【図2】同工程図
【図3】従来の角形薄膜チップ抵抗器の断面図
【図4】同工程図
【符号の説明】
1 96%アルミナ基板 2 薄膜上面電極層 3 厚膜裏面電極層 4 薄膜抵抗体層 5 導体樹脂上面電極層 6 樹脂保護膜層 7 薄膜端面電極層 8 電極めっき層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 方形の絶縁基板の主面上に金属薄膜抵抗
    体層を形成し、この金属薄膜抵抗体層の両端に重なるよ
    うに一対の導体樹脂上面電極層を形成した後、前記金属
    薄膜抵抗体層の抵抗値を修正し、前記金属薄膜抵抗体層
    全体と一対の導体樹脂上面電極層の一部を連続して覆う
    ように樹脂保護膜層を形成することを特徴とする角形薄
    膜チップ抵抗器の製造方法。
  2. 【請求項2】 方形の絶縁基板の主面上に一対の金属薄
    膜上面電極層を形成し、この金属薄膜上面電極間に一部
    が重なるように金属薄膜抵抗体層を形成し、その後さら
    に金属薄膜抵抗体層の両端に重なるように一対の導体樹
    脂上面電極層を形成することを特徴とする請求項1記載
    の角形薄膜チップ抵抗器の製造方法。
  3. 【請求項3】 方形の絶縁基板の主面上に所定の抵抗体
    パターンを有するマスクを位置決めした後、金属薄膜材
    料を絶縁基板の主面上にスパッタリングし、その後マス
    ク除去して金属薄膜抵抗体層のパターンを形成すること
    を特徴とする請求項1記載の角形薄膜チップ抵抗器の製
    造方法。
  4. 【請求項4】 方形の絶縁基板の裏面上に一対の厚膜裏
    面電極層を形成し、金属薄膜抵抗体層を形成することを
    特徴とする請求項1記載の角形薄膜チップ抵抗器の製造
    方法。
JP07292365A 1994-11-10 1995-11-10 角形薄膜チップ抵抗器の製造方法 Expired - Lifetime JP3129170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07292365A JP3129170B2 (ja) 1994-11-10 1995-11-10 角形薄膜チップ抵抗器の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-276388 1994-11-10
JP27638894 1994-11-10
JP07292365A JP3129170B2 (ja) 1994-11-10 1995-11-10 角形薄膜チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPH08213221A true JPH08213221A (ja) 1996-08-20
JP3129170B2 JP3129170B2 (ja) 2001-01-29

Family

ID=26551883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07292365A Expired - Lifetime JP3129170B2 (ja) 1994-11-10 1995-11-10 角形薄膜チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP3129170B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011110A1 (en) * 1997-07-09 2000-06-21 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
JP2001307903A (ja) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi 薄膜抵抗器の製造方法
KR100419241B1 (ko) * 2000-11-02 2004-02-19 주식회사 이노칩테크놀로지 고주파 칩 저항 소자 및 그 제조 방법
JP2008244211A (ja) * 2007-03-28 2008-10-09 Matsushita Electric Ind Co Ltd 薄膜チップ抵抗器の製造方法
CN106952702A (zh) * 2016-11-11 2017-07-14 东莞华恒电子有限公司 一种金属板结构高功率高阻值精度贴片电阻制作工艺及贴片电阻
CN113825998A (zh) * 2019-04-17 2021-12-21 Koa株式会社 硫化检测传感器的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011110A1 (en) * 1997-07-09 2000-06-21 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
EP1011110A4 (en) * 1997-07-09 2000-07-05 Matsushita Electric Ind Co Ltd RESISTANCE AND PRODUCTION METHOD
US6304167B1 (en) 1997-07-09 2001-10-16 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
JP2001307903A (ja) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi 薄膜抵抗器の製造方法
KR100419241B1 (ko) * 2000-11-02 2004-02-19 주식회사 이노칩테크놀로지 고주파 칩 저항 소자 및 그 제조 방법
JP2008244211A (ja) * 2007-03-28 2008-10-09 Matsushita Electric Ind Co Ltd 薄膜チップ抵抗器の製造方法
CN106952702A (zh) * 2016-11-11 2017-07-14 东莞华恒电子有限公司 一种金属板结构高功率高阻值精度贴片电阻制作工艺及贴片电阻
CN113825998A (zh) * 2019-04-17 2021-12-21 Koa株式会社 硫化检测传感器的制造方法
CN113825998B (zh) * 2019-04-17 2024-04-30 Koa株式会社 硫化检测传感器的制造方法

Also Published As

Publication number Publication date
JP3129170B2 (ja) 2001-01-29

Similar Documents

Publication Publication Date Title
US6636143B1 (en) Resistor and method of manufacturing the same
JPH11204304A (ja) 抵抗器およびその製造方法
JP3129170B2 (ja) 角形薄膜チップ抵抗器の製造方法
JPH11204315A (ja) 抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
JP3567144B2 (ja) チップ形抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP3282424B2 (ja) 角形薄膜チップ抵抗器の製造方法
JP2001110601A (ja) 抵抗器およびその製造方法
JPH0969406A (ja) 角形薄膜チップ抵抗器の製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
US12027291B2 (en) Chip component
JP3767084B2 (ja) 抵抗器の製造方法
US12125618B2 (en) Chip component production method
JP3651179B2 (ja) 抵抗器の製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP2718178B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JPH0645118A (ja) 角形薄膜チップ抵抗器の製造方法
JPH0864403A (ja) 回路検査端子付き角形チップ抵抗器
JP2718232B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JPH10321401A (ja) 抵抗器およびその製造方法
JP2000188204A (ja) 抵抗器およびその製造方法