CN110880415B - 多层陶瓷电子组件 - Google Patents
多层陶瓷电子组件 Download PDFInfo
- Publication number
- CN110880415B CN110880415B CN201811570152.XA CN201811570152A CN110880415B CN 110880415 B CN110880415 B CN 110880415B CN 201811570152 A CN201811570152 A CN 201811570152A CN 110880415 B CN110880415 B CN 110880415B
- Authority
- CN
- China
- Prior art keywords
- layer
- plating layer
- electronic component
- base electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Abstract
本发明提供了一种多层陶瓷电子组件。所述多层陶瓷电子组件包括:陶瓷主体,包括交替地堆叠的第一内电极和第二内电极,并且介电层介于第一内电极和第二内电极之间;以及第一外电极和第二外电极,设置在陶瓷主体的外表面上。第一外电极包括第一基底电极层和第一镀覆层,第二外电极包括第二基底电极层和第二镀覆层。第一镀覆层和第二镀覆层具有位于陶瓷主体的至少一个角部中的至少一个孔,并且所述孔没有延伸至陶瓷主体的相应边缘的在相应边缘与虚拟线相交处的点,该虚拟线经由第一内电极和第二内电极中的一个在第一内电极接触第一外电极或第二内电极接触第二外电极的表面中暴露的暴露边缘在宽度方向上的端部引出并沿厚度方向延伸。
Description
本申请要求于2018年9月5日在韩国知识产权局提交的第10-2018-0105916号韩国专利申请的优先权的权益,该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件。
背景技术
由于具有小尺寸、实现高电容并且可易于安装,多层陶瓷电子组件已被广泛用作计算机、个人数字助理(PDA)、蜂窝电话等的信息技术(IT)组件。由于具有高可靠性特性和高耐久性特性,多层陶瓷电子组件已被广泛用作电子组件。
包括在多层陶瓷电子组件中的外电极是多层陶瓷电子组件的暴露在外部的电极,并且因此对多层陶瓷电子组件的可靠性和耐久性具有重要影响。
近来,随着多层陶瓷电子组件的小型化和功能性改进,外电极的厚度逐渐减小。然而,由于外电极的厚度减小,外电极的可靠性和耐久性也可能降低。
发明内容
随着外电极的厚度减小,包括在外电极中的镀覆层和/或基底电极层可具有位于与陶瓷主体的八个角部相对应的点处的孔。
本公开的一方面可提供一种多层陶瓷电子组件,在该多层陶瓷电子组件中,外电极的厚度可减小,并且通过优化所述孔的尺寸,可基本上抑制防水可靠性的劣化和外电极的安装缺陷率。
根据本公开的一方面,一种多层陶瓷电子组件可包括陶瓷主体,所述陶瓷主体包括介电层及第一内电极和第二内电极,并且所述介电层介于所述第一内电极和所述第二内电极间,所述第一内电极和所述第二内电极在厚度方向上交替堆叠,并分别暴露于在所述陶瓷主体的长度方向上彼此相对的第一端表面和第二端表面。所述多层陶瓷电子组件还可包括第一外电极和第二外电极,设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极,并设置为覆盖所述陶瓷主体的八个角部的至少一部分。所述第一外电极可包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极可包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。在与所述陶瓷主体的所述八个角部中的至少一个对应的位置,所述第一镀覆层和所述第二镀覆层中可具有至少一个孔。所述至少一个孔中的每个孔没有延伸到所述陶瓷主体的相应边缘的在所述相应边缘与相应虚拟线相交处的点,所述虚拟线经由所述第一内电极的暴露在所述第一端表面中的暴露边缘或所述第二内电极的暴露在所述第二端表面中的暴露边缘在宽度方向上的端部引出并且沿厚度方向延伸。
根据本公开的另一方面,一种多层陶瓷电子组件可包括陶瓷主体,所述陶瓷主体包括介电层及第一内电极和第二内电极,并且所述介电层介于所述第一内电极和所述第二内电极间,所述第一内电极和所述第二内电极在厚度方向上交替堆叠,并分别暴露于在所述陶瓷主体的长度方向上彼此相对的第一端表面和第二端表面。所述多层陶瓷电子组件还可包括第一外电极和第二外电极,所述第一外电极和所述第二外电极设置在所述陶瓷主体的外表面上,分别连接到所述第一内电极和所述第二内电极,并设置为覆盖所述陶瓷主体的八个角部的至少一部分。所述第一外电极可包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极可包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。在与所述陶瓷主体的所述八个角部中的至少一个对应的位置,所述第一基底电极层和所述第二基底电极层中可具有至少一个孔。所述至少一个孔中的每个孔没有延伸到所述陶瓷主体的相应边缘的在所述相应边缘与相应虚拟线相交处的点,所述虚拟线经由暴露在所述第一端表面中的所述第一内电极和暴露在所述第二端表面中的所述第二内电极中的一个的暴露边缘在宽度方向上的端部引出并且沿厚度方向延伸。
根据本公开的另一方面,一种多层陶瓷电子组件可包括陶瓷主体,所述陶瓷主体包括交替堆叠的第一内电极和第二内电极,并且介电层介于所述第一内电极和所述第二内电极之间;以及外电极,设置在所述陶瓷主体的将所述第一内电极通过其暴露的端表面上,并且在所述陶瓷主体的与所述端表面相邻的四个侧表面上延伸。所述外电极可设置在所述陶瓷主体的四个角部上,并且可包括与所述陶瓷主体的所述端表面和所述四个侧表面接触的基底电极层以及覆盖所述基底电极层的镀覆层。所述基底电极层和所述镀覆层中的至少一者可包括延伸穿过其的孔。
附图说明
通过下面结合附图的详细描述,本公开的以上和其他方面、特征和优点将被更清楚地理解,在附图中:
图1是示出根据示例性实施例的多层陶瓷电子组件的透视图;
图2是沿图1的线A-A'截取的截面图;
图3是图2的区域S的放大图;
图4A和图4B是示出根据示例性实施例的多层陶瓷电子组件的角部的透视图;
图5是示出安装在板上的根据示例性实施例的多层陶瓷电子组件的透视图;
图6A示出通过扫描电子显微镜(SEM)捕获的具有设置在角部处的孔的多层陶瓷电子组件的图像;以及
图6B示出通过SEM捕获的不具有设置在角部处的孔的多层陶瓷电子组件的图像。
具体实施方式
在下文中,现将参照附图详细描述本公开的示例性实施例。
将定义六面体的方向以便清楚地描述本公开中的示例性实施例。附图中示出的L、W和T分别指长度方向、宽度方向和厚度方向。这里,厚度方向指堆叠介电层的堆叠方向。
在下文中,将描述根据示例性实施例的多层陶瓷电子组件(具体地,多层陶瓷电容器)。然而,根据本公开的多层陶瓷电子组件不限于此。
图1是示出根据示例性实施例的多层陶瓷电子组件的透视图,图2是沿图1的线A-A'截取的截面图,并且图3是图2的区域S的放大图。
参照图1至图3,根据示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132。
陶瓷主体110可形成为具有在长度方向L上彼此相对的端表面、在宽度方向W上彼此相对的侧表面以及在厚度方向T上彼此相对的侧表面的六面体。陶瓷主体110可通过在厚度方向T上堆叠多个介电层111然后烧结多个介电层111来形成。陶瓷主体110的形状和尺寸以及堆叠的介电层111的数量(一个或更多个)不限于本示例性实施例中示出的形状和尺寸以及数量。
设置在陶瓷主体110中的多个介电层111可处于烧结状态,并且相邻的介电层111可彼此一体化使得没有使用扫描电子显微镜(SEM)的情况下介电层之间的边界不显而易见。
陶瓷主体110可具有六面体的八个角部是圆的形式。因此,可提高陶瓷主体110的耐久性和可靠性,并且可改善第一外电极131和第二外电极132在角部处的结构可靠性。
介电层111可具有根据多层陶瓷电子组件100的电容设计任意改变的厚度,并且可包括具有高介电常数的诸如钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末的陶瓷粉末。然而,根据本公开的介电层111的材料不限于此。另外,根据本公开的目的,可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末中。
用于形成介电层111的陶瓷粉末的平均粒径不受具体限制,并且可进行控制以便实现本公开的目的。例如,用于形成介电层111的陶瓷粉末的平均粒径可控制在400nm或更小。因此,根据本公开中的示例性实施例的多层陶瓷电子组件100可用作诸如信息技术(IT)组件的可小型化并具有高电容的组件。
例如,可通过将包括诸如钛酸钡(BaTiO3)粉末等粉末的浆体涂敷到载体膜并随后使浆体干燥来形成介电层111,以制备多个陶瓷片。可通过将陶瓷粉末、粘合剂和溶剂彼此混合来制备浆体,并通过刮刀法将浆体制成具有几微米的厚度的片形而形成陶瓷片,但不限于此。
第一内电极121和第二内电极122可包括具有不同极性的至少一个第一内电极121和至少一个第二内电极122,并且可形成为预定的厚度,并且沿陶瓷主体110的厚度方向T堆叠的多个介电层111中的每个介于第一内电极121和第二内电极122之间。
第一内电极121和第二内电极122可通过印刷包括导电金属的导电膏形成,以分别暴露于陶瓷主体110的沿陶瓷主体110的长度方向L的一个端表面和另一个端表面,并且可通过设置在第一内电极121和第二内电极122之间的介电层111彼此电绝缘。第一内电极121和第二内电极122可在陶瓷主体110中沿介电层111的堆叠方向交替堆叠,并且介电层111介于它们之间。
也就是说,第一内电极121和第二内电极122可通过分别暴露于陶瓷主体110的在陶瓷主体110的长度方向上的相对端表面的部分而分别电连接到形成在陶瓷主体110的在陶瓷主体110的长度方向L上的相对端表面上的第一外电极131和第二外电极132。
例如,第一内电极121和第二内电极122可包括具有0.1μm至0.2μm的平均粒径的金属粉末,并且可利用包括40wt%至50wt%的导电金属粉末的用于内电极的导电膏形成,但不限于此。
可通过印刷法等将用于内电极的导电膏施加到陶瓷片上以形成内电极图案。印刷导电膏的方法可以是丝网印刷法、凹版印刷法等,但不限于此。可堆叠、压制和烧结二百或三百个其上印刷有内电极图案的陶瓷片来制造陶瓷主体110。
因此,当电压施加到第一外电极131和第二外电极132时,电荷可在彼此面对的第一内电极121和第二内电极122之间累积。在这种情况下,多层陶瓷电容器100的电容可与第一内电极121和第二内电极122彼此重叠的区域的面积成比例。
也就是说,当第一内电极121和第二内电极122彼此重叠的区域的面积显着增加时,即使在具有相同尺寸的电容器中,电容也可显着增加。
第一内电极121和第二内电极122的厚度可根据目的来确定,并且其平均厚度可以是例如0.4μm或更小。设置在第一内电极121和第二内电极122之间的介电层111的平均厚度可以为0.4μm或更小。因此,根据本公开中的示例性实施例的多层陶瓷电子组件100可用作诸如IT组件的可小型化并具有高电容的组件。
由于介电层111的厚度与第一内电极121和第二内电极122之间的间隔相对应,所以介电层111的厚度越小,多层陶瓷电子组件100的电容越大。
同时,包括在形成第一内电极121和第二内电极122的导电膏中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)或铂(Pt)或者它们的合金。然而,根据本公开的导电金属不限于此。
第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上以分别连接到第一内电极121和第二内电极122。第一外电极131可被构造为将第一内电极121和板彼此电连接,第二外电极132可被构造为将第二内电极122和板彼此电连接。
为了结构可靠性、易于在板上安装多层陶瓷电子组件、抵抗外部冲击的耐久性、耐热性和等效串联电阻(ESR)中的至少一部分的目的,第一外电极131和第二外电极132可分别包括第一镀覆层131c和第二镀覆层132c。
例如,可通过溅射或电沉积形成第一镀覆层131c和第二镀覆层132c,但不限于此。
例如,第一镀覆层131c和第二镀覆层132c可主要包含镍,但不限于此,并且还可通过铜(Cu)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)或者它们的合金来实现。
第一外电极131和第二外电极132还可分别包括设置在第一内电极121与第一镀覆层131c之间的第一基底电极层131a和设置在第二内电极122与第二镀覆层132c之间的第二基底电极层132a,并且第一基底电极层131a和第二基底电极层132a与陶瓷主体110的外表面至少部分地接触。
与第一镀覆层131c和第二镀覆层132c相比,第一基底电极层131a和第二基底电极层132a可相对容易地分别结合到第一内电极121和第二内电极122,并且因此可降低与第一内电极121和第二内电极122的接触电阻。
第一基底电极层131a和第二基底电极层132a可分别设置在第一外电极131中的相对于第一镀覆层131c的内部区域中和第二外电极132中的相对于第二镀覆层132c的内部区域中。
例如,第一基底电极层131a可被第一镀覆层131c和第一导电树脂层131b覆盖(例如,完全覆盖),并且第二基底电极层132a可被第二镀覆层132c和第二导电树脂层132b覆盖(例如,完全覆盖),以便不暴露在多层陶瓷电子组件100的外部。
例如,第一基底电极层131a和第二基底电极层132a可通过将陶瓷主体110浸在包括金属成分的膏体中的方法或在陶瓷主体110在长度方向L上的至少一个表面上印刷包括导电金属的导电膏的方法形成,还可通过片转移法或焊盘转移法形成。
例如,第一基底电极层131a和第二基底电极层132a可利用铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)或者它们的合金形成。
第一外电极131和第二外电极132还可分别包括设置在第一基底电极层131a和第一镀覆层131c之间的第一导电树脂层131b以及设置在第二基底电极层132a和第二镀覆层132c之间的第二导电树脂层132b。
由于第一导电树脂层131b和第二导电树脂层132b与第一镀覆层131c和第二镀覆层132c相比具有相对高的柔性,所以第一导电树脂层131b和第二导电树脂层132b可保护多层陶瓷电子组件100免受外部物理冲击或翘曲冲击,并且可在将多层陶瓷电子组件安装在板上时吸收施加到外电极的应力或拉伸应力,以防止在外电极中产生裂纹。
例如,通过具有在玻璃或树脂(例如环氧树脂)中包含诸如铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)的具有高导电性的导电颗粒的结构,第一导电树脂层131b和第二导电树脂层132b可具有高的柔性和高的导电性。
第一外电极131和第二外电极132还可分别包括分别设置在第一镀覆层131c和第二镀覆层132c的外表面上的第一镀锡层131d和第二镀锡层132d。第一镀锡层131d和第二镀锡层132d可进一步改善结构可靠性、在板上安装多层陶瓷电子组件的容易性、抗外部冲击的耐久性、耐热性和ESR中的至少一部分。
图4A和图4B是示出根据示例性实施例的多层陶瓷电子组件的角部的透视图。
参照图4A和图4B,陶瓷主体110可具有包括P1、P1-2、P1-3和P1-4的八个角部。
在陶瓷主体110中,第二点P2指陶瓷主体110的边缘的点,在该点处,该边缘与从第一内电极121的暴露端部的宽度方向的边缘或第二内电极122的暴露端部的宽度方向的边缘引出并且沿厚度方向延伸的虚拟线相交。
在陶瓷主体110中,第三点P3指陶瓷主体110的边缘的点,在该点处,该边缘与从与第一内电极121和第二内电极122中的每个的暴露边缘的中心在宽度方向上分开第一内电极121和第二内电极122中的每个的宽度的1/3的点引出并且沿厚度方向延伸的虚拟线相交。
在陶瓷主体110中,第四点P4指陶瓷主体110的边缘的点,在该点处,该边缘与从与第一内电极121和第二内电极122中的每个的暴露边缘的中心在宽度方向上分开第一内电极121和第二内电极122中的每个的宽度的1/6的点引出并且沿厚度方向延伸的虚拟线相交。
在陶瓷主体110中,第五点P5指陶瓷主体110的边缘的点,在该点处,该边缘与从第一内电极121和第二内电极122中的每个的暴露边缘的在宽度方向上的中心的点引出并且沿厚度方向延伸的虚拟线相交。
第一外电极131和第二外电极132可设置为覆盖所述陶瓷主体110的八个角部的至少一部分。例如,第一镀覆层131c和第二镀覆层132c可设置为覆盖陶瓷主体110的包括角部P1、P1-2、P1-3和P1-4的八个角部。
第一镀覆层131c和第二镀覆层132c中的每个可具有厚度偏差。
例如,第一镀覆层131c和第二镀覆层132c中的每个可在其[宽度-厚度]表面的中心具有最大厚度,并且可在其与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处具有最小厚度。
因此,当第一镀覆层131c和第二镀覆层132c中的每个的平均厚度逐渐减小时,在第一镀覆层131c和第二镀覆层132c与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处可形成或出现孔。
第一镀覆层131c和第二镀覆层132c中的每个的平均厚度越小,每个孔的尺寸可能越大。
由于第一镀覆层131c和第二镀覆层132c中的每个的平均厚度变小,第一镀覆层131c和第二镀覆层132c可改善多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本。
由于第一镀覆层131c和第二镀覆层132c中的每个的厚度变小而形成的孔可用作外部水分渗透路径,从而降低多层陶瓷电子组件的防潮可靠性并降低多层陶瓷电子组件的安装可靠性。
因此,当优化第一镀覆层131c和第二镀覆层132c中的每个的厚度时,第一镀覆层131c和第二镀覆层132c不仅可确保多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本,而且也可确保防潮可靠性和安装可靠性。
表1表示根据在包括角部P1、P1-2、P1-3和P1-4的八个角部中的一个角部P1以及第二点P2至第五点P5上孔的覆盖率(数)的安装可靠性和防潮可靠性。
[表1]
参照表1,即使孔形成到在包括角部P1、P1-2、P1-3和P1-4的八个角部中的一个角部P1处的点,但是当不覆盖第二点P2至第五点P5时,可防止安装缺陷和防潮可靠性缺陷。
换句话说,上述虚拟线可以定义为在陶瓷主体的使所述内电极暴露的表面上所述内电极的宽度方向的边界线。可以将内电极的宽度方向上的边界线外侧的区域定义为宽度方向上的外边缘区域,只要外电极中形成的孔不超过所述外边缘区域,即,孔仅仅形成在外电极的位于所述外边缘区域中的部分中,形成为没有超过边界线,则可防止安装缺陷和防潮可靠性缺陷。更具体地说,避免在外电极的与内电极对应的区域中形成孔,使得孔形成在外电极的不与内电极对应的区域中。
也就是说,当第一镀覆层131c和第二镀覆层132c中的每个具有的厚度被控制为使得位于包括角部P1、P1-2、P1-3和P1-4的八个角部中的至少一个角部中的孔具有不覆盖或延伸到第二点P2至第五点P5的尺寸时,可防止安装缺陷和防潮可靠性缺陷。实际上,在孔从角部P1延伸到包括第二点P2至第五点P5中的一个或更多个的情况下,会增加安装缺陷和防潮可靠性缺陷并且会提供具有低可靠性的组件。
例如,第一外电极和第二外电极中的每个在其[宽度-厚度]表面的中心处的厚度可控制为10μm或更小。
因此,在根据本公开中的示例性实施例的多层陶瓷电子组件中,不但可确保多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本,而且可确保防潮可靠性和安装可靠性。
例如,第一镀覆层131c和第二镀覆层132c中的每个在其[宽度-厚度]表面的中心处的厚度可控制为大于等于3μm至小于等于5μm。
因此,在根据示例性实施例的多层陶瓷电子组件中,不但可确保多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本,而且可确保防潮可靠性和安装可靠性。
第一导电树脂层131b和第二导电树脂层132b可分别通过第一镀覆层131c和第二镀覆层132c中的孔暴露。因此,根据示例性实施例的多层陶瓷电子组件抵抗外部物理冲击或多层陶瓷电子组件100的翘曲冲击的耐久性可以基本上不会劣化。
同时,在根据示例性实施例的多层陶瓷电子组件中,通过优化图2至图3中示出的第一基底电极层131a和第二基底电极层132a中的每个的厚度而不是第一镀覆层131c和第二镀覆层132c中的每个的厚度,可确保多层陶瓷电子组件的防潮可靠性和安装可靠性,而且可确保多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本。
原因在于:与第一镀覆层131c和第二镀覆层132c中的每个的厚度偏差相似,第一基底电极层131a和第二基底电极层132a中的每个由于在形成的过程中的流动性和粘度而可能也具有厚度偏差。
也就是说,当第一基底电极层131a和第二基底电极层132a中的每个具有的厚度控制为使得位于包括角部P1、P1-2、P1-3和P1-4的八个角部中的至少一个中的孔具有不覆盖第二点P2至第五点P5的尺寸时,可防止安装缺陷和防潮可靠性缺陷。
同时,在根据示例性实施例的多层陶瓷电子组件中,通过优化第一镀覆层131c和第二镀覆层132c二者的厚度以及第一基底电极层131a和第二基底电极层132a中的每个的厚度,第一外电极和第二外电极中的每个的厚度可进一步减小,并且可确保防潮可靠性和安装可靠性。
也就是说,陶瓷主体110的包括角部P1、P1-2、P1-3和P1-4的八个角部中的一些可通过第一外电极131和第二外电极132的孔暴露。
第一基底电极层131a可具有位于第一基底电极层131a的与所述第一镀覆层131c中的至少一个孔相邻的一个或更多个点处的至少一个孔,第二基底电极层132a可具有位于第二基底电极层132a的与第二镀覆层132c中的至少一个孔相邻的一个或更多个点处的至少一个孔。第一导电树脂层131b可具有位于第一导电树脂层131b的与第一镀覆层131c中的至少一个孔相邻的一个或更多个点处的至少一个孔,第二导电树脂层132b可具有位于第二导电树脂层132b的与第二镀覆层132c中的至少一个孔相邻的一个或更多个点处的至少一个孔。
这里,第一镀锡层131d可覆盖第一镀覆层131c的所述至少一个孔,第二镀锡层132d可覆盖第二镀覆层132c中的所述至少一个孔。第一镀锡层131d和第二镀锡层132d可分别覆盖第一镀覆层131c和第二镀覆层132c的通过其将陶瓷主体110暴露的孔。换句话说,第一镀锡层131d可延伸跨过第一镀覆层131c的至少一个孔,第二镀锡层132d可延伸跨过第二镀覆层132c的至少一个孔。
根据设计,导电树脂层的孔可不与镀覆层的孔重合。第一导电树脂层131b和第二导电树脂层132b可分别覆盖第一基底电极层131a和第二基底电极层132a的通过其将陶瓷主体110暴露的孔。换句话说,第一导电树脂层131b可延伸跨过第一基底电极层131a的至少一个孔,第二导电树脂层132b可延伸跨过第二基底电极层132a的至少一个孔。
另外,在导电树脂层的孔与镀覆层的孔不重合(或部分重合)或没有导电树脂层时,第一镀覆层131c可覆盖或延伸跨过第一基底电极层131a的至少一个孔,第二镀覆层132c可覆盖或延伸跨过第二基底电极层132a的至少一个孔。
图5是示出根据示例性实施例的多层陶瓷电子组件的安装形式的透视图。
参照图5,根据示例性实施例的具有多层陶瓷电子组件100的基板200可包括分别连接到第一外电极131和第二外电极132的第一焊料和第二焊料230,以将多层陶瓷电子组件100电连接到板210。
例如,板210可包括第一电极焊盘221和第二电极焊盘222,并且第一焊料和第二焊料230可分别设置在第一电极焊盘221和第二电极焊盘222上。
当陶瓷主体110的角部是圆的时,第一焊料和第二焊料230可根据陶瓷主体110的圆角填充在剩余空间中。
在回流焊工艺中,第一焊料和第二焊料230可分别更紧密地结合到第一外电极131和第二外电极132,并且根据示例性实施例的多层陶瓷电子组件100不仅可具有相对薄的第一外电极131和第二外电极132,而且还可具有安装可靠性,从而可防止在回流焊工艺中第一焊料和第二焊料230的断开。
图6A示出通过扫描电子显微镜(SEM)捕获的具有设置在角部处并延伸通过外电极的孔的多层陶瓷电子组件的图像。相反,图6B示出通过SEM捕获的不具有延伸通过其角部处的外电极的所有层的孔的多层陶瓷电子组件的图像。
如上所述,在根据示例性实施例的多层陶瓷电子组件中,通过优化镀覆层和/或基底电极层的孔的尺寸,可减小外电极的厚度并且可基本上抑制外电极的防潮可靠性的劣化和安装缺陷率。
尽管上面已经示出和描述了示例性实施例,但是对于本领域技术人员将明显的是,可在不脱离本发明的由所附权利要求限定的范围的情况下进行变型和改变。
Claims (19)
1.一种多层陶瓷电子组件,所述多层陶瓷电子组件包括:
陶瓷主体,包括介电层以及第一内电极和第二内电极,并且所述介电层介于所述第一内电极和所述第二内电极之间,所述第一内电极和所述第二内电极在厚度方向上交替堆叠,并分别暴露于在所述陶瓷主体的在长度方向上彼此相对的第一端表面和第二端表面;以及
第一外电极和第二外电极,设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极,并且设置为覆盖所述陶瓷主体的八个角部的至少一部分,
其中,所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层,
在与所述陶瓷主体的所述八个角部中的至少一个对应的位置,所述第一镀覆层和所述第二镀覆层中具有至少一个孔,并且
所述至少一个孔中的每个孔没有延伸到所述陶瓷主体的相应边缘的在所述相应边缘与相应虚拟线相交处的点,所述虚拟线经由所述第一内电极的暴露在所述第一端表面中的暴露边缘或所述第二内电极的暴露在所述第二端表面中的暴露边缘在宽度方向上的端部引出并且沿厚度方向延伸。
2.根据权利要求1所述的多层陶瓷电子组件,其中,所述第一内电极和所述第二内电极中的每个在沿宽度方向和长度方向延伸的平面中延伸,并且所述第一外电极和所述第二外电极中的每个的在其宽度-厚度表面的中心的厚度为10μm或更小。
3.根据权利要求2所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层与所述第一镀覆层之间的第一导电树脂层,并且所述第二外电极还包括设置在所述第二基底电极层与所述第二镀覆层之间的第二导电树脂层,并且
所述第一导电树脂层通过所述第一镀覆层中的所述至少一个孔暴露,和/或所述第二导电树脂层通过所述第二镀覆层中的所述至少一个孔暴露。
4.根据权利要求3所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一镀覆层的外表面上的第一镀锡层,并且所述第二外电极还包括设置在所述第二镀覆层的外表面上的第二镀锡层,并且
所述第一镀覆层和所述第二镀覆层中的每个包含镍。
5.根据权利要求4所述的多层陶瓷电子组件,其中,所述第一镀锡层覆盖所述第一镀覆层的所述至少一个孔,所述第二镀锡层覆盖所述第二镀覆层中的所述至少一个孔。
6.根据权利要求1-5中任一项所述的多层陶瓷电子组件,其中,所述第一镀覆层和所述第二镀覆层中的每个在其宽度-厚度表面的中心处的厚度为大于等于3μm且小于等于5μm。
7.根据权利要求2所述的多层陶瓷电子组件,其中,所述第一基底电极层具有位于所述第一基底电极层的与所述第一镀覆层中的所述至少一个孔相邻的一个或更多个点处的至少一个孔,和/或所述第二基底电极层具有位于所述第二基底电极层的与所述第二镀覆层中的所述至少一个孔相邻的一个或更多个点处的至少一个孔。
8.根据权利要求7所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层和所述第一镀覆层之间的第一导电树脂层,所述第二外电极还包括设置在所述第二基底电极层和所述第二镀覆层之间的第二导电树脂层,并且
所述第一导电树脂层具有位于所述第一导电树脂层的与所述第一镀覆层中的所述至少一个孔相邻的一个或更多个点处的至少一个孔,和/或所述第二导电树脂层具有位于所述第二导电树脂层的与所述第二镀覆层中的所述至少一个孔相邻的一个或更多个点处的至少一个孔。
9.根据权利要求1所述的多层陶瓷电子组件,其中,设置在所述第一内电极和所述第二内电极之间的所述介电层的平均厚度为0.4μm或更小,并且
所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。
10.根据权利要求9所述的多层陶瓷电子组件,所述多层陶瓷电子组件还包括在板上分别连接到所述第一外电极和所述第二外电极的第一焊料和第二焊料。
11.一种多层陶瓷电子组件,包括:
陶瓷主体,包括介电层以及第一内电极和第二内电极,并且所述介电层介于所述第一内电极和所述第二内电极之间,所述第一内电极和所述第二内电极在厚度方向上交替地堆叠,并分别暴露于在所述陶瓷主体的在长度方向上彼此相对的第一端表面和第二端表面;以及
第一外电极和第二外电极,设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极,并且设置为覆盖所述陶瓷主体的八个角部的至少一部分,
其中,所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层,
在与所述陶瓷主体的所述八个角部中的至少一个对应的位置,所述第一基底电极层和所述第二基底电极层以及所述第一镀覆层和所述第二镀覆层中具有至少一个孔,并且
所述第一基底电极层和所述第二基底电极层以及所述第一镀覆层和所述第二镀覆层中的所述至少一个孔中的每个孔没有延伸到所述陶瓷主体的相应边缘的在所述相应边缘与相应虚拟线相交处的点,所述虚拟线经由暴露在所述第一端表面中的所述第一内电极和暴露在所述第二端表面中的所述第二内电极中的一者的暴露边缘在宽度方向上的端部引出并且沿厚度方向延伸。
12.根据权利要求11所述的多层陶瓷电子组件,其中,所述第一内电极和所述第二内电极中的每个在沿宽度方向和长度方向延伸的平面中延伸,并且所述第一外电极和第二外电极中的每个在其宽度-厚度表面的中心的厚度为10μm或更小。
13.根据权利要求12所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层与所述第一镀覆层之间的第一导电树脂层,并且所述第二外电极还包括设置在所述第二基底电极层与所述第二镀覆层之间的第二导电树脂层,并且所述第一导电树脂层延伸跨过所述第一基底电极层的至少一个孔,所述第二导电树脂层延伸跨过所述第二基底电极层的至少一个孔。
14.根据权利要求12所述的多层陶瓷电子组件,其中,所述第一镀覆层延伸跨过所述第一基底电极层的所述至少一个孔,所述第二镀覆层延伸跨过所述第二基底电极层的所述至少一个孔。
15.根据权利要求12所述的多层陶瓷电子组件,其中,
所述第一外电极和所述第二外电极还分别包括分别设置在所述第一镀覆层的外表面和所述第二镀覆层的外表面上的第一镀锡层和第二镀锡层,所述第一镀锡层延伸跨过所述第一镀覆层的所述至少一个孔,所述第二镀锡层延伸跨过所述第二镀覆层中的所述至少一个孔,并且
所述第一镀覆层和所述第二镀覆层中的每个包含镍。
16.根据权利要求12所述的多层陶瓷电子组件,其中,设置在所述第一内电极和所述第二内电极之间的所述介电层的平均厚度为0.4μm或更小,并且
所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。
17.一种多层陶瓷电子组件,包括:
陶瓷主体,包括交替堆叠的第一内电极和第二内电极,并且介电层介于所述第一内电极和所述第二内电极之间;以及
外电极,设置在所述陶瓷主体的将所述第一内电极通过其暴露的端表面上,并且在所述陶瓷主体的与所述端表面相邻的四个侧表面上延伸,
其中,所述外电极设置在所述陶瓷主体的四个角部上,
所述外电极包括与所述陶瓷主体的所述端表面和所述四个侧表面接触的基底电极层、设置在所述基底电极层上的导电树脂层以及设置在所述导电树脂层上的镀覆层,并且
所述基底电极层和所述导电树脂层中的每者包括延伸穿过它们的至少一个孔,
其中,所述基底电极层和所述导电树脂层中的至少一个孔中的每个孔设置在所述外电极的与所述陶瓷主体的至少一个角部对应的区域,且所述区域不超过所述陶瓷主体的相应边缘的在所述相应边缘与相应虚拟线相交处的任意点,所述虚拟线经由所述第一内电极的暴露在所述端表面中的暴露边缘的端部引出并沿所述第一内电极和所述第二内电极的堆叠方向延伸。
18.根据权利要求17所述的多层陶瓷电子组件,其中,
设置在所述第一内电极和所述第二内电极之间的所述介电层的平均厚度为0.4μm或更小,并且
所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。
19.根据权利要求17所述的多层陶瓷电子组件,其中,所述镀覆层延伸跨过形成在所述导电树脂层中的所述至少一个孔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0105916 | 2018-09-05 | ||
KR1020180105916A KR102029597B1 (ko) | 2018-09-05 | 2018-09-05 | 적층 세라믹 전자부품 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110880415A CN110880415A (zh) | 2020-03-13 |
CN110880415B true CN110880415B (zh) | 2022-12-02 |
Family
ID=68208668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811570152.XA Active CN110880415B (zh) | 2018-09-05 | 2018-12-21 | 多层陶瓷电子组件 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10504653B1 (zh) |
KR (1) | KR102029597B1 (zh) |
CN (1) | CN110880415B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101912291B1 (ko) * | 2017-10-25 | 2018-10-29 | 삼성전기 주식회사 | 인덕터 |
JP2021174970A (ja) * | 2020-04-30 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 |
KR20220096545A (ko) * | 2020-12-31 | 2022-07-07 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300769A (ja) * | 2007-06-04 | 2008-12-11 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
JP2016086063A (ja) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | 積層型コンデンサおよび実装構造 |
JP2017011172A (ja) * | 2015-06-24 | 2017-01-12 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
CN107871606A (zh) * | 2016-09-28 | 2018-04-03 | 株式会社村田制作所 | 电子部件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5339068A (en) * | 1992-12-18 | 1994-08-16 | Mitsubishi Materials Corp. | Conductive chip-type ceramic element and method of manufacture thereof |
JP2004289089A (ja) | 2003-03-25 | 2004-10-14 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP4569784B2 (ja) * | 2007-12-26 | 2010-10-27 | Tdk株式会社 | 電子部品及びその製造方法 |
JP2012019159A (ja) | 2010-07-09 | 2012-01-26 | Tdk Corp | セラミック電子部品 |
KR101862396B1 (ko) * | 2011-09-08 | 2018-05-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
KR101983129B1 (ko) * | 2012-01-18 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
JP5637170B2 (ja) * | 2012-04-19 | 2014-12-10 | 株式会社村田製作所 | 積層型セラミック電子部品およびその実装構造体 |
JP2015111655A (ja) * | 2013-10-29 | 2015-06-18 | 株式会社村田製作所 | セラミック電子部品 |
KR102004776B1 (ko) * | 2013-12-05 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
CN107004506B (zh) * | 2014-12-19 | 2018-12-28 | 京瓷株式会社 | 层叠型电容器以及安装构造体 |
JP6720660B2 (ja) * | 2016-04-12 | 2020-07-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR102048155B1 (ko) * | 2018-09-05 | 2019-11-22 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
-
2018
- 2018-09-05 KR KR1020180105916A patent/KR102029597B1/ko active IP Right Grant
- 2018-10-24 US US16/169,391 patent/US10504653B1/en active Active
- 2018-12-21 CN CN201811570152.XA patent/CN110880415B/zh active Active
-
2019
- 2019-02-13 US US16/274,771 patent/US10580583B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300769A (ja) * | 2007-06-04 | 2008-12-11 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
JP2016086063A (ja) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | 積層型コンデンサおよび実装構造 |
JP2017011172A (ja) * | 2015-06-24 | 2017-01-12 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
CN107871606A (zh) * | 2016-09-28 | 2018-04-03 | 株式会社村田制作所 | 电子部件 |
Also Published As
Publication number | Publication date |
---|---|
US10580583B1 (en) | 2020-03-03 |
US20200075255A1 (en) | 2020-03-05 |
US10504653B1 (en) | 2019-12-10 |
CN110880415A (zh) | 2020-03-13 |
KR102029597B1 (ko) | 2019-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879000B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
CN111029147B (zh) | 多层陶瓷电子组件 | |
CN111029143B (zh) | 多层陶瓷电子组件 | |
CN110880415B (zh) | 多层陶瓷电子组件 | |
US10790093B2 (en) | Multilayer ceramic electronic component array | |
CN110880414B (zh) | 多层陶瓷电子组件 | |
CN110211806B (zh) | 多层陶瓷电子组件 | |
CN112397309B (zh) | 多层电容器和其上安装有该多层电容器的板 | |
CN111199831B (zh) | 多层陶瓷电子组件 | |
CN111180207B (zh) | 多层陶瓷电子组件和多层陶瓷电子组件封装件 | |
KR101891085B1 (ko) | 커패시터 및 그의 제조방법 | |
CN111029148B (zh) | 多层陶瓷电子组件 | |
US20230139075A1 (en) | Multilayer capacitor | |
CN111029140B (zh) | 多层陶瓷电子组件 | |
US20200075250A1 (en) | Multilayer ceramic electronic component | |
KR20180094827A (ko) | 커패시터 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |