CN111785521A - 多层陶瓷电子组件 - Google Patents
多层陶瓷电子组件 Download PDFInfo
- Publication number
- CN111785521A CN111785521A CN202010696378.5A CN202010696378A CN111785521A CN 111785521 A CN111785521 A CN 111785521A CN 202010696378 A CN202010696378 A CN 202010696378A CN 111785521 A CN111785521 A CN 111785521A
- Authority
- CN
- China
- Prior art keywords
- layer
- plating layer
- base electrode
- electronic component
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供了一种多层陶瓷电子组件。所述多层陶瓷电子组件包括:陶瓷主体,包括介电层以及交替地堆叠的第一内电极和第二内电极,并且介电层介于第一内电极和第二内电极之间。第一外电极和第二外电极设置在陶瓷主体的外表面上、分别连接到第一内电极和第二内电极并且设置为覆盖陶瓷主体的八个角部中的至少五个角部。第一外电极包括第一基底电极层和设置为覆盖第一基底电极层的第一镀覆层,第二外电极包括第二基底电极层和设置为覆盖第二基底电极层的第二镀覆层。第一镀覆层和第二镀覆层或者第一基底电极层和第二基底电极层具有大于等于一个至小于等于三个孔,所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。
Description
本申请是申请日为2019年1月3日、申请号为201910005136.4的发明专利申请“多层陶瓷电子组件”的分案申请。
技术领域
本公开涉及一种多层陶瓷电子组件。
背景技术
多层陶瓷电子组件被广泛用作计算机、个人数字助理(PDA)、蜂窝电话等中的信息技术(IT)组件。多层陶瓷电子组件可具有小尺寸,同时实现高电容,可容易安装,并且由于它们的高可靠性特性和高耐久性特性,已被广泛用作上述电子组件。
包括在多层陶瓷电子组件中的外电极是多层陶瓷电子组件的暴露在外部的电极,并且对多层陶瓷电子组件的可靠性和耐久性具有重要影响。
近来,随着多层陶瓷电子组件的小型化和功能性改进,外电极的厚度逐渐减小。然而,随着外电极的厚度减小,外电极的可靠性和耐久性也可能降低。
发明内容
随着外电极的厚度减小,包括在外电极中的镀覆层和/或基底电极层可具有位于与陶瓷主体的八个角部相对应的点处的孔。
本公开的一方面可提供一种多层陶瓷电子组件,在该多层陶瓷电子组件中,通过优化所述孔的数量,外电极的厚度可减小,并且可基本上抑制防潮可靠性的劣化和外电极的安装缺陷率。
根据本公开的一方面,一种多层陶瓷电子组件可包括陶瓷主体,陶瓷主体包括介电层及第一内电极和第二内电极,所述第一内电极和所述第二内电极在厚度方向上交替地堆叠,并分别暴露于在所述陶瓷主体的背对的端表面,并且所述介电层介于所述第一内电极和所述第二内电极之间。第一外电极和第二外电极设置在所述陶瓷主体的外表面上,分别连接到所述第一内电极和所述第二内电极,并设置为覆盖所述陶瓷主体的八个角部中的至少五个角部。所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。所述第一镀覆层和所述第二镀覆层具有大于等于一个至小于等于三个孔,所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。。
根据本公开的另一方面,一种多层陶瓷电子组件可包括陶瓷主体,所述陶瓷主体包括介电层以及第一内电极和第二内电极,所述第一内电极和所述第二内电极在厚度方向上交替地堆叠,并分别暴露于所述陶瓷主体的背对的端表面,并且所述介电层介于所述第一内电极和所述第二内电极之间。第一外电极和第二外电极设置在所述陶瓷主体的外表面上,分别连接到所述第一内电极和所述第二内电极,并设置为覆盖所述陶瓷主体的八个角部中的至少五个角部。所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层。所述第一基底电极层和所述第二基底电极层具有位于与所述陶瓷主体的角部相邻的位置处的大于等于一个至小于等于三个孔。
根据本公开的另一方面,一种多层陶瓷电子组件可包括:陶瓷主体,所述陶瓷主体包括交替地堆叠的第一内电极和第二内电极,并且介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述陶瓷主体的将所述第一内电极和所述第二内电极分别通过其暴露的相应的背对的端表面上,并且在所述陶瓷主体的与所述背对的端表面相邻的四个侧表面上延伸。所述第一外电极和第二外电极设置在所述陶瓷主体的八个角部中的至少五个角部上。所述第一外电极和第二外电极中的每个包括与所述陶瓷主体的相应的端表面和所述四个侧表面接触的基底电极层,以及覆盖所述基底电极层的镀覆层,并且所述第一外电极和所述第二外电极的所述基底电极层和所述镀覆层中的至少一者包括延伸穿过其的孔,所述孔的数量大于等于1且小于等于3。
附图说明
通过下面结合附图的详细描述,本公开的以上和其他方面、特征和优点将被更清楚地理解,在附图中:
图1是示出根据示例性实施例的多层陶瓷电子组件的透视图;
图2是沿图1的线A-A'截取的截面图;
图3是图2的区域S的放大图;
图4是示出根据示例性实施例的多层陶瓷电子组件的角部的透视图;
图5是示出安装在板上的根据示例性实施例的多层陶瓷电子组件的透视图;
图6A示出了具有设置在角部的孔的多层陶瓷电子组件的通过扫描电子显微镜(SEM)捕获的图像;以及
图6B示出不具有设置在角部处的孔的多层陶瓷电子组件的通过SEM捕获的图像。
具体实施方式
在下文中,现将参照附图详细描述示例性实施例。
将定义六面体的方向以便清楚地描述本公开中的示例性实施例。附图中示出的L、W和T分别指长度方向、宽度方向和厚度方向。这里,厚度方向指堆叠介电层的堆叠方向。
在下文中,将描述根据示例性实施例的多层陶瓷电子组件(具体地,多层陶瓷电容器)。然而,根据本公开的多层陶瓷电子组件不限于此。
图1是示出根据示例性实施例的多层陶瓷电子组件的透视图,图2是沿图1的线A-A'截取的截面图,并且图3是图2的区域S的放大图。
参照图1至图3,根据示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132。
陶瓷主体110可形成为具有在长度方向L上彼此背对的端表面、在宽度方向W上彼此背对的侧表面以及在厚度方向T上彼此背对的侧表面的六面体。陶瓷主体110可通过在厚度方向T上堆叠多个介电层111然后烧结多个介电层111来形成。陶瓷主体110的形状和尺寸以及堆叠的介电层111的数量(一个或更多个)不限于本示例性实施例中示出的形状和尺寸以及数量。
设置在陶瓷主体110中的多个介电层111可处于烧结状态,并且相邻的介电层111可彼此一体化使得在没有使用扫描电子显微镜(SEM)的情况下介电层之间的边界不明显。
陶瓷主体110可具有这样的形式:六面体的八个角部是圆的。因此,可提高陶瓷主体110的耐久性和可靠性,并且可改善第一外电极131和第二外电极132在角部处的结构可靠性。
介电层111可具有根据多层陶瓷电子组件100的电容设计任意改变的厚度,并且可包括诸如钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末的具有高介电常数的陶瓷粉末。然而,根据本公开的介电层111的材料不限于此。另外,根据本公开的目的,可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末。
用于形成介电层111的陶瓷粉末的平均颗粒尺寸不受具体限制,并且可进行控制以便实现本公开的目的。例如,用于形成介电层111的陶瓷粉末的平均颗粒尺寸可控制为400nm或更小。因此,根据本公开中的示例性实施例的多层陶瓷电子组件100可用作可小型化并具有高电容的组件,诸如信息技术(IT)组件。
例如,可通过将包括诸如钛酸钡(BaTiO3)粉末等粉末的浆体涂敷到载体膜并随后使浆体干燥来形成介电层111,以制备多个陶瓷片。可通过将陶瓷粉末、粘合剂和溶剂彼此混合来制备浆体,并通过刮刀法将浆体制成具有几微米的厚度的片形而形成陶瓷片,但不限于此。
第一内电极121和第二内电极122可包括具有不同极性的至少一个第一内电极121和至少一个第二内电极122,并且可以以预定的厚度形成,并且沿陶瓷主体110的厚度方向T堆叠的多个介电层111中的每个介于第一内电极121和第二内电极122之间。
第一内电极121和第二内电极122可通过印刷包括导电金属的导电膏形成为在介电层111的堆叠方向上分别暴露于陶瓷主体110的在陶瓷主体110的长度方向L上的一个端表面和另一端表面,并且可通过设置在第一内电极121和第二内电极122之间的介电层111彼此电绝缘。第一内电极121和第二内电极122可在陶瓷主体110中沿介电层111的堆叠方向交替地堆叠,并且介电层111介于它们之间。
也就是说,第一内电极121和第二内电极122可通过交替暴露于陶瓷主体110的在陶瓷主体110的长度方向上的背对的端表面的部分,而分别电连接到形成在陶瓷主体110的在陶瓷主体110的长度方向L上的背对的端表面上的第一外电极131和第二外电极132。
例如,第一内电极121和第二内电极122可包括具有0.1μm至0.2μm的平均颗粒尺寸的金属粉末,并且可利用包括40wt%至50wt%的导电金属粉末的用于内电极的导电膏形成,但不限于此。
可通过印刷法等将用于内电极的导电膏涂敷到陶瓷片以形成内电极图案。印刷导电膏的方法可以是丝网印刷法、凹版印刷法等,但不限于此。可堆叠、压制和烧结二百或三百个其上印刷有内电极图案的陶瓷片来制造陶瓷主体110。
因此,当电压施加到第一外电极131和第二外电极132时,电荷可在彼此面对的第一内电极121和第二内电极122之间累积。在这种情况下,多层陶瓷电容器100的电容可与第一内电极121和第二内电极122彼此重叠的区域的面积成比例。
也就是说,即使在具有相同尺寸的电容器中,当第一内电极121和第二内电极122彼此重叠的区域的面积显著增大时,电容也可显著增大。
第一内电极121和第二内电极122的厚度可根据目的来确定,并且其平均厚度可以是例如0.4μm或更小。设置在相邻的第一内电极121和第二内电极122之间的每个介电层111的平均厚度可以为0.4μm或更小。因此,根据本公开中的示例性实施例的多层陶瓷电子组件100可用作可小型化并具有高电容的组件,诸如信息技术(IT)组件。
由于介电层111的厚度与第一内电极121和第二内电极122之间的间隔相对应,因此介电层111的厚度越小,多层陶瓷电子组件100的电容越大。
同时,包括在形成第一内电极121和第二内电极122的导电膏中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)或铂(Pt)或者它们的合金。然而,根据本公开的导电金属不限于此。
第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上,分别连接到第一内电极121和第二内电极122。第一外电极131可被构造为将第一内电极121和板彼此电连接,第二外电极132可被构造为将第二内电极122和板彼此电连接。
为了结构可靠性、容易将多层陶瓷电子组件安装在板上、抵抗外部冲击的耐久性、耐热性和等效串联电阻(ESR)中的至少一部分的目的,第一外电极131和第二外电极132可分别包括第一镀覆层131c和第二镀覆层132c。
例如,可通过溅射或电沉积形成第一镀覆层131c和第二镀覆层132c,但不限于此。
例如,第一镀覆层131c和第二镀覆层132c可主要包含镍,但不限于此,并且还可通过铜(Cu)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)或者它们的合金来实现。
第一外电极131和第二外电极132还可分别包括设置在第一内电极121与第一镀覆层131c之间的第一基底电极层131a和设置在第二内电极122与第二镀覆层132c之间的第二基底电极层132a,并且第一基底电极层131a和第二基底电极层132a与陶瓷主体110的外表面至少部分地接触。
与第一镀覆层131c和第二镀覆层132c相比,第一基底电极层131a和第二基底电极层132a可相对容易地分别结合到第一内电极121和第二内电极122,并且因此可降低与第一内电极121和第二内电极122的接触电阻。
在第一外电极131中,第一基底电极层131a可被设置为相对于第一镀覆层131c更靠近内部的区域中;在第二外电极132中,第二基底电极层132a可被设置为相对于第二镀覆层132c更靠近内部的区域中。
例如,第一基底电极层131a可被第一镀覆层131c和第一导电树脂层131b覆盖(例如,完全覆盖),并且第二基底电极层132a可被第二镀覆层132c和第二导电树脂层132b覆盖(例如,完全覆盖),以便不暴露在多层陶瓷电子组件100的外部。
例如,第一基底电极层131a和第二基底电极层132a可通过将陶瓷主体110浸在包括金属成分的膏体中的方法或在陶瓷主体110在长度方向L上的至少一个表面上印刷包括导电金属的导电膏的方法形成,还可通过片转印法或焊盘转印法形成。
例如,第一基底电极层131a和第二基底电极层132a可利用铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)或者它们的合金形成。
第一外电极131和第二外电极132还可分别包括设置在第一基底电极层131a和第一镀覆层131c之间的第一导电树脂层131b和设置在第二基底电极层132a和第二镀覆层132c之间的第二导电树脂层132b。
由于与第一镀覆层131c和第二镀覆层132c相比,第一导电树脂层131b和第二导电树脂层132b具有相对高的柔性,因此第一导电树脂层131b和第二导电树脂层132b可防止多层陶瓷电子组件100受多层陶瓷电子组件100的外部的物理冲击或翘曲冲击,并且可在将多层陶瓷电子组件安在装板上时吸收施加到外电极的应力或拉伸应力,以防止在外电极中产生裂纹。
例如,由于具有在玻璃或树脂(诸如环氧树脂)中包含诸如铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)或铅(Pb)的具有高导电性的导电颗粒的结构,第一导电树脂层131b和第二导电树脂层132b可具有高的柔性和高的导电性。
第一外电极131和第二外电极132还可分别包括设置在第一镀覆层131c的外表面上的第一镀锡层131d和设置在第二镀覆层132c的外表面上的第二镀锡层132d。第一镀锡层131d和第二镀锡层132d可进一步改善结构可靠性、将多层陶瓷电子组件安装在板上的容易性、抗外部冲击的耐久性、耐热性和ESR中的至少一部分。
图4是示出根据示例性实施例的多层陶瓷电子组件的角部的透视图。
参照图4,陶瓷主体110可具有包括角部P1、P1-2、P1-3和P1-4的八个角部。作为另一示例,第一外电极131和第二外电极132可设置为覆盖所述陶瓷主体110的八个角部中的至少五个角部。
第一镀覆层131c和第二镀覆层132c可设置为覆盖陶瓷主体110的包括角部P1、P1-2、P1-3和P1-4的八个角部。
第一镀覆层131c和第二镀覆层132c中的每个可具有厚度偏差。
例如,第一镀覆层131c和第二镀覆层132c中的每个可在其宽度-厚度表面的中心具有最大厚度,并且可在其与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处具有最小厚度。
因此,当第一镀覆层131c和第二镀覆层132c中的每个的平均厚度逐渐减小时,在第一镀覆层131c和第二镀覆层132c的与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处可形成或存在孔。例如,可在与包括角部P1、P1-2、P1-3和P1-4的八个角部相邻、对齐或重叠的点处存在孔。例如,在紧靠近包括角部P1、P1-2、P1-3和P1-4的八个角部位置处可能会出现孔,例如孔可形成在与相应角部的距离为多层组件的主体的侧边的长度的小于10%、小于5%或小于2%的范围内。孔可与角部重叠或包括角部,使得角部通过孔暴露。
第一镀覆层131c和第二镀覆层132c中的每个的平均厚度越小,每个孔的可能尺寸越大。
由于第一镀覆层131c和第二镀覆层132c中的每个的平均厚度变小,因此第一镀覆层131c和第二镀覆层132c可在降低多层陶瓷电子组件的成本的情况下改善多层陶瓷电子组件的可靠性和耐翘曲性。
由于第一镀覆层131c和第二镀覆层132c中的每个的厚度变小而形成的孔会成为外部湿气渗透路径,从而降低多层陶瓷电子组件的防潮可靠性并降低多层陶瓷电子组件的安装可靠性。
因此,当优化第一镀覆层131c和第二镀覆层132c中的每个的厚度时,第一镀覆层131c和第二镀覆层132c不仅可在降低多层陶瓷电子组件的成本的情况下确保多层陶瓷电子组件的可靠性和耐翘曲性,而且也可确保防潮可靠性和安装可靠性。
由于第一镀覆层131c和第二镀覆层132c中的每个可在其与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处具有厚度偏差,因此当第一镀覆层131c和第二镀覆层132c中的每个的厚度被控制为,使得在形成第一镀覆层131c和第二镀覆层132c时孔仅形成在第一镀覆层131c和第二镀覆层132c中的每个的与包括角部P1、P1-2、P1-3和P1-4的八个角部的一些相对应(例如,对齐或重叠)的点处时,可优化第一镀覆层131c和第二镀覆层132c中的每个的厚度。
表1表示根据在包括角部P1、P1-2、P1-3和P1-4的八个角部中的一个处形成的孔的频率(数)的安装可靠性和防潮可靠性。
[表1]
孔形成频率 | 安装缺陷频率 | 防潮可靠性缺陷频率 | |
设计编号|测量次数 | 10 | 400 | 400 |
1 | 10 | 87 | 112 |
2 | 9 | 64 | 88 |
3 | 9 | 66 | 93 |
4 | 7 | 33 | 48 |
5 | 6 | 9 | 51 |
6 | 6 | 3 | 5 |
7 | 5 | 1 | 0 |
8 | 3 | 0 | 0 |
9 | 2 | 0 | 0 |
10 | 0 | 0 | 0 |
参照表1,当孔形成频率小于50%时(示例8、9、10),可防止安装缺陷和防潮可靠性缺陷。
也就是说,当第一镀覆层131c和第二镀覆层132c中的每个的厚度被控制为使得第一镀覆层131c和第二镀覆层132c中的每个在与包括角部P1、P1-2、P1-3和P1-4的八个角部相对应的点处具有小于等于三个孔时,可防止安装缺陷和防潮可靠性缺陷。
例如,第一外电极131和第二外电极132中的每个在其[宽度-厚度]表面的中心处的厚度可控制为10μm或更小。
因此,在根据示例性实施例的多层陶瓷电子组件中,不但在降低多层陶瓷电子组件的成本的情况下可确保多层陶瓷电子组件的可靠性和耐翘曲性,,而且还可确保防潮可靠性和安装可靠性。
例如,第一镀覆层131c和第二镀覆层132c中的每个在其[宽度-厚度]表面的中心处的厚度可控制为大于等于3μm且小于等于5μm。
因此,在根据示例性实施例的多层陶瓷电子组件中,不但可确保多层陶瓷电子组件的可靠性和耐翘曲性,降低多层陶瓷电子组件的成本,而且可确保防潮可靠性和安装可靠性。
第一导电树脂层131b和第二导电树脂层132b可分别通过第一镀覆层131c和第二镀覆层132c中的孔暴露并延伸跨过第一镀覆层131c和第二镀覆层132c中的所述孔。因此,根据示例性实施例的多层陶瓷电子组件抵抗外部物理冲击或多层陶瓷电子组件100的翘曲冲击的耐久性可以基本上不会劣化。
同时,在根据示例性实施例的多层陶瓷电子组件中,通过优化图2至图3中示出的第一基底电极层131a和第二基底电极层132a中的每个的厚度而不是第一镀覆层131c和第二镀覆层132c,可确保多层陶瓷电子组件的防潮可靠性和安装可靠性以及多层陶瓷电子组件的可靠性和耐翘曲性,并降低多层陶瓷电子组件的成本。
原因在于:与第一镀覆层131c和第二镀覆层132c中的每个的厚度偏差相似,第一基底电极层131a和第二基底电极层132a中的每个由于在形成的过程中的流动性和粘度而可能也具有厚度偏差。
也就是说,第一基底电极层131a和第二基极电极层132a可具有位于第一基底电极层131a和第二基底电极层132a的最靠近陶瓷主体110的包括角部P1、P1-2、P1-3和P1-4的八个角部的八个点中的大于等于一个至小于等于三个点处的大于等于一个至小于等于三个的孔。例如,可在与包括角部P1、P1-2、P1-3和P1-4的八个角部相邻、对齐或重叠的点处存在孔。例如,在紧靠近包括角部P1、P1-2、P1-3和P1-4的八个角部位置处可能会出现孔,例如孔可形成在与相应角部的距离为多层组件的主体的侧边的长度的小于10%、小于5%或小于2%的范围内。孔可与角部重叠或包括角部,使得角部通过孔暴露。孔可与角部重叠或包括角部,使得角部通过孔暴露。
同时,在根据示例性实施例的多层陶瓷电子组件中,通过优化第一镀覆层131c和第二镀覆层132c二者的厚度以及第一基底电极层131a和第二基底电极层132a中的每个的厚度,第一外电极131和第二外电极132中的每个的厚度可进一步减小,并且可确保防潮可靠性和安装可靠性。
也就是说,陶瓷主体110的包括角部P1、P1-2、P1-3和P1-4的八个角部中的一些可通过第一外电极131和第二外电极132的孔暴露。
这里,第一镀锡层131d和第二镀锡层132d可覆盖通过其将陶瓷主体110暴露的孔。根据设计,第一导电树脂层131b和第二导电树脂层132b可另外覆盖通过其将陶瓷主体110暴露的孔。
图5是示出根据示例性实施例的多层陶瓷电子组件的安装形式的透视图。
参照图5,根据示例性实施例的具有多层陶瓷电子组件100的基板200可包括分别连接到第一外电极131和第二外电极132的第一焊料和第二焊料230,以将多层陶瓷电子组件100电连接到板210。
例如,板210可包括第一电极焊盘221和第二电极焊盘222,并且第一焊料和第二焊料230可分别设置在第一电极焊盘221和第二电极焊盘222上。
当陶瓷主体110的角部是圆的的时,第一焊料和第二焊料230可根据陶瓷主体110的圆的角部填充在剩余空间中。
在回流焊工艺中,第一焊料和第二焊料230可分别更紧密地结合到第一外电极131和第二外电极132,并且根据示例性实施例的多层陶瓷电子组件100不仅可具有相对薄的第一外电极131和第二外电极132,而且还可具有安装可靠性,从而可防止在回流焊工艺中第一焊料和第二焊料230的断开。
图6A示出了具有设置在角部处并延伸通过外电极的孔的多层陶瓷电子组件的通过扫描电子显微镜(SEM)捕获的图像。相反,图6B示出在其角部处不具有延伸通过外电极的所有层的孔的多层陶瓷电子组件的通过SEM捕获的图像。
如上所述,在根据示例性实施例的多层陶瓷电子组件中,通过优化镀覆层和/或基底电极层的孔的数量,可减小外电极的厚度并且可基本上抑制外电极的防潮可靠性的劣化和安装缺陷率。
尽管上面已经示出和描述了示例性实施例,但是对于本领域技术人员将明显的是,可在不脱离本发明的由所附权利要求限定的范围的情况下进行变型和改变。
Claims (19)
1.一种多层陶瓷电子组件,所述多层陶瓷电子组件包括:
陶瓷主体,包括介电层以及第一内电极和第二内电极,所述第一内电极和所述第二内电极在厚度方向上交替地堆叠,并分别暴露于所述陶瓷主体的背对的端表面,并且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极,并且设置为覆盖所述陶瓷主体的八个角部中的至少五个角部,
其中,所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层,并且
所述第一镀覆层和所述第二镀覆层具有大于等于一个至小于等于三个孔,所述孔位于与所述陶瓷主体的八个角部中的大于等于一个至小于等于三个角部相邻的位置处。
2.根据权利要求1所述的多层陶瓷电子组件,其中,所述第一内电极和所述第二内电极中的每个在沿宽度-长度方向延伸的平面中延伸,并且所述第一外电极和所述第二外电极中的每个在其宽度-厚度表面的中心的厚度为10μm或更小。
3.根据权利要求2所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层与所述第一镀覆层之间的第一导电树脂层,并且所述第二外电极还包括设置在所述第二基底电极层与所述第二镀覆层之间的第二导电树脂层,并且
所述第一导电树脂层通过所述第一镀覆层中的孔暴露,和/或所述第二导电树脂层通过所述第二镀覆层中的孔暴露。
4.根据权利要求3所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一镀覆层的外表面上的第一镀锡层,并且所述第二外电极还包括设置在所述第二镀覆层的外表面上的第二镀锡层,并且
所述第一镀覆层和所述第二镀覆层中的每个包含镍。
5.根据权利要求4所述的多层陶瓷电子组件,其中,所述第一镀锡层和所述第二镀锡层分别覆盖所述第一镀覆层中的孔和所述第二镀覆层中的孔。
6.根据权利要求2所述的多层陶瓷电子组件,其中,所述第一基底电极层在与所述第一镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔,和/或所述第二基底电极层在与所述第二镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔。
7.根据权利要求6所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层和所述第一镀覆层之间的第一导电树脂层,所述第二外电极还包括设置在所述第二基底电极层和所述第二镀覆层之间的第二导电树脂层,并且
所述第一导电树脂层在与所述第一镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔,和/或所述第二导电树脂层在与所述第二镀覆层中的孔相邻的位置处具有大于等于一个至小于等于三个孔。
8.根据权利要求1-7中任一项所述的多层陶瓷电子组件,其中,所述第一镀覆层和所述第二镀覆层中的每个在其宽度-厚度表面的中心处的厚度为大于等于3μm至小于等于5μm。
9.根据权利要求8所述的多层陶瓷电子组件,其中,设置在相邻的第一内电极和第二内电极之间的每个介电层的平均厚度为0.4μm或更小,并且
所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。
10.根据权利要求9所述的多层陶瓷电子组件,所述多层陶瓷电子组件还包括在板上分别连接到所述第一外电极和所述第二外电极的第一焊料和第二焊料。
11.一种多层陶瓷电子组件,包括:
陶瓷主体,包括介电层以及第一内电极和第二内电极,所述第一内电极和所述第二内电极在厚度方向上交替地堆叠,并分别暴露于在所述陶瓷主体的背对的端表面,并且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述陶瓷主体的外表面上以分别连接到所述第一内电极和所述第二内电极,并且设置为覆盖所述陶瓷主体的八个角部中的至少五个角部,
其中,所述第一外电极包括与所述陶瓷主体的外表面至少部分地接触的第一基底电极层和设置为覆盖所述第一基底电极层的第一镀覆层,所述第二外电极包括与所述陶瓷主体的外表面至少部分地接触的第二基底电极层和设置为覆盖所述第二基底电极层的第二镀覆层,并且
所述第一基底电极层和所述第二基底电极层具有位于与所述陶瓷主体的角部相邻的位置处的大于等于一个至小于等于三个孔。
12.根据权利要求11所述的多层陶瓷电子组件,其中,所述第一内电极和所述第二内电极中的每个在沿宽度-长度方向延伸的平面中延伸,并且所述第一外电极和第二外电极中的每个在其宽度-厚度表面的中心的厚度为10μm或更小。
13.根据权利要求12所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一基底电极层与所述第一镀覆层之间的第一导电树脂层,并且所述第二外电极还包括设置在所述第二基底电极层与所述第二镀覆层之间的第二导电树脂层,并且
所述第一导电树脂层覆盖所述第一基底电极层的孔,和/或所述第二导电树脂层覆盖所述第二基底电极层的孔。
14.根据权利要求12所述的多层陶瓷电子组件,其中,所述第一镀覆层覆盖所述第一基底电极层的孔,和/或所述第二镀覆层覆盖所述第二基底电极层的孔。
15.根据权利要求12所述的多层陶瓷电子组件,其中,所述第一外电极还包括设置在所述第一镀覆层的外表面上的第一镀锡层,并且所述第二外电极还包括设置在所述第二镀覆层的外表面上的和第二镀锡层,并且
所述第一镀覆层和所述第二镀覆层中的每个包含镍。
16.根据权利要求12所述的多层陶瓷电子组件,其中,设置在相邻的第一内电极和第二内电极之间的每个介电层的平均厚度为0.4μm或更小,并且
所述第一内电极和所述第二内电极中的每个的平均厚度为0.4μm或更小。
17.一种多层陶瓷电子组件,包括:
陶瓷主体,包括交替地堆叠的第一内电极和第二内电极,并且介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述陶瓷主体的将所述第一内电极和所述第二内电极分别通过其暴露的相应的背对的端表面上,并且在所述陶瓷主体的与所述背对的端表面相邻的四个侧表面上延伸,
其中,所述第一外电极和所述第二外电极设置在所述陶瓷主体的八个角部中的至少五个角部上,
所述第一外电极和第二外电极中的每个包括与所述陶瓷主体的相应的端表面和四个侧表面接触的基底电极层以及覆盖所述基底电极层的镀覆层,并且
所述第一外电极和所述第二外电极的所述基底电极层和所述镀覆层中的至少一者包括延伸穿过其的孔,所述孔的数量大于等于1且小于等于3。
18.根据权利要求17所述的多层陶瓷电子组件,其中,所述孔均设置在与所述陶瓷主体的至少一个角部对应的区域中。
19.根据权利要求17所述的多层陶瓷电子组件,其中,所述基底电极层和所述镀覆层中的一个延伸跨过形成在所述基底电极层和所述镀覆层中的另一个中的孔。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180105915A KR102048155B1 (ko) | 2018-09-05 | 2018-09-05 | 적층 세라믹 전자부품 |
KR10-2018-0105915 | 2018-09-05 | ||
CN201910005136.4A CN110211806B (zh) | 2018-09-05 | 2019-01-03 | 多层陶瓷电子组件 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910005136.4A Division CN110211806B (zh) | 2018-09-05 | 2019-01-03 | 多层陶瓷电子组件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111785521A true CN111785521A (zh) | 2020-10-16 |
CN111785521B CN111785521B (zh) | 2023-01-20 |
Family
ID=67477539
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910005136.4A Active CN110211806B (zh) | 2018-09-05 | 2019-01-03 | 多层陶瓷电子组件 |
CN202010696378.5A Active CN111785521B (zh) | 2018-09-05 | 2019-01-03 | 多层陶瓷电子组件 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910005136.4A Active CN110211806B (zh) | 2018-09-05 | 2019-01-03 | 多层陶瓷电子组件 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10373759B1 (zh) |
KR (1) | KR102048155B1 (zh) |
CN (2) | CN110211806B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102029597B1 (ko) * | 2018-09-05 | 2019-10-08 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20190116183A (ko) * | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300769A (ja) * | 2007-06-04 | 2008-12-11 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
CN102394174A (zh) * | 2010-07-09 | 2012-03-28 | Tdk株式会社 | 陶瓷电子部件 |
US20150116901A1 (en) * | 2013-10-29 | 2015-04-30 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
JP2016086063A (ja) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | 積層型コンデンサおよび実装構造 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AUPR315301A0 (en) * | 2001-02-19 | 2001-03-15 | Silverbrook Research Pty. Ltd. | An Apparatus (ART102) |
JP2004289089A (ja) | 2003-03-25 | 2004-10-14 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
ITMI20041210A1 (it) * | 2004-06-16 | 2004-09-16 | Danieli Off Mecc | Apparato di confezionamento barre e relativo metodo |
JP4513129B2 (ja) * | 2005-07-04 | 2010-07-28 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法、及び積層セラミック電子部品 |
FR2891868B1 (fr) * | 2005-10-07 | 2007-12-21 | Renault Sas | Procede d'estimation de la temperature d'echappement d'un moteur, et procede de diagnostic d'un capteur de pression cylindre utilisant une estimation de la temperature d'echappement. |
AT9090U1 (de) * | 2005-10-07 | 2007-04-15 | Magna Steyr Fahrzeugtechnik Ag | Kraftfahrzeug-aussentank |
JP2007234774A (ja) * | 2006-02-28 | 2007-09-13 | Tdk Corp | セラミック電子部品及びその製造方法 |
JP4867759B2 (ja) * | 2007-03-30 | 2012-02-01 | Tdk株式会社 | 電子部品の製造方法 |
US7935245B2 (en) * | 2007-12-21 | 2011-05-03 | Uop Llc | System and method of increasing synthesis gas yield in a fluid catalytic cracking unit |
JP4569784B2 (ja) * | 2007-12-26 | 2010-10-27 | Tdk株式会社 | 電子部品及びその製造方法 |
JP4985485B2 (ja) * | 2008-03-10 | 2012-07-25 | Tdk株式会社 | 表面実装型電子部品及び電子部品の実装構造 |
KR101862396B1 (ko) * | 2011-09-08 | 2018-05-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
JP6000689B2 (ja) * | 2012-06-27 | 2016-10-05 | オリンパス株式会社 | 光源装置 |
JP6798766B2 (ja) | 2013-06-19 | 2020-12-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR101598253B1 (ko) * | 2013-10-02 | 2016-02-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
JP2015084360A (ja) * | 2013-10-25 | 2015-04-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2015026840A (ja) * | 2013-10-25 | 2015-02-05 | 株式会社村田製作所 | セラミック電子部品及びテーピング電子部品連 |
JP2015103554A (ja) * | 2013-11-21 | 2015-06-04 | Tdk株式会社 | チップ型電子部品 |
WO2016098702A1 (ja) * | 2014-12-19 | 2016-06-23 | 京セラ株式会社 | 積層型コンデンサおよび実装構造体 |
JP6632808B2 (ja) | 2015-03-30 | 2020-01-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6370744B2 (ja) | 2015-06-24 | 2018-08-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP6720660B2 (ja) * | 2016-04-12 | 2020-07-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2017191869A (ja) * | 2016-04-14 | 2017-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサの実装構造 |
KR102538895B1 (ko) * | 2016-04-19 | 2023-06-01 | 삼성전기주식회사 | 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 |
KR102066884B1 (ko) | 2016-09-28 | 2020-01-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
-
2018
- 2018-09-05 KR KR1020180105915A patent/KR102048155B1/ko active IP Right Grant
- 2018-11-09 US US16/186,008 patent/US10373759B1/en active Active
-
2019
- 2019-01-03 CN CN201910005136.4A patent/CN110211806B/zh active Active
- 2019-01-03 CN CN202010696378.5A patent/CN111785521B/zh active Active
- 2019-04-02 US US16/372,782 patent/US10580578B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300769A (ja) * | 2007-06-04 | 2008-12-11 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
CN102394174A (zh) * | 2010-07-09 | 2012-03-28 | Tdk株式会社 | 陶瓷电子部件 |
US20150116901A1 (en) * | 2013-10-29 | 2015-04-30 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
JP2016086063A (ja) * | 2014-10-24 | 2016-05-19 | 京セラ株式会社 | 積層型コンデンサおよび実装構造 |
Also Published As
Publication number | Publication date |
---|---|
CN111785521B (zh) | 2023-01-20 |
US10580578B1 (en) | 2020-03-03 |
US10373759B1 (en) | 2019-08-06 |
CN110211806B (zh) | 2020-08-14 |
CN110211806A (zh) | 2019-09-06 |
KR20190121168A (ko) | 2019-10-25 |
KR102048155B1 (ko) | 2019-11-22 |
US20200075248A1 (en) | 2020-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879000B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
CN111029147B (zh) | 多层陶瓷电子组件 | |
CN111029143B (zh) | 多层陶瓷电子组件 | |
US11551875B2 (en) | Multilayer ceramic electronic component | |
CN110880415B (zh) | 多层陶瓷电子组件 | |
US10790093B2 (en) | Multilayer ceramic electronic component array | |
CN110211806B (zh) | 多层陶瓷电子组件 | |
CN111199831B (zh) | 多层陶瓷电子组件 | |
CN111180207B (zh) | 多层陶瓷电子组件和多层陶瓷电子组件封装件 | |
KR101891085B1 (ko) | 커패시터 및 그의 제조방법 | |
CN111029148B (zh) | 多层陶瓷电子组件 | |
US20230139075A1 (en) | Multilayer capacitor | |
CN111029140B (zh) | 多层陶瓷电子组件 | |
US20200075250A1 (en) | Multilayer ceramic electronic component | |
KR20180094827A (ko) | 커패시터 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |