JP2020009967A - サーミスタ及びその製造方法 - Google Patents

Abstract

【課題】 クラックによるサーミスタ素体の角部の割れを防ぎ、抵抗値変化を抑制することができるサーミスタ及びその製造方法を提供すること。【解決手段】 略直方体形状のサーミスタ素体２と、サーミスタ素体の両端面に形成された内側電極３と、サーミスタ素体の外周面と内側電極の一部を除いた内側電極の表面とを被覆する絶縁膜４と、サーミスタ素体の両端面に絶縁膜及び露出した内側電極を覆って形成された外側電極５とを備え、外側電極が、サーミスタ素体の両端部の角部２ａ上の絶縁膜を覆って形成され、サーミスタ素体の両端部の角部２ａ及び内側電極の外周縁の角部３ａが、面取りされてそれぞれの表面が曲面となっていると共に絶縁膜で覆われている。【選択図】図１

Description

本発明は、各種電子機器の温度測定に用いられるチップ型のサーミスタ及びその製造方法に関する。

従来、チップ型のサーミスタとして、例えば特許文献１には、サーミスタ素体と、このサーミスタ素体の両端部に設けられた内包電極と、この内包電極が形成されたサーミスタ素体の全面を被覆する絶縁性無機物層と、この絶縁性無機物層を被覆したサーミスタ素体の両端部に設けられた外包電極と、この外包電極の表面に形成されためっき層とを備えたチップ型サーミスタが記載されている。
このチップ型サーミスタでは、外包電極の形成時に絶縁性無機物層の一部と反応して溶融、消滅することで、外包電極と内包電極とが導通されている。

特開平６−２９５８０３号公報

上記従来の技術には、以下の課題が残されている。
すなわち、従来のチップ型のサーミスタ１０１では、図７に示すように、実装基板Ｓに半田材Ｈにより半田付けした状態で実装基板Ｓに撓み等の曲げ応力が加わった際に、サーミスタ素体１０２の外周面側の半田付け部分から発生したクラックＣがサーミスタ素体１０２の端部の角部１０２ａの内部を通って端面の電極１０５にまで達し、図８に示すように、角部１０２ａが割れるおそれがあった。このような角部１０２ａの割れが発生すると、サーミスタ素体１０２と電極１０５との接触面積が減少するため、抵抗値が変化して品質が劣化してしまう不都合があった。なお、図７及び図８の符号１０３は絶縁膜である。

本発明は、前述の課題に鑑みてなされたもので、クラックによるサーミスタ素体の角部の割れを防ぎ、抵抗値変化を抑制することができるサーミスタ及びその製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明に係るサーミスタは、略直方体形状のサーミスタ素体と、前記サーミスタ素体の両端面に形成された内側電極と、前記サーミスタ素体の外周面と前記内側電極の一部を除いた前記内側電極の表面とを被覆する絶縁膜と、前記サーミスタ素体の両端面に前記絶縁膜及び露出した前記内側電極を覆って形成された外側電極とを備え、前記外側電極が、前記サーミスタ素体の両端部の角部上の前記絶縁膜を覆って形成され、前記サーミスタ素体の両端部の角部及び前記内側電極の外周縁の角部が、面取りされてそれぞれの表面が曲面となっていると共に前記絶縁膜で覆われていることを特徴とする。

このサーミスタでは、サーミスタ素体の両端部の角部及び内側電極の外周縁の角部が、面取りされてそれぞれの表面が曲面となっていると共に絶縁膜で覆われているので、クラックによるサーミスタ素体の角部の割れを防ぎ、抵抗値変化を抑制することができる。すなわち、サーミスタ素体の外周面における実装基板との半田付け部分からクラックが発生しても、サーミスタ素体の両端部の角部及び内側電極の外周縁の角部とが曲面状に面取りされていることで、角部全体が複数の曲面で構成され、角部に対する応力集中を緩和及び分散させることができ、クラックがサーミスタ素体内部に進行することを抑制できる。したがって、発生したクラックは、接合強度が比較的弱いサーミスタ素体と絶縁膜との境界に沿って誘導され、サーミスタ素体の内部を介さずクラックを逃がすことができ、サーミスタ素体自体の損傷及び抵抗値変化を抑えられる。また、内側電極が、サーミスタ素体の端面だけに形成され、外周面までは形成されていないため、クラックがサーミスタ素体の外周面で発生しても、サーミスタ素体と内側電極との接触面積がクラックにより減少することがない。

第２の発明に係るサーミスタの製造方法は、第１の発明のサーミスタの製造方法であって、前記サーミスタ素体の両端面に前記内側電極を形成して内側電極付き素体とする内側電極形成工程と、前記内側電極付き素体において前記サーミスタ素体の両端部の角部及び前記内側電極の外周縁の角部を面取りしてそれぞれの表面を曲面とする面取り工程と、前記面取り工程後に前記サーミスタ素体の外周面と前記内側電極の表面とを前記絶縁膜で被覆する絶縁膜被覆工程と、前記サーミスタ素体の両端面の前記絶縁膜を覆うと共に前記内側電極の一部と導通する前記外側電極を形成する外側電極形成工程とを有していることを特徴とする。

すなわち、このサーミスタの製造方法では、絶縁膜被覆工程前に、内側電極付き素体においてサーミスタ素体の両端部の角部及び内側電極の外周縁の角部を面取りしてそれぞれの表面を曲面とする面取り工程を有しているので、面取りされたサーミスタ素体の両端部の角部及び内側電極の外周縁の角部の上に絶縁膜を被覆することができる。

第３の発明に係るサーミスタの製造方法は、第２の発明において、前記面取り工程を、前記内側電極付き素体をバレル研磨して行うことを特徴とする。
すなわち、このサーミスタの製造方法では、面取り工程を、内側電極付き素体をバレル研磨して行うので、サーミスタ素体の両端部の角部及び内側電極の外周縁の角部との表面を曲面状に同時に面取りすることができる。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係るサーミスタ及びその製造方法によれば、サーミスタ素体の両端部の角部及び内側電極の外周縁の角部が、面取りされてそれぞれの表面が曲面となると共に絶縁膜で覆われるので、クラックによるサーミスタ素体の角部の割れを防ぎ、抵抗値変化を抑制することができる。
したがって、本発明のサーミスタ及びその製造方法は、実装基板への実装状態で高い信頼性を得ることができる。

本発明に係るサーミスタ及びその製造方法の一実施形態において、サーミスタを示す断面図である。 本実施形態の製造方法において、切断工程を示す斜視図である。 本実施形態の製造方法において、内側電極形成工程及び面取り工程を示す断面図である。 本実施形態の製造方法において、絶縁膜被覆工程を示す断面図である。 本実施形態において、実装基板に実装されたサーミスタに対する応力を加えた断面状態を示す説明図である。 本実施形態において、クラックの進行経路を示す要部の拡大断面図である。 本実施形態の従来例において、クラックの進行経路を示す要部の拡大断面図である。 本実施形態の従来例において、クラックによるサーミスタ素体の角部の割れを示す断面図である。

以下、本発明に係るサーミスタ及びその製造方法の一実施形態を、図１から図６を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。

本実施形態のサーミスタ１は、図１に示すように、略直方体形状のサーミスタ素体２、サーミスタ素体２の両端面に形成された内側電極３と、サーミスタ素体２の外周面と内側電極３の一部を除いた内側電極３の表面とを被覆する絶縁膜４と、サーミスタ素体２の両端面に絶縁膜４及び露出した内側電極３を覆って形成された外側電極５とを備えている。

上記外側電極５は、サーミスタ素体２の両端部の角部２ａ上の絶縁膜４ａを覆って形成されている。
上記サーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａが、面取りされてそれぞれの表面が曲面となっていると共に絶縁膜４で覆われている。

上記絶縁膜４は、内側電極３上で外側電極５の形成時に一部が消滅して窓部４ｂが形成されている。すなわち、窓部４ｂを介して内側電極３と外側電極５とが接合され導通されている。
上記サーミスタ素体２は、例えばＮＴＣ型サーミスタ材料であって、Ｍｎ−Ｃｏ−Ｃｕ系材料、Ｍｎ−Ｃｏ−Ｆｅ系材料等のサーミスタ材料で形成されている。

上記内側電極３は、例えばＡｇ，Ａｕ，Ｐｄ，Ｐｔ，Ｃｕ，Ｒｕ等の貴金属、又はこれらを混合物で形成されている。
上記外側電極５は、例えばＡｇ，Ａｕ，Ｐｄ，Ｐｔ，Ｃｕ，Ｒｕ等の貴金属、又はこれらの混合物で形成されている。なお、外側電極５の表面には、さらにめっき層としてＮｉめっき層とＳｎめっき層とを形成することが好ましい。

上記絶縁膜４は、絶縁性無機物で形成され、例えばＳｉＯ_２膜、又は５０重量％以上のＳｉＯ_２と残部がＡｌ_２Ｏ_３，ＭｇＯ，ＺｒＯ_２及びＴｉＯ_２の１種又は２種以上の酸化物により構成された薄膜、あるいはＳｉＯ_２，Ｂ_２Ｏ_３，Ｎａ_２Ｏ，ＰｂＯ，ＺｎＯ及びＢａＯの１種又は２種以上の酸化物を主成分とするガラスにより構成された薄膜である。なお、本実施形態では、ＳｉＯ_２の絶縁膜４が採用されている。

次に、本実施形態のサーミスタ１の製造方法について、図２から図４を参照して説明する。

本実施形態のサーミスタ１の製造方法は、サーミスタ素体２の両端面に内側電極３を形成して内側電極付き素体１２とする内側電極形成工程と、内側電極付き素体１２においてサーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａを面取りしてそれぞれの表面を曲面とする面取り工程と、面取り工程後にサーミスタ素体２の外周面と内側電極の表面とを絶縁膜４で被覆する絶縁膜被覆工程と、サーミスタ素体２の両端面の絶縁膜４を覆うと共に内側電極３の一部と導通する外側電極５を形成する外側電極形成工程とを有している。
上記面取り工程は、内側電極付き素体１２をバレル研磨して行う。

上記製造方法について具体的に詳述すると、まず、所定の金属原子比になるように秤量し混合したＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化物粉末を仮焼し粉砕した後、有機結合材及び溶剤を加え混練してスラリーを調製する。
さらに、このスラリーをドクターブレード法等により成膜乾燥してサーミスタ素体２となるグリーンシートを形成する。

次に、グリーンシートの両面に、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれらを混合した粉末を含有した導電性ペーストをスクリーン印刷した後、乾燥させ内側電極３を形成する。なお、導電性ペーストをスクリーン印刷する際、内側電極３の接着を確実にするため、接着処理としてＲｕＯペーストやシランカップリング剤等を用いることが好ましい。
この状態で、グリーンシートを焼結させると共に内側電極３を焼き付ける。
この後、図２に示すように、焼結させたシートを複数のチップ状（直方体状）の内側電極付き素体１２に切断する（切断工程）。

次に、内側電極付き素体１２をバレル研磨装置に入れて、バレル研磨することで、図３に示すように、サーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａを面取りして、それぞれの表面を曲面とする。
次に、図４に示すように、内側電極付き素体１２の全面に、例えばＳｉＯ_２の絶縁膜４を真空蒸着法、スッパタリング法、イオンプレーティング法のような物理蒸着法（ＰＶＤ法）又は化学蒸着法（ＣＶＤ法）により成膜する。この中でスパッタリング法が量産に適しているため好ましい。例えば、回動可能なステンレススチール製の篭の中に多数の内側電極付き素体１２を収納して、篭を回転させながらスパッタリングを行うことで、内側電極付き素体１２の全面に絶縁膜４を成膜することができる。

なお、絶縁膜４の厚さは、後述する外側電極５の形成時に内側電極３上の絶縁膜４が溶融して外側電極５中に完全に吸収されると共に後述するめっき層の処理におけるサーミスタ素体２の保護機能が確保される厚さに設定される。また、絶縁膜４は、外側電極５を形成する際の焼成温度よりも高い融点又は軟化点を有することが必要である。

次に、絶縁膜４を被覆したサーミスタ素体２の両端部に、ディッピング法等により上述した金属粉末と無機結合材とを含む導電性ペーストを塗布し乾燥させ、さらに焼結させることで、外側電極５を形成する。
この際の導電性ペーストに含まれる金属粉末は、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ，Ｃｕ，Ｒｕ等の貴金属、又はこれらの混合物で形成されている。
導電性ペーストに含まれる無機結合材は、例えばＳｉＯ_２，Ｂ_２Ｏ_３，Ｎａ_２Ｏ，ＰｂＯ，ＺｎＯ及びＢａＯの１種又は２種以上の酸化物を主成分とする、ほうけい酸系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラス、けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げられる。

塗布された導電性ペースト中には無機結合材が均一に分散しており、この無機結合材は導電性ペーストの焼付け時に導電性ペーストに接触する絶縁膜４と反応して、図１に示すように、絶縁膜４の一部を溶融消滅させる性質を有する。すなわち、導電性ペーストは焼付けによって外側電極５を生成し、この外側電極５はその焼付け時に絶縁膜４の一部が消滅することによって、１箇所以上の窓部４ｂが形成されて内側電極３に電気的に接続される。

なお、外側電極５の表面には、めっき層が形成される。このめっき層は、例えばＮｉめっき層とＳｎめっき層との二重構造を有している。
このように形成した外側電極５と内側電極３とで端子電極が構成されることで、本実施形態のサーミスタ１が作製される。

このように本実施形態のサーミスタ１では、サーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａが、面取りされてそれぞれの表面が曲面となっていると共に絶縁膜４で覆われているので、クラックＣによるサーミスタ素体２の角部２ａの割れを防ぎ、抵抗値変化を抑制することができる。

すなわち、図５に示すように、サーミスタ素体２の外周面における実装基板Ｓに撓み等の曲げ応力が加わった場合、実装基板Ｓとの半田材Ｈによる半田付け部分からクラックＣが発生しても、サーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａとが曲面状に面取りされていることで、角部全体が複数の曲面で構成され、角部に対する応力集中を緩和及び分散させることができ、クラックＣがサーミスタ素体２内部に進行することを抑制できる。

したがって、発生したクラックＣは、図６に示すように、接合強度が比較的弱いサーミスタ素体２と絶縁膜４との境界に沿って誘導され、サーミスタ素体２の内部を介さずにクラックＣを逃がすことができ、サーミスタ素体２自体の損傷及び抵抗値変化を抑えられる。また、内側電極３が、サーミスタ素体２の端面だけに形成され、外周面までは形成されていないため、クラックＣがサーミスタ素体２の外周面で発生しても、サーミスタ素体２と内側電極３との接触面積がクラックＣにより減少することがない。

また、本実施形態のサーミスタ１の製造方法では、絶縁膜被覆工程前に、内側電極付き素体１２においてサーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａを面取りしてそれぞれの表面を曲面とする面取り工程を有しているので、面取りされたサーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａの上に絶縁膜４を被覆することができる。
また、面取り工程を、内側電極付き素体１２をバレル研磨して行うので、サーミスタ素体２の両端部の角部２ａ及び内側電極３の外周縁の角部３ａとの表面を曲面状に同時に面取りすることができる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

１，１０１…サーミスタ、２，１０２…サーミスタ素体、２ａ，１０２ａ…サーミスタ素体の両端部の角部、３…内側電極、３ａ…内側電極の外周縁の角部、４，１０３…絶縁膜、５…外側電極、１２…内側電極付き素体

Claims (3)

1. 略直方体形状のサーミスタ素体と、
   前記サーミスタ素体の両端面に形成された内側電極と、
   前記サーミスタ素体の外周面と前記内側電極の一部を除いた前記内側電極の表面とを被覆する絶縁膜と、
   前記サーミスタ素体の両端面に前記絶縁膜及び露出した前記内側電極を覆って形成された外側電極とを備え、
   前記外側電極が、前記サーミスタ素体の両端部の角部上の前記絶縁膜を覆って形成され、
   前記サーミスタ素体の両端部の角部及び前記内側電極の外周縁の角部が、面取りされてそれぞれの表面が曲面となっていると共に前記絶縁膜で覆われていることを特徴とするサーミスタ。
2. 請求項１に記載のサーミスタの製造方法であって、
   前記サーミスタ素体の両端面に前記内側電極を形成して内側電極付き素体とする内側電極形成工程と、
   前記内側電極付き素体において前記サーミスタ素体の両端部の角部及び前記内側電極の外周縁の角部を面取りしてそれぞれの表面を曲面とする面取り工程と、
   前記面取り工程後に前記サーミスタ素体の外周面と前記内側電極の表面とを前記絶縁膜で被覆する絶縁膜被覆工程と、
   前記サーミスタ素体の両端面の前記絶縁膜を覆うと共に前記内側電極の一部と導通する前記外側電極を形成する外側電極形成工程とを有していることを特徴とするサーミスタの製造方法。
3. 請求項２に記載のサーミスタの製造方法において、
   前記面取り工程を、前記内側電極付き素体をバレル研磨して行うことを特徴とするサーミスタの製造方法。

Images