JP3275739B2 - サーミスタ素子及びその製造方法 - Google Patents
サーミスタ素子及びその製造方法Info
- Publication number
- JP3275739B2 JP3275739B2 JP30474396A JP30474396A JP3275739B2 JP 3275739 B2 JP3275739 B2 JP 3275739B2 JP 30474396 A JP30474396 A JP 30474396A JP 30474396 A JP30474396 A JP 30474396A JP 3275739 B2 JP3275739 B2 JP 3275739B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- glass
- electrode
- conductive paste
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はサーミスタ素子とそ
の製造方法に関する。詳しくは、サーミスタチップの両
板面に電極層が形成され、この電極層にリード線が接続
されたサーミスタ素子及びその製造方法に関する。
の製造方法に関する。詳しくは、サーミスタチップの両
板面に電極層が形成され、この電極層にリード線が接続
されたサーミスタ素子及びその製造方法に関する。
【０００２】
【従来の技術】サーミスタ素子の抵抗値の調整方法とし
て、チップサイズによる抵抗値調整方法がある。これ
は、サーミスタチップの厚みまたは切断サイズにより抵
抗値を調整するものである。しかし、チップ角サイズが
小さいと、リード線先端部との位置決めが困難となっ
た。またサーミスタ厚みを厚くすると、アスペクト比
（アスペクト比：Ｌ／Ｔ Ｌ：サーミスタ切断サイズ、
Ｔ：サーミスタ厚み）が小さくなり、サーミスタチップ
の電極形成面出しが難しく、リード線接着時の作業性、
生産性に問題があった。以上のことから、同一素子材料
を用いて高抵抗の素子を製造するには限界があった。
て、チップサイズによる抵抗値調整方法がある。これ
は、サーミスタチップの厚みまたは切断サイズにより抵
抗値を調整するものである。しかし、チップ角サイズが
小さいと、リード線先端部との位置決めが困難となっ
た。またサーミスタ厚みを厚くすると、アスペクト比
（アスペクト比：Ｌ／Ｔ Ｌ：サーミスタ切断サイズ、
Ｔ：サーミスタ厚み）が小さくなり、サーミスタチップ
の電極形成面出しが難しく、リード線接着時の作業性、
生産性に問題があった。以上のことから、同一素子材料
を用いて高抵抗の素子を製造するには限界があった。
【０００３】サーミスタチップの両板面に電極が形成さ
れ、各電極にそれぞれリード線が接続されたラジアルリ
ード型サーミスタ素子は特公昭５２−７５３５号公報等
にみられる通り周知である。同号公報のサーミスタ素子
においては、サーミスタチップ製造用のウェハの板面に
全面的に導電性塗料を焼き付け、次いでこのウェハを径
１ｍｍのペレット状に切断することによってサーミスタ
チップを製造している。この電極層はサーミスタチップ
の板面の全体を覆っている。
れ、各電極にそれぞれリード線が接続されたラジアルリ
ード型サーミスタ素子は特公昭５２−７５３５号公報等
にみられる通り周知である。同号公報のサーミスタ素子
においては、サーミスタチップ製造用のウェハの板面に
全面的に導電性塗料を焼き付け、次いでこのウェハを径
１ｍｍのペレット状に切断することによってサーミスタ
チップを製造している。この電極層はサーミスタチップ
の板面の全体を覆っている。
【０００４】同号公報のサーミスタ素子は、サーミスタ
チップの電極面に形成された部分に導電性ペーストを塗
布したリード線先端部を接着し、ガラス封入と同時に導
電性ペーストをサーミスタ電極面に焼き付け、サーミス
タとリード線の導通をとる方法により製造されている。
チップの電極面に形成された部分に導電性ペーストを塗
布したリード線先端部を接着し、ガラス封入と同時に導
電性ペーストをサーミスタ電極面に焼き付け、サーミス
タとリード線の導通をとる方法により製造されている。
【０００５】
【発明が解決しようとする課題】ところが、この製造方
法に基づいた場合、チップ寸法での抵抗値の調整方法に
は、作業性、生産性において困難がある。また、同一材
料のサーミスタを用いた場合、抵抗値範囲が限定されて
いた。
法に基づいた場合、チップ寸法での抵抗値の調整方法に
は、作業性、生産性において困難がある。また、同一材
料のサーミスタを用いた場合、抵抗値範囲が限定されて
いた。
【０００６】また、この抵抗値調整をサーミスタチップ
に形成された電極面積により行う方法が考えられるが、
リード線端部へ塗付した導電性ペーストが電極領域をは
み出し、ガラス封入時に電極未形成部分と接合し、抵抗
値ばらつきが生じる。
に形成された電極面積により行う方法が考えられるが、
リード線端部へ塗付した導電性ペーストが電極領域をは
み出し、ガラス封入時に電極未形成部分と接合し、抵抗
値ばらつきが生じる。
【０００７】本発明は、このような従来の問題点を解決
し、サーミスタチップのサイズを変えることなく、電極
面積を変更して抵抗値を調整することを目的とする。
し、サーミスタチップのサイズを変えることなく、電極
面積を変更して抵抗値を調整することを目的とする。
【０００８】
【課題を解決するための手段】本発明のサーミスタ素子
は、対向する２面に電極を形成したサーミスタチップに
対し、端部にガラスフリットを含む耐熱導電性ペースト
を塗布したリード線によりサーミスタチップを挟み、接
合部を覆うようにガラス管を挿入し、電極焼き付けと同
時にガラス封止して形成されるラジアルリード型ガラス
コートサーミスタ素子において、サーミスタチップの対
向する２面に電極を形成した後、その面上に厚み０．１
〜２μｍの絶縁性無機物層を形成しておくようにして製
造した素子であって、該サーミスタチップの対向する２
面のうちの少なくとも一方の面に形成された電極は、該
サーミスタチップサイズよりも小さい電極面積の島状又
は帯状電極であり、該絶縁性無機物層は、ガラス封止の
際にリード線端部の導電性ペースト内のガラスフリット
と反応、溶融し導電性ペースト内に吸収され、これによ
りリード線が、電極に対し電気的に接合されていること
を特徴とするものである。
は、対向する２面に電極を形成したサーミスタチップに
対し、端部にガラスフリットを含む耐熱導電性ペースト
を塗布したリード線によりサーミスタチップを挟み、接
合部を覆うようにガラス管を挿入し、電極焼き付けと同
時にガラス封止して形成されるラジアルリード型ガラス
コートサーミスタ素子において、サーミスタチップの対
向する２面に電極を形成した後、その面上に厚み０．１
〜２μｍの絶縁性無機物層を形成しておくようにして製
造した素子であって、該サーミスタチップの対向する２
面のうちの少なくとも一方の面に形成された電極は、該
サーミスタチップサイズよりも小さい電極面積の島状又
は帯状電極であり、該絶縁性無機物層は、ガラス封止の
際にリード線端部の導電性ペースト内のガラスフリット
と反応、溶融し導電性ペースト内に吸収され、これによ
りリード線が、電極に対し電気的に接合されていること
を特徴とするものである。
【０００９】本発明のサーミスタ素子の製造方法は、対
向する２面に電極を形成したサーミスタチップに対し、
端部にガラスフリットを含む耐熱導電性ペーストを塗布
したリード線によりサーミスタチップを挟み、接合部を
覆うようにガラス管を挿入し、電極焼き付けと同時にガ
ラス封止するラジアルリード型ガラスコートサーミスタ
素子の製造方法において、サーミスタチップの対向する
２面に電極を形成した後、その面上に厚み０．１〜２μ
ｍの絶縁性無機物層を形成しておくようにした製造方法
であって、該サーミスタチップの対向する２面のうちの
少なくとも一方の面に形成された電極は、該サーミスタ
チップサイズよりも小さい電極面積の島状又は帯状電極
であり、該絶縁性無機物層は、ガラス封止の際にリード
線端部の導電性ペースト内のガラスフリットと反応、溶
融し導電性ペースト内に吸収され、これによりリード線
が、電極に対し電気的に接合されることを特徴とするも
のである。
向する２面に電極を形成したサーミスタチップに対し、
端部にガラスフリットを含む耐熱導電性ペーストを塗布
したリード線によりサーミスタチップを挟み、接合部を
覆うようにガラス管を挿入し、電極焼き付けと同時にガ
ラス封止するラジアルリード型ガラスコートサーミスタ
素子の製造方法において、サーミスタチップの対向する
２面に電極を形成した後、その面上に厚み０．１〜２μ
ｍの絶縁性無機物層を形成しておくようにした製造方法
であって、該サーミスタチップの対向する２面のうちの
少なくとも一方の面に形成された電極は、該サーミスタ
チップサイズよりも小さい電極面積の島状又は帯状電極
であり、該絶縁性無機物層は、ガラス封止の際にリード
線端部の導電性ペースト内のガラスフリットと反応、溶
融し導電性ペースト内に吸収され、これによりリード線
が、電極に対し電気的に接合されることを特徴とするも
のである。
【００１０】本発明では、サーミスタチップ電極面上に
形成された絶縁性無機物層は、ガラス封入と同時に、耐
熱導電性ペースト中のガラスフリットと反応、軟化、溶
融し、電極中に吸収され、耐熱導電性ペーストとサーミ
スタチップ電極間でわずかな接触があれば導通がとれ
る。このとき、塗布ペーストは、電極未形成部とも接触
するが、その面積は非常に小さく、抵抗値にはほとんど
影響を及ぼさない。
形成された絶縁性無機物層は、ガラス封入と同時に、耐
熱導電性ペースト中のガラスフリットと反応、軟化、溶
融し、電極中に吸収され、耐熱導電性ペーストとサーミ
スタチップ電極間でわずかな接触があれば導通がとれ
る。このとき、塗布ペーストは、電極未形成部とも接触
するが、その面積は非常に小さく、抵抗値にはほとんど
影響を及ぼさない。
【００１１】本発明では、サーミスタチップの電極面に
絶縁性無機物層を形成し、ガラス封止と同時にリード線
との導通をとることで、サーミスタチップサイズを変え
ることなく、電極面積により容易に抵抗値調整ができ、
リード線端部の耐熱導電性ペーストのはみ出しによるガ
ラス封止前後の抵抗値ばらつきを抑えることができる。
即ち、上記のように電極面積を変化（小さく）させ、耐
熱導電性ペーストと接合させても、サーミスタ電極形成
面上に絶縁性無機物層を形成させることにより、電極形
成面外での接触を無視でき、ペーストはみ出しによる抵
抗値ばらつきを抑えることができる。これにより、同一
材料を用いて多様な抵抗品種の素子を製造可能とする。
また、絶縁性無機物層の存在により、チップ加工時の電
極はがれが防止され、抵抗値ばらつきを抑えることがで
きる。
絶縁性無機物層を形成し、ガラス封止と同時にリード線
との導通をとることで、サーミスタチップサイズを変え
ることなく、電極面積により容易に抵抗値調整ができ、
リード線端部の耐熱導電性ペーストのはみ出しによるガ
ラス封止前後の抵抗値ばらつきを抑えることができる。
即ち、上記のように電極面積を変化（小さく）させ、耐
熱導電性ペーストと接合させても、サーミスタ電極形成
面上に絶縁性無機物層を形成させることにより、電極形
成面外での接触を無視でき、ペーストはみ出しによる抵
抗値ばらつきを抑えることができる。これにより、同一
材料を用いて多様な抵抗品種の素子を製造可能とする。
また、絶縁性無機物層の存在により、チップ加工時の電
極はがれが防止され、抵抗値ばらつきを抑えることがで
きる。
【００１２】更に、電極面積を狭くすることで、抵抗値
は高抵抗化し、使用温度範囲を高温側へ広げることがで
きる。
は高抵抗化し、使用温度範囲を高温側へ広げることがで
きる。
【００１３】
【発明の実施の形態】図１（ａ）は実施の形態に係るサ
ーミスタ素子の断面図、図１（ｂ）〜（ｆ）はこのサー
ミスタ素子の製造方法を示す説明図である。
ーミスタ素子の断面図、図１（ｂ）〜（ｆ）はこのサー
ミスタ素子の製造方法を示す説明図である。
【００１４】このサーミスタ素子を製造するには、まず
板面に電極が形成され且つ無機物質層によって板面全体
が覆われたサーミスタチップを製造する。
板面に電極が形成され且つ無機物質層によって板面全体
が覆われたサーミスタチップを製造する。
【００１５】このサーミスタチップは、図１（ｂ），
（ｃ）のようにして製造することができる。
（ｃ）のようにして製造することができる。
【００１６】図１（ｂ）では、サーミスタウェハの板面
に長帯状の電極層１’を複数本平行に、且つ各電極層１
間に一定間隔をあけて形成し、次いで無機物質原料層３
を形成し、しかる後、ダイシングソー等を用いて図１
（ｂ）の縦横の点線のように該ウェハを縦横に切断し、
サーミスタチップ２’を形成する。図１（ｂ）の縦の方
向に切断するときには、電極層１’同士の間のウェハ露
出部分を切断する。
に長帯状の電極層１’を複数本平行に、且つ各電極層１
間に一定間隔をあけて形成し、次いで無機物質原料層３
を形成し、しかる後、ダイシングソー等を用いて図１
（ｂ）の縦横の点線のように該ウェハを縦横に切断し、
サーミスタチップ２’を形成する。図１（ｂ）の縦の方
向に切断するときには、電極層１’同士の間のウェハ露
出部分を切断する。
【００１７】図１（ｃ）では、サーミスタウェハの板面
に島状に電極層１”を碁盤の目状に縦横に一定間隔をあ
けて形成し、次いで図１（ｃ）の縦横の点線のように電
極層１”間のウェハ露出部を切断し、サーミスタチップ
２”を形成する。
に島状に電極層１”を碁盤の目状に縦横に一定間隔をあ
けて形成し、次いで図１（ｃ）の縦横の点線のように電
極層１”間のウェハ露出部を切断し、サーミスタチップ
２”を形成する。
【００１８】図１（ｄ）のサーミスタチップ２’は、図
（ｂ）の方法により製造されたものであり、方形のサー
ミスタチップ板面の平行な２辺同士をつなぐように板面
を帯状の電極層１’が横断している。
（ｂ）の方法により製造されたものであり、方形のサー
ミスタチップ板面の平行な２辺同士をつなぐように板面
を帯状の電極層１’が横断している。
【００１９】図１（ｅ）のサーミスタチップ２”は、図
１（ｃ）の方法によって製造されたものであり、方形の
サーミスタチップ板面の板央部分に（即ち、板面の４辺
から離隔して）電極層１”が形成されている。
１（ｃ）の方法によって製造されたものであり、方形の
サーミスタチップ板面の板央部分に（即ち、板面の４辺
から離隔して）電極層１”が形成されている。
【００２０】本発明では、双方の板面に同一形状の電極
層１’又は１”が形成されても良く、一方の板面に電極
層１’が形成され他方の板面に電極層１”が形成されて
も良い。双方の板面に帯状の電極層１’を形成する場
合、双方の帯の長手方向が直交方向となるように電極層
１’，１”を設けても良く、帯の長手方向を平行にして
も良い。なお、一方の板面に電極層１’または１”を設
け、他方の板面は全面に電極層を形成しても良い。
層１’又は１”が形成されても良く、一方の板面に電極
層１’が形成され他方の板面に電極層１”が形成されて
も良い。双方の板面に帯状の電極層１’を形成する場
合、双方の帯の長手方向が直交方向となるように電極層
１’，１”を設けても良く、帯の長手方向を平行にして
も良い。なお、一方の板面に電極層１’または１”を設
け、他方の板面は全面に電極層を形成しても良い。
【００２１】この電極層１’，１”は、サーミスタ素子
の抵抗値に応じてその面積が定められる。
の抵抗値に応じてその面積が定められる。
【００２２】このサーミスタチップ表面に形成する電極
としては、通常のフリットを含む厚膜電極でもよいが、
望ましくはフリットレス電極がよい。これは、その上面
に形成する絶縁性無機物層とサーミスタ電極中のフリッ
トとの反応溶融を防ぎ、最終的に抵抗値ばらつきを抑制
する効果があることによる。また、薄膜電極及びその形
成技術を用いることにより、より微細な電極形成パター
ンを形成することが可能となるため、印刷法に比べ高抵
抗化が可能であり、抵抗値ばらつきを抑える効果があ
る。
としては、通常のフリットを含む厚膜電極でもよいが、
望ましくはフリットレス電極がよい。これは、その上面
に形成する絶縁性無機物層とサーミスタ電極中のフリッ
トとの反応溶融を防ぎ、最終的に抵抗値ばらつきを抑制
する効果があることによる。また、薄膜電極及びその形
成技術を用いることにより、より微細な電極形成パター
ンを形成することが可能となるため、印刷法に比べ高抵
抗化が可能であり、抵抗値ばらつきを抑える効果があ
る。
【００２３】電極を構成する金属としては、Ａｕ、Ａｇ
−Ｐｄ、Ａｇ、Ｐｔ、Ａｕ−Ｐｔなどの貴金属が好まし
い。
−Ｐｄ、Ａｇ、Ｐｔ、Ａｕ−Ｐｔなどの貴金属が好まし
い。
【００２４】この電極層を形成したウェハ上に、絶縁性
無機物質層を形成するための絶縁性無機物質層３を形成
する。
無機物質層を形成するための絶縁性無機物質層３を形成
する。
【００２５】この無機物質層３は、ＳｉＯ2 よりなる、
又はＳｉＯ2 を主体とするものが好ましい。なお、この
無機物質は、サーミスタチップをガラス封止するときの
温度よりも高い融点又は軟化点を有するものであること
が好ましい。
又はＳｉＯ2 を主体とするものが好ましい。なお、この
無機物質は、サーミスタチップをガラス封止するときの
温度よりも高い融点又は軟化点を有するものであること
が好ましい。
【００２６】ＳｉＯ2 を主体とした無機物質としては、
ＳｉＯ2 以外の成分としてＡｌ2 Ｏ3 、ＭｇＯ、ＺｒＯ
2 、ＴｉＯ2 、Ｂ2 Ｏ3 、Ｎａ2 Ｏ、ＰｂＯ、ＺｎＯ及
びＢａＯの１種又は２種以上の酸化物を含むものが例示
される。なお、無機物質は、ＳｉＯ2 、Ｂ2 Ｏ3 、Ｎａ
2 Ｏ、ＰｂＯ、ＺｎＯ及びＢａＯの１種以上からなるも
のであっても良い。
ＳｉＯ2 以外の成分としてＡｌ2 Ｏ3 、ＭｇＯ、ＺｒＯ
2 、ＴｉＯ2 、Ｂ2 Ｏ3 、Ｎａ2 Ｏ、ＰｂＯ、ＺｎＯ及
びＢａＯの１種又は２種以上の酸化物を含むものが例示
される。なお、無機物質は、ＳｉＯ2 、Ｂ2 Ｏ3 、Ｎａ
2 Ｏ、ＰｂＯ、ＺｎＯ及びＢａＯの１種以上からなるも
のであっても良い。
【００２７】この無機物質層３は、スパッタリングや、
ペーストを印刷する等の方法により形成することができ
る。
ペーストを印刷する等の方法により形成することができ
る。
【００２８】このサーミスタウェハを切断して得られた
電極層１及び無機物質層３を有するサーミスタチップ２
に対し、導電性ペースト５を用いてリード線４を付着さ
せる。
電極層１及び無機物質層３を有するサーミスタチップ２
に対し、導電性ペースト５を用いてリード線４を付着さ
せる。
【００２９】このペースト５としては、Ａｕ、Ａｇ−Ｐ
ｄ、Ａｇ、Ｐｔ、Ａｕ−Ｐｔなどの貴金属の粉末と、ガ
ラスフリット粉末と、有機ビヒクルとからなるものが好
ましい。このガラスフリットは、後の焼成工程において
溶融する融点を有する。
ｄ、Ａｇ、Ｐｔ、Ａｕ−Ｐｔなどの貴金属の粉末と、ガ
ラスフリット粉末と、有機ビヒクルとからなるものが好
ましい。このガラスフリットは、後の焼成工程において
溶融する融点を有する。
【００３０】このようにリード線４が付着したサーミス
タチップ２を封止用の短いガラス管中に入れ、ガラス封
止する。なお、この封止用ガラスは６５０〜８５０℃で
溶融するものが好ましい。
タチップ２を封止用の短いガラス管中に入れ、ガラス封
止する。なお、この封止用ガラスは６５０〜８５０℃で
溶融するものが好ましい。
【００３１】このガラス封止時に、ペースト５中に存在
していたガラスフリットが溶融し、溶融物が無機物質層
３と反応し、生じた導電層６によってリード線４が電極
層１に接合及び導通するようになる。
していたガラスフリットが溶融し、溶融物が無機物質層
３と反応し、生じた導電層６によってリード線４が電極
層１に接合及び導通するようになる。
【００３２】なお、この焼成により、封止用ガラス管が
溶融し、サーミスタチップ２及びリード線４の先端部を
被包する封止ガラス８が形成され、図１（ａ）に示すサ
ーミスタ素子が形成される。
溶融し、サーミスタチップ２及びリード線４の先端部を
被包する封止ガラス８が形成され、図１（ａ）に示すサ
ーミスタ素子が形成される。
【００３３】
実施例１ 所定割合のＭｎＣＯ3 、ＣｏＣＯ3 、Ａｌ2 Ｏ3 及びＦ
ｅ2 Ｏ3 を湿式混合し、脱水及び乾燥後８５０℃で１０
Ｈｒ仮焼した。次いでこの仮焼粉を４８Ｈｒ湿式粉砕し
た後、脱水及び乾燥した。
ｅ2 Ｏ3 を湿式混合し、脱水及び乾燥後８５０℃で１０
Ｈｒ仮焼した。次いでこの仮焼粉を４８Ｈｒ湿式粉砕し
た後、脱水及び乾燥した。
【００３４】この乾燥粉末に対しバインダーを１０ｗｔ
％添加し、混合した後、２００Ｋｇ／ｃｍ2 の成形圧で
プレス成形し、直径４．０ｃｍ、厚さ１．５ｃｍのグリ
ーンブロックを成形した。乾燥後、５００℃に１０ｍｉ
ｎ保持して脱バインダー処理した後、１１５０℃×１０
Ｈｒ焼成し、焼結体とした。
％添加し、混合した後、２００Ｋｇ／ｃｍ2 の成形圧で
プレス成形し、直径４．０ｃｍ、厚さ１．５ｃｍのグリ
ーンブロックを成形した。乾燥後、５００℃に１０ｍｉ
ｎ保持して脱バインダー処理した後、１１５０℃×１０
Ｈｒ焼成し、焼結体とした。
【００３５】この焼結体をスライス加工し、直径３．５
ｃｍ、厚さ０．２５ｍｍのウェハを切り出し、精密平面
ラップにて０．１５ｍｍ厚に仕上げた。
ｃｍ、厚さ０．２５ｍｍのウェハを切り出し、精密平面
ラップにて０．１５ｍｍ厚に仕上げた。
【００３６】このウェハを洗浄後、乾燥した。
【００３７】このウェハの一方の板面に金を含むフリッ
トレスレジネートペーストを図１（ｂ）に示す帯状パタ
ーンにスクリーン印刷し、他方の板面には全面に同じペ
ーストをスクリーン印刷し、次いで８００℃×１０ｍｉ
ｎで焼き付けた。
トレスレジネートペーストを図１（ｂ）に示す帯状パタ
ーンにスクリーン印刷し、他方の板面には全面に同じペ
ーストをスクリーン印刷し、次いで８００℃×１０ｍｉ
ｎで焼き付けた。
【００３８】電極層１’の幅は０．３ｍｍであり、電極
層１’同士の間のウェハ露出面の幅は０．３ｍｍとし
た。なお、スクリーン印刷に当っては、印刷面積１ｃｍ
2 当りの貴金属量が３ｍｇとなるように印刷厚みを選定
した。
層１’同士の間のウェハ露出面の幅は０．３ｍｍとし
た。なお、スクリーン印刷に当っては、印刷面積１ｃｍ
2 当りの貴金属量が３ｍｇとなるように印刷厚みを選定
した。
【００３９】次に、このウェハの板面の全体にスパッタ
法により、φ１２ｃｍ、２ｍｍ厚のガラスターゲットを
用い、サーミスタウエハを回転させながら、ＳｉＯ２ ６
０ｗｔ％、Ａｌ２Ｏ３１０ｗｔ％、ＺｎＯ２０ｗｔ％、
ＭｇＯ１０ｗｔ％なる組成の、厚み０．１〜２μｍの絶
縁性無機物層を形成した。スパッタ雰囲気はＡｒ、ガス
圧は３ｍｍｔｏｒｒ、印加電力は４００Ｗ、処理時間は
１時間である。
法により、φ１２ｃｍ、２ｍｍ厚のガラスターゲットを
用い、サーミスタウエハを回転させながら、ＳｉＯ２ ６
０ｗｔ％、Ａｌ２Ｏ３１０ｗｔ％、ＺｎＯ２０ｗｔ％、
ＭｇＯ１０ｗｔ％なる組成の、厚み０．１〜２μｍの絶
縁性無機物層を形成した。スパッタ雰囲気はＡｒ、ガス
圧は３ｍｍｔｏｒｒ、印加電力は４００Ｗ、処理時間は
１時間である。
【００４０】このウェハを０．１ｍｍ厚のダイシングソ
ーを用い図１（ｂ）の点線に沿って縦横に切断し、０．
５×０．５×０．１５ｍｍのサーミスタチップ２’を形
成した。
ーを用い図１（ｂ）の点線に沿って縦横に切断し、０．
５×０．５×０．１５ｍｍのサーミスタチップ２’を形
成した。
【００４１】軟化点６００℃のガラスフリット２ｗｔ％
と貴金属粉末としてのＡｕ粉末８４ｗｔ％とを有機ビヒ
クル１４ｗｔ％と混合してなる導電性ペースト５をリー
ド線（ジュメット線）の先端に０．２ｍｇ付着させ、こ
のリード線の先端がサーミスタチップ２’の板面の中央
に位置するように該リード線４を無機物質層３に付着さ
せた。
と貴金属粉末としてのＡｕ粉末８４ｗｔ％とを有機ビヒ
クル１４ｗｔ％と混合してなる導電性ペースト５をリー
ド線（ジュメット線）の先端に０．２ｍｇ付着させ、こ
のリード線の先端がサーミスタチップ２’の板面の中央
に位置するように該リード線４を無機物質層３に付着さ
せた。
【００４２】これを、軟化点５７０℃のガラスよりなる
外径１．３５ｍｍ、内径１．０５ｍｍ、長さ３．０ｍｍ
のガラス管に挿入し、７５０℃に３ｍｉｎ保持し、導電
性ペースト５の溶融及び封止ガラスの封止を行い、図１
（ａ）に示す構成のサーミスタ素子を製造した。
外径１．３５ｍｍ、内径１．０５ｍｍ、長さ３．０ｍｍ
のガラス管に挿入し、７５０℃に３ｍｉｎ保持し、導電
性ペースト５の溶融及び封止ガラスの封止を行い、図１
（ａ）に示す構成のサーミスタ素子を製造した。
【００４３】このようにして製造したサーミスタ２０個
の抵抗値を測定し、その結果を表１に示した。なお、σ
は標準偏差を示す。
の抵抗値を測定し、その結果を表１に示した。なお、σ
は標準偏差を示す。
【００４４】実施例２，３ 片面の電極層の幅を０．３ｍｍ（実施例２）又は０．２
ｍｍ（実施例３）としたこと以外は実施例１と同様にし
て図１（ａ）に示す構成のサーミスタ素子を製造した。
ｍｍ（実施例３）としたこと以外は実施例１と同様にし
て図１（ａ）に示す構成のサーミスタ素子を製造した。
【００４５】このようにして製造したサーミスタ２０個
の抵抗値を測定し、その結果を表１に示した。
の抵抗値を測定し、その結果を表１に示した。
【００４６】実施例４ ウェハの一方の板面に形成する電極層を図１（ｃ）の島
状電極層１”とし、図１（ｃ）の点線のようにウェハを
切断したこと以外は実施例１と同様にしてサーミスタ素
子を製造した。なお、島状電極層１”の大きさは０．４
×０．４ｍｍであり、電極層１”同士の間隔（ウェハ露
出面の幅）は０．２ｍｍとした。
状電極層１”とし、図１（ｃ）の点線のようにウェハを
切断したこと以外は実施例１と同様にしてサーミスタ素
子を製造した。なお、島状電極層１”の大きさは０．４
×０．４ｍｍであり、電極層１”同士の間隔（ウェハ露
出面の幅）は０．２ｍｍとした。
【００４７】このようにして得られたサーミスタ素子２
０個の抵抗値を測定し、結果を表１に示した。
０個の抵抗値を測定し、結果を表１に示した。
【００４８】実施例５ 島状電極層１”を０．３×０．３ｍｍとし、電極層１”
同士の間隔を０．３ｍｍとしたこと以外は実施例２と同
様にしてサーミスタ素子を製造した。得られたサーミス
タ素子２０個の抵抗値を測定し、結果を表１に示した。
同士の間隔を０．３ｍｍとしたこと以外は実施例２と同
様にしてサーミスタ素子を製造した。得られたサーミス
タ素子２０個の抵抗値を測定し、結果を表１に示した。
【００４９】実施例６ 島状電極層１”を０．２×０．２ｍｍとし、電極層１”
同士の間隔を０．４ｍｍとしたこと以外は実施例２と同
様にしてサーミスタ素子を製造した。得られたサーミス
タ素子２０個の抵抗値を測定し、結果を表１に示した。
同士の間隔を０．４ｍｍとしたこと以外は実施例２と同
様にしてサーミスタ素子を製造した。得られたサーミス
タ素子２０個の抵抗値を測定し、結果を表１に示した。
【００５０】実施例７ ウエハの両面に０．４×０．４ｍｍの島状電極層を形成
したこと以外は実施例４と同様にしてサーミスタ素子を
製造した。
したこと以外は実施例４と同様にしてサーミスタ素子を
製造した。
【００５１】このようにして製造したサーミスタ素子２
０個の抵抗値を測定し、結果を表１に示した。
０個の抵抗値を測定し、結果を表１に示した。
【００５２】実施例８ ウエハの両面に０．３×０．３ｍｍの島状電極層を形成
したこと以外は実施例５と同様にしてサーミスタ素子を
製造した。
したこと以外は実施例５と同様にしてサーミスタ素子を
製造した。
【００５３】このようにして製造したサーミスタ素子２
０個の抵抗値を測定し、結果を表１に示した。
０個の抵抗値を測定し、結果を表１に示した。
【００５４】実施例９ ウエハの両面に０．２×０．２ｍｍの島状電極層を形成
したこと以外は実施例６と同様にしてサーミスタ素子を
製造した。
したこと以外は実施例６と同様にしてサーミスタ素子を
製造した。
【００５５】このようにして製造したサーミスタ素子２
０個の抵抗値を測定し、結果を表１に示した。
０個の抵抗値を測定し、結果を表１に示した。
【００５６】実施例１０ レジスト法によって０．２×０．２ｍｍの島状電極層
１”を形成したほかは実施例９と同様にしてサーミスタ
素子を製造した。
１”を形成したほかは実施例９と同様にしてサーミスタ
素子を製造した。
【００５７】なお、このレジスト法の手順は次の通りで
ある。
ある。
【００５８】 ウェハの板面の全面にわたって実施例
１と同様にして金のレジネート塗膜を形成する。ウェハ
１ｃｍ2 当りのＡｕ量は実施例１と同一である。 このレジネート塗膜の上にレジストをスピンコート
し、９０°で２５ｍｉｎ間乾燥させる。 ０．２×０．２ｍｍの開口が枡目状に配列されたフ
ォトマスクを重ね、露光する。 露光後、現像液に１分間浸漬し、リンス液で洗浄
し、未感光部分のレジストを、溶解除去する。 その後１５０℃、２０分熱処理（ポストベーグ）す
る。 ウェハをＩ2 ：ＫＩ：Ｈ2 Ｏ＝１：２：５（重量
比）のエッチング溶液に浸漬し、レジストに被覆されて
いないＡｕ電極部分をエッチングする。 剥離液に浸漬し、レジストを除去する。 その後の絶縁性無機物層の形成、ウエハ切断、リード線
付着、溶融、ガラス封止等の工程は前記各実施例と同じ
である。
１と同様にして金のレジネート塗膜を形成する。ウェハ
１ｃｍ2 当りのＡｕ量は実施例１と同一である。 このレジネート塗膜の上にレジストをスピンコート
し、９０°で２５ｍｉｎ間乾燥させる。 ０．２×０．２ｍｍの開口が枡目状に配列されたフ
ォトマスクを重ね、露光する。 露光後、現像液に１分間浸漬し、リンス液で洗浄
し、未感光部分のレジストを、溶解除去する。 その後１５０℃、２０分熱処理（ポストベーグ）す
る。 ウェハをＩ2 ：ＫＩ：Ｈ2 Ｏ＝１：２：５（重量
比）のエッチング溶液に浸漬し、レジストに被覆されて
いないＡｕ電極部分をエッチングする。 剥離液に浸漬し、レジストを除去する。 その後の絶縁性無機物層の形成、ウエハ切断、リード線
付着、溶融、ガラス封止等の工程は前記各実施例と同じ
である。
【００５９】このようにして得られたサーミスタ素子２
０個の抵抗値を測定し、結果を表１に示した。
０個の抵抗値を測定し、結果を表１に示した。
【００６０】比較例１ ウェハの双方の板面に全面的に電極層を形成したこと以
外は実施例１と同様にしてサーミスタ素子を製造した。
得られたサーミスタ素子２０個の抵抗値を測定し、結果
を表１に示した。
外は実施例１と同様にしてサーミスタ素子を製造した。
得られたサーミスタ素子２０個の抵抗値を測定し、結果
を表１に示した。
【００６１】比較例２ 無機物質層３を設けなかったこと以外は実施例７と同様
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
【００６２】比較例３ 無機物質層３を設けなかったこと以外は実施例８と同様
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
【００６３】比較例４ 無機物質層３を設けなかったこと以外は実施例９と同様
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
にしてサーミスタ素子を製造した。得られたサーミスタ
素子２０個の抵抗値を測定し、結果を表１に示した。
【００６４】
【表１】
【００６５】表１より、実施例に係るサーミスタ素子は
いずれも抵抗値のバラツキがきわめて小さいことが明ら
かである。
いずれも抵抗値のバラツキがきわめて小さいことが明ら
かである。
【００６６】
【発明の効果】以上の通り、本発明によるとサーミスタ
チップサイズを変えることなく抵抗値調整でき、しかも
抵抗値のバラツキがきわめて小さいサーミスタ素子が提
供される。
チップサイズを変えることなく抵抗値調整でき、しかも
抵抗値のバラツキがきわめて小さいサーミスタ素子が提
供される。
【００６７】本発明によると、電極面積を小さくするこ
とにより抵抗値を大きくすることができ、サーミスタ素
子の使用温度範囲を高温側へ広げることができる。
とにより抵抗値を大きくすることができ、サーミスタ素
子の使用温度範囲を高温側へ広げることができる。
【００６８】本発明によると、絶縁性無機物質層により
電極剥れを防止することができる。
電極剥れを防止することができる。
【図１】（ａ）図は実施例に係るサーミスタ素子の断面
図、（ｂ）図ないし（ｆ）図の各図は製造方法を示す断
面図である。
図、（ｂ）図ないし（ｆ）図の各図は製造方法を示す断
面図である。
１，１’，１” 電極層 ２，２’，２” サーミスタチップ ３ 無機物質層 ４ リード線 ６ 導電層 ８ 封止ガラス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 弘明 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社電子技術研究所 内 (72)発明者 大井 幸二 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社電子技術研究所 内 (56)参考文献 特開 平５−251210（ＪＰ，Ａ) 特開 昭62−285401（ＪＰ，Ａ) 特開 昭61−105804（ＪＰ，Ａ) 実開 昭58−3003（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (11)
- 【請求項１】 対向する２面に電極を形成したサーミス
タチップに対し、端部にガラスフリットを含む耐熱導電
性ペーストを塗布したリード線によりサーミスタチップ
を挟み、接合部を覆うようにガラス管を挿入し、電極焼
き付けと同時にガラス封止して形成されるラジアルリー
ド型ガラスコートサーミスタ素子において、 サーミスタチップの対向する２面に電極を形成した後、
その面上に厚み０．１〜２μｍの絶縁性無機物層を形成
しておくようにして製造した素子であって、該サーミスタチップの対向する２面のうちの少なくとも
一方の面に形成された電極は、該サーミスタチップサイ
ズよりも小さい電極面積の島状又は帯状電極であり、 該絶縁性無機物層は、ガラス封止の際にリード線端部の
導電性ペースト内のガラスフリットと反応、溶融し導電
性ペースト内に吸収され、これによりリード線が、電極
に対し電気的に接合されていることを特徴とするサーミ
スタ素子。 - 【請求項２】 サーミスタチップに用いられる電極は、
Ａｕ、Ａｇ／Ｐｄ、Ａｇ、Ｐｔ及びＡｕ／Ｐｔの少なく
とも１種以上で形成された電極であることを特徴とする
請求項１のサーミスタ素子。 - 【請求項３】 少なくとも一方の上記電極は、サーミス
タチップの対向する２面の面積より小さいことを特徴と
する請求項１又は２のサーミスタ素子。 - 【請求項４】 上記絶縁性無機物層がＳｉＯ２よりなる
ことを特徴とする請求項１ないし３のいずれか１項のサ
ーミスタ素子。 - 【請求項５】 上記絶縁性無機物層が５０重量％以上の
ＳｉＯ２と、Ａｌ２Ｏ３、ＭｇＯ、ＺｒＯ２及びＴｉＯ
２の１種又は２種以上からなることを特徴とする請求項
１ないし３のいずれか１項のサーミスタ素子。 - 【請求項６】 上記絶縁性無機物層がＳｉＯ２、Ｂ２Ｏ
３、Ｎａ２Ｏ、ＰｂＯ、ＺｎＯ及びＢａＯの１種又は２
種以上からなることを特徴とする請求項１ないし３のい
ずれか１項のサーミスタ素子。 - 【請求項７】 上記絶縁性無機物層の融点又は軟化点が
ガラス封止温度よりも高いことを特徴とする請求項５又
は６のサーミスタ素子。 - 【請求項８】 耐熱導電性ペーストが、貴金属と、ガラ
スフリットとを含んでおり、 該貴金属は、Ａｕ、Ａｇ−Ｐｄ、Ａｇ、Ｐｔ及びＡｕ−
Ｐｔの少なくとも１種であり、 該ガラスフリットは、ＳｉＯ２、Ｂ２Ｏ３、Ｎａ２Ｏ、
ＰｂＯ、ＺｎＯ及びＢａＯの１種又は２種以上を含み、
その融点または軟化点がガラス封止温度以下であること
を特徴とする請求項１ないし７のいずれか１項のサーミ
スタ素子。 - 【請求項９】 対向する２面に電極を形成したサーミス
タチップに対し、端部にガラスフリットを含む耐熱導電
性ペーストを塗布したリード線によりサーミスタチップ
を挟み、接合部を覆うようにガラス管を挿入し、電極焼
き付けと同時にガラス封止するラジアルリード型ガラス
コートサーミスタ素子の製造方法において、 サーミスタチップの対向する２面に電極を形成した後、
その面上に厚み０．１〜２μｍの絶縁性無機物層を形成
しておくようにした製造方法であって、該サーミスタチップの対向する２面のうちの少なくとも
一方の面に形成された電極は、該サーミスタチップサイ
ズよりも小さい電極面積の島状又は帯状電極であり、 該絶縁性無機物層は、ガラス封止の際にリード線端部の
導電性ペースト内のガラスフリットと反応、溶融し導電
性ペースト内に吸収され、これによりリード線が、電極
に対し電気的に接合されることを特徴とするサーミスタ
素子の製造方法。 - 【請求項１０】 サーミスタウェハの片面または両面
に、電極を島状または帯状に形成し、更にこの両面に絶
縁性無機物層を形成した後、少なくとも片面の電極面積
がサーミスタチップサイズよりも小さくなる様にチップ
形状に切断する工程を有することを特徴とする請求項９
のサーミスタ素子の製造方法。 - 【請求項１１】 ガラス封止と同時に耐熱導電性ペース
トを焼き付ける工程において、サーミスタチップ表面の
絶縁性無機物層を、耐熱導電性ペースト中のガラスフリ
ットと反応、溶融させ、耐熱導電性ペースト下部の無機
物層を消滅させ、サーミスタチップ表面の電極とリード
線とを電気的に導通させることを特徴とする請求項９又
は１０のサーミスタ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30474396A JP3275739B2 (ja) | 1996-11-15 | 1996-11-15 | サーミスタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30474396A JP3275739B2 (ja) | 1996-11-15 | 1996-11-15 | サーミスタ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10149903A JPH10149903A (ja) | 1998-06-02 |
| JP3275739B2 true JP3275739B2 (ja) | 2002-04-22 |
Family
ID=17936689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30474396A Expired - Lifetime JP3275739B2 (ja) | 1996-11-15 | 1996-11-15 | サーミスタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275739B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369895B1 (ko) * | 2000-08-02 | 2003-01-30 | 한국쌍신전기주식회사 | 중고온용 써미스터 및 그 제조방법 |
| CN101583858B (zh) | 2007-06-19 | 2011-11-09 | 株式会社村田制作所 | 带引线的温度传感器 |
| US8228160B2 (en) | 2008-11-14 | 2012-07-24 | Epcos Ag | Sensor element and process for assembling a sensor element |
| DE102008060862B4 (de) * | 2008-12-09 | 2010-10-28 | Werthschützky, Roland, Prof. Dr.-Ing.habil. | Verfahren zur miniaturisierbaren Kontaktierung isolierter Drähte |
-
1996
- 1996-11-15 JP JP30474396A patent/JP3275739B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10149903A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
| JP2726130B2 (ja) | 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法 | |
| KR100350184B1 (ko) | 모놀리식 배리스터의 제조 방법 | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| KR940016309A (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
| JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
| JP3275739B2 (ja) | サーミスタ素子及びその製造方法 | |
| US4113896A (en) | Method of manufacturing an electrically conductive contact layer | |
| JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP3275427B2 (ja) | プラズマディスプレイパネルの製造方法 | |
| JP3405131B2 (ja) | 電子部品 | |
| JPH10303004A (ja) | サーミスタ素子及びその製造方法 | |
| JP2968316B2 (ja) | 積層型セラミックコンデンサ | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JPH09260107A (ja) | サーミスタ素子及びその製造方法 | |
| JP2000068109A (ja) | チップ型サーミスタとその製造方法 | |
| JPH02114601A (ja) | 電子部品の製造方法 | |
| JP2001167907A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2003217905A (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2020009967A (ja) | サーミスタ及びその製造方法 | |
| JPH0227521Y2 (ja) | ||
| JPS6333282B2 (ja) | ||
| JP2638903B2 (ja) | ガラス封入型サーミスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |