KR940016309A - 도전성 칩형 세라믹소자 및 그 제조방법 - Google Patents
도전성 칩형 세라믹소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR940016309A KR940016309A KR1019930010430A KR930010430A KR940016309A KR 940016309 A KR940016309 A KR 940016309A KR 1019930010430 A KR1019930010430 A KR 1019930010430A KR 930010430 A KR930010430 A KR 930010430A KR 940016309 A KR940016309 A KR 940016309A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode layer
- inorganic
- ceramic body
- conductive
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000011230 binding agent Substances 0.000 claims abstract 16
- 238000010304 firing Methods 0.000 claims abstract 12
- 239000000843 powder Substances 0.000 claims abstract 7
- 238000007747 plating Methods 0.000 claims abstract 6
- 239000002184 metal Substances 0.000 claims abstract 5
- 238000002844 melting Methods 0.000 claims abstract 3
- 230000008018 melting Effects 0.000 claims abstract 3
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims 5
- 239000011521 glass Substances 0.000 claims 5
- 239000002002 slurry Substances 0.000 claims 4
- 239000010419 fine particle Substances 0.000 claims 3
- 229910010272 inorganic material Inorganic materials 0.000 claims 3
- 239000011147 inorganic material Substances 0.000 claims 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 2
- 238000001035 drying Methods 0.000 claims 2
- 229910052500 inorganic mineral Inorganic materials 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 239000011707 mineral Substances 0.000 claims 2
- 238000002156 mixing Methods 0.000 claims 2
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- 238000004080 punching Methods 0.000 claims 2
- 240000004808 Saccharomyces cerevisiae Species 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000004927 fusion Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract 2
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
세라믹 그린시이트로부터 편칭한 칩체를 소성하여 도전성 세라믹 소체로 한 후에 필요에 따라서는 내포전극(111)을 양 끝부분에 설치하고, 세라믹소체(10,40)의 전면에 두께 0.1 내지 10㎛의 절연성 무기물층(14,44)을 피복한다. 그 세라믹소체(10,40)의 양 끝에 금속분말과 무기결합재(32)를 포함하는 도전성 페이스트(30)를 도포하고, 무기물층(14,44)의 융접 또는 연화점보다 낮은 온도로 소성한다. 도포한 페이스트의 무기결합재(32)에 무기물층(14,44)의 반응하여 소성처리 전극층(16,46)이 형성된다. 그후에 소성처리 전극층(16,46)의 표면에 도금층(18,19,48,49)을 형성하여 소성처리 전극층(16,46)과 도금층(18,19,48,49)으로 이루어지는 단자전극(12,42)이 형성된다. 그때 전극층의 접촉부분 이외의 세라믹소체(10,40)의 표면이 무기물층(14,44)으로 피복된다.
이러한 것들에 의하여 땜납의 내열성과 땜납의 부착성에 우수하고, 전극의 도금처리에 의한 저항값의 변화가 없어서 신뢰성이 높은 도전성 칩형 세라믹소자를 용이하며 또 값이 싸게 제조한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 제1의 도전성 칩형상 세라믹소체로부터 칩(chip)형 세라믹(seramics)소자를 제작할 때까지의 공정에 있어서의 소체의 사시도, 제 4 도는 그 세라믹소체 표면에 절연성 무기물층을 피복하기 위한 스퍼터링(sputtering) 장치의 개략사시도. 제 8 도는 본 발명의 제2의 칩형 세라믹소자의 요부파단사시도, 제 9 도는 그 중앙단면도.
Claims (15)
- 도전성 칩형상 세라믹소체(10)와 이 세라믹소체(10)의 양 끝부분 표면에 설치된 2개의 단자전극(12)과 상기한 2개의 단자전극이 각각 전기적으로 접촉되는 부분을 제외하고 상기한 세라믹소체(10)의 표면을 피복하는 절연성 무기물층(14)을 구비하고, 상기한 단자전극(12)은 상기한 세라믹소체(10)의 표면에 형성된 소성처리 전극층(16)과 그 소성처리 전극층(16)의 표면에 형성된 도금층(18,19)을 보유하며, 상기한 무기물층(14)은 소성처리 전극층을 형성할 때의 소성온도보다 높은 융접을 보유하는 도전성 칩형 세라믹소자에 있어서, 상기한 소상처리 전극층(16)은 금속분말과 무기결합제를 포함하는 도전성 페이스트를 소성처리하여 형성되며, 상기한 페이스트로 덮여있는 부분의 상기한 무기물층이 상기한 소성처리 전극층(16)의 형성시에 상기한 무기결합재에 반응하여 일체화되는 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 1 항에 있어서, 상기한 무기물층(14)의 두께가 0.1내지 6㎛인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 1 항에 있어서, 절연성 무기물층(14)이 SiO2또는 50중량% 이상의 SiO2와 나머지가 Al2O3, MgO, ZrO2및 TiO2의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 광물에 의해 형성되고, 전극층의 무기결합재(32)가 SiO2, B2O3, Na|2O, PbO, ZnO, TiO2, K2O 및 BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 유리미립자인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 2 항에 있어서, 절연성 무기물층(14)이 SiO2, B2O3, Na2O, PbO, ZnO, 및 BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하여 유리에 의하여 형성되고, 전극층의 무기결합재(32)가 SiO2, B2O3, Na2O, PbO, ZnO, TiO2, K2O 및 BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 유리인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 4 항에 있어서, 절연성 무기물층(14)이 결정화 유리로 이루어지는 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 도전성 칩형 세라믹소체(10)과 그 세라믹소체(10)의 양 끝부분에 설치된 내포전극층(111)과 그 내포전극층(111)이 형성된 세라믹소체(10)이 전면을 피복하는 절연성 무기물층(14)과 그 무기물층을 피복한 세라믹소체(10)의 양 끝부분 표면에 설치된 외포전극층(116)과 그 외포전극층(116)의 표면에 형성된 도금층(18,19)을 구비한 도전성 칩형 세라믹소자에 있어서, 상기한 외포전극층(116)은 금속분말과 무기결합재를 포함하는 도전성 페이스트를 소성처리하여 형성되고, 상기한 외포전극층(116)을 형성할 때의 소성온도보다 높은 융점 또는 연화점을 보유하며 또 상기한 페이스트로 덮여있는 부분의 상기한 무기물층(14)의 일부 또는 전부가 상기한 외포전극층(116) 형성시에 상기한 무기결합재에 반응하여 일체화되는 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 6 항에 있어서, 상기한 무기물층(14)은 두께가 0.1내지 10㎛인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 6 항에 있어서, 절연성 무기물층(14)이 SiO2또는 50중량% 이상의 SiO2와 나머지가 Al2O3, MgO, ZrO2및 TiO2의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 광물에 의해 형성되고, 전극층의 무기결합재(32)가 SiO2, B2O3, Na|2O, PbO, ZnO, TiO2, K2O, BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 유리미립자인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 6 항에 있어서, 절연성 무기물층(14)이 SiO2, B2O3, Na2O, PbO, ZnO 또는 BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 유리에 의해 형성되고, 전극층의 무기결합재(32)가 SiO2, B2O2, Na2O, PbO, ZnO, TiO|2, K2O BaO의 1종류 또는 2종류 이상의 산화물을 주성분으로 하는 유리미립자인 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 6 항에 있어서, 상기한 도전성 칩형상 세라믹소체(10)의 양 끝면에만 설치된 내포전극층(111)과, 상기한 내포전극층(111)을 포함하는 도전성 칩형상 세라믹소체(10)의 전면을 피복하는 두께 2내지 10㎛의 절연성 무기물층(14)과, 상기한 내포전극(111)을 둘러 싸 넣어 형성된 외포전극층(116)을 구비한 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 제 6 항에 있어서, 상기한 도전성 칩형상 세라믹소체(10)의 양 끝부분을 둘러 싸 넣어 설치된 내포전극층(111)과, 상기한 내포전극층(111)을 포함하는 도전성 칩형상 세라믹소체(10)의 전면을 피복하는 두께가 0.1내지10㎛의 절연성 무기물층(14)과 상기한 내포전극층(111)보다 적은 싸넣기 면적으로 상기한 세라믹소체(10)의 양 끝부분을 둘러 싸 넣어 형성된 외포전극층(16)을 구비한 것을 특징으로 하는 도전성 칩형 세라믹소자.
- 금속산화물분말과 결합재를 혼합하여 슬러리를 조제하는 공정과, 상기한 슬러리를 성막 건조하여 그린시이트를 형성하는 공정과, 상기한 그린시이트로부터 칩체(2)를 펀칭하는 공정과, 상기한 칩체(2)를 소성하여 도전성 칩형상 세라믹소체(10)로 하는 공정과, 상기한 세라믹소체(10)의 전면에 두께 0.1내지 6㎛의 절연성 무기물층(14)을 피복하는 공정과, 상기한 무기물층(14)을 피복한 세라믹소체(10)의 양 끝부분 표면에 금속분말과 무기결합재(32)를 포함하는 도전성 페이스트(30)를 도포하는 공정과, 상기한 페이스트(30)를 도포한 세라믹소체(10)를 상기한 무기물층(14)의 용접 또는 연화점보다 낮은 온도로 소성하여서 상기한 도포한 피이스트의 무기결합재(32)에 그 페이스트로 덮여있는 부분의 상기한 무기물층(14)을 반응시켜 일체화시킴으로써 소성처리 전극층(16)을 형성하는 공정과, 상기한 소성처리 전극층(16)의 표면에 도금층(18,19)을 형성하여 상기한 소성처리 전극층과 도금층으로 이루어지는 단자전극(12)을 형성하는 공정 등의 각 공정을 포함하는 것을 특징으로 하는 도전성 칩형 세라믹소자의 제조방법.
- 제12항에 있어서, 세라믹소체(10)에의 절연성 무기물층(14)의 피복이 물리증착법에 의하여 실시되는 것을 특징으로 하는 도전성 칩형 세라믹소자의 제조방법.
- 금속산화물분말과 결합재를 혼합하여 슬러리를 조제하는 공정과, 상기한 슬러리를 성막 건조시켜 그린시이트를 성형하는 공정과, 상기한 그린시이트로부터 칩체(2)를 펀칭하는 공정과, 상기한 칩체(2)를 소성처리하여 도전성 칩형상 세라믹소체(10)로 하는 공정과, 상기한 세라믹소체(10)의 양 끝면 또는 양 끝부분에 내포전극층(111)을 형성하는 공정과, 상기한 내포전극층(111)이 형성된 상기한 세라믹소체(10)의 전면에 두께 0.1내지 10㎛의 절연성 무기물층(14)을 피복하는 공정과, 상기한 무기물층(14)을 피복한 세라믹소체(10)의 양 끝부분 표면에 금속분말과 무기결합재(32)를 포함하는 도전성 페이스트(30)를 도포하는 공정과, 상기한 페이스트(30)를 도포한 세라믹소체(10)를 상기한 무기물층(14)의 융점 또는 연화점보다 낮은 온도로 소성하고 상기한 도포한 페이스트의 무기결합재(32)에 온 페이스트로 덮여있는 부분의 상기한 무기물층의 일부를 반응시켜 일체화시킴으로써 외포전극층(116)을 형성하는 공정과, 상기한 외포전극층(116)의 표면에 도금층(18,19)을 형성하는 공정 등의 각 공정을 포함하는 것을 특징으로 하는 도전성 칩형 세라믹소자의 제조방법.
- 제14항에 있어서, 세라믹소체(10)에의 절연성 무기물층(14)의 피복이 물리증착법에 의하여 실시되는 것을 특징으로 하는 도전성 칩형 세라믹소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-356128 | 1992-12-18 | ||
JP04356128A JP3036567B2 (ja) | 1991-12-20 | 1992-12-18 | 導電性チップ型セラミック素子及びその製造方法 |
JP93-80471 | 1993-04-07 | ||
JP5080471A JPH06295803A (ja) | 1993-04-07 | 1993-04-07 | チップ型サーミスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940016309A true KR940016309A (ko) | 1994-07-23 |
KR100204255B1 KR100204255B1 (ko) | 1999-06-15 |
Family
ID=13719184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930010430A KR100204255B1 (ko) | 1992-12-18 | 1993-06-09 | 도전성 칩형 세라믹소자 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH06295803A (ko) |
KR (1) | KR100204255B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020026672A (ko) * | 2000-10-02 | 2002-04-12 | 전형구 | 탄탈 칩 콘덴서의 제조 방법 |
KR100361380B1 (ko) * | 2000-09-29 | 2002-11-22 | 파츠닉(주) | 탄탈 칩 콘덴서의 제작 방법 |
KR20030046668A (ko) * | 2001-12-06 | 2003-06-18 | 주식회사 해광 | 도전성 및 저온 소성의 세라믹스재료 |
KR20190126610A (ko) | 2018-05-02 | 2019-11-12 | 삼성전기주식회사 | 적층형 커패시터 |
CN111524704A (zh) * | 2018-09-06 | 2020-08-11 | 三星电机株式会社 | 陶瓷电子组件 |
US11476037B2 (en) | 2016-09-08 | 2022-10-18 | Moda-Innochips Co., Ltd. | Power inductor |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205005A (ja) * | 1996-01-24 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
DE10159451A1 (de) * | 2001-12-04 | 2003-06-26 | Epcos Ag | Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten |
JP2004172367A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品およびその製造方法 |
KR101703195B1 (ko) * | 2014-11-27 | 2017-02-17 | 홍익대학교 산학협력단 | 나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법 |
JP7055588B2 (ja) * | 2016-04-27 | 2022-04-18 | Tdk株式会社 | 電子部品 |
TWI628678B (zh) | 2016-04-21 | 2018-07-01 | Tdk 股份有限公司 | 電子零件 |
KR101825696B1 (ko) * | 2016-07-01 | 2018-02-05 | 주식회사 모다이노칩 | 칩 부품 및 그 제조 방법 |
KR101939083B1 (ko) * | 2017-03-29 | 2019-01-16 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조방법 |
JP7358692B2 (ja) | 2018-06-15 | 2023-10-11 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | キャパシタ部品及びキャパシタ部品の製造方法 |
JP2020136384A (ja) * | 2019-02-15 | 2020-08-31 | 三菱マテリアル株式会社 | サーミスタの製造方法、及び、サーミスタ |
JP7268393B2 (ja) | 2019-02-22 | 2023-05-08 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
KR102276514B1 (ko) | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | 적층형 전자 부품 |
KR102293305B1 (ko) * | 2019-09-18 | 2021-08-25 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2024014404A (ja) * | 2022-07-22 | 2024-02-01 | 太陽誘電株式会社 | 全固体電池およびその製造方法 |
-
1993
- 1993-04-07 JP JP5080471A patent/JPH06295803A/ja not_active Withdrawn
- 1993-06-09 KR KR1019930010430A patent/KR100204255B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361380B1 (ko) * | 2000-09-29 | 2002-11-22 | 파츠닉(주) | 탄탈 칩 콘덴서의 제작 방법 |
KR20020026672A (ko) * | 2000-10-02 | 2002-04-12 | 전형구 | 탄탈 칩 콘덴서의 제조 방법 |
KR20030046668A (ko) * | 2001-12-06 | 2003-06-18 | 주식회사 해광 | 도전성 및 저온 소성의 세라믹스재료 |
US11476037B2 (en) | 2016-09-08 | 2022-10-18 | Moda-Innochips Co., Ltd. | Power inductor |
KR20190126610A (ko) | 2018-05-02 | 2019-11-12 | 삼성전기주식회사 | 적층형 커패시터 |
US10861651B2 (en) | 2018-05-02 | 2020-12-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
CN111524704A (zh) * | 2018-09-06 | 2020-08-11 | 三星电机株式会社 | 陶瓷电子组件 |
CN111524704B (zh) * | 2018-09-06 | 2023-02-17 | 三星电机株式会社 | 陶瓷电子组件 |
Also Published As
Publication number | Publication date |
---|---|
JPH06295803A (ja) | 1994-10-21 |
KR100204255B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940016309A (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
EP0429633A1 (en) | THERMISTOR AND THEIR PRODUCTION. | |
US4660017A (en) | Chip-type varistor | |
KR100296848B1 (ko) | 칩형써미스터및이의조정방법 | |
US4903166A (en) | Electrostrictive actuators | |
JP2839326B2 (ja) | 磁器電子部品 | |
JP3622853B2 (ja) | サーミスタ | |
JP3622851B2 (ja) | チップ型サーミスタの製造方法 | |
JP3275739B2 (ja) | サーミスタ素子及びその製造方法 | |
JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
JPH06260302A (ja) | チップ型ptcサーミスタ | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JP2001135501A (ja) | チップ型サーミスタ | |
JP2968316B2 (ja) | 積層型セラミックコンデンサ | |
JPH0316220Y2 (ko) | ||
KR100475213B1 (ko) | 고신뢰성 유리 도포형 칩 ntc 서미스터 및 그 제조 방법 | |
JPS62264613A (ja) | 積層セラミツクコンデンサ | |
JPH10303004A (ja) | サーミスタ素子及びその製造方法 | |
JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
JPH0494517A (ja) | 積層インダクタの製造方法 | |
JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JPH043444Y2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 15 |
|
EXPY | Expiration of term |