JP2020136384A - サーミスタの製造方法、及び、サーミスタ - Google Patents

サーミスタの製造方法、及び、サーミスタ Download PDF

Info

Publication number
JP2020136384A
JP2020136384A JP2019025313A JP2019025313A JP2020136384A JP 2020136384 A JP2020136384 A JP 2020136384A JP 2019025313 A JP2019025313 A JP 2019025313A JP 2019025313 A JP2019025313 A JP 2019025313A JP 2020136384 A JP2020136384 A JP 2020136384A
Authority
JP
Japan
Prior art keywords
electrode layer
thermistor
layer
base electrode
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019025313A
Other languages
English (en)
Inventor
岳洋 米澤
Takehiro Yonezawa
岳洋 米澤
怜子 日向野
Reiko Hyugano
怜子 日向野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2019025313A priority Critical patent/JP2020136384A/ja
Priority to CN202080014059.XA priority patent/CN113424277A/zh
Priority to US17/429,080 priority patent/US20220139599A1/en
Priority to PCT/JP2020/004213 priority patent/WO2020166439A1/ja
Priority to TW109104005A priority patent/TW202046345A/zh
Publication of JP2020136384A publication Critical patent/JP2020136384A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/006—Patterns of chemical products used for a specific purpose, e.g. pesticides, perfumes, adhesive patterns; use of microencapsulated material; Printing on smoking articles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C25D17/18—Apparatus for electrolytic coating of small objects in bulk having closed containers
    • C25D17/20—Horizontal barrels
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/12—Stencil printing; Silk-screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/34—Printing on other surfaces than ordinary paper on glass or ceramic surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pest Control & Pesticides (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造するサーミスタの製造方法を提供する。【解決手段】サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程Ｓ０３と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程Ｓ０４と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程Ｓ０５と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程Ｓ０６と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、導通熱処理工程Ｓ０６後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程Ｓ０７を備えている。【選択図】図３

Description

この発明は、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法、及び、サーミスタに関するものである。
上述のサーミスタにおいては、温度に応じて電気抵抗が変化する特性を有しており、各種電子機器の温度補償や温度センサ等に適用されている。特に、最近では、回路基板に実装されるチップ型サーミスタが広く使用されている。
上述のサーミスタは、サーミスタ素体と、このサーミスタ素体の両端に一対の電極部を形成した構造としている。
サーミスタ素体は、酸やアルカリに弱く、かつ、還元しやすい性質を有している。そして、組成が変化すると特性が変動してしまうおそれがあった。このため、例えば特許文献１に示すように、サーミスタ素体の表面に保護膜を成膜する技術が提案されている。なお、保護膜には、その後の工程や使用時におけるサーミスタ素体の劣化を抑制するために、めっき液への耐性、耐環境性、絶縁性、等が要求される。
ここで、特許文献１においては、サーミスタ素体の表面にガラスペーストを塗布して焼成することにより、厚膜のガラスからなる保護膜を成膜している。
また、サーミスタ素体の両端に電極部を形成することになるため、電極部が形成されるサーミスタの端面には保護膜が形成されてない。ここで、電極部は、サーミスタ素体の両端に、例えばＡｇ等の導電性材料を含む導電性ペーストを塗布して焼成することによって形成される。また、焼成体からなる電極部の表面には、Ｎｉめっき層やＳｎめっき層が形成される。
特開平０３−２５０６０３号公報
ところで、特許文献１に示すように、サーミスタ素体の端面に導電性ペーストの焼成体からなる電極部を形成した場合には、導電性ペーストの塗布ムラや導電性ペーストへの異物の混入により、電極部に空孔が生じてポーラスな構造となることがあった。このような電極部に対してめっき層を形成した場合には、電極部の内部にめっき液が侵入し、サーミスタ素体とめっき液とが接触して、サーミスタ素体が劣化するおそれがあった。また、サーミスタ素体と電極部の界面にめっき金属が析出し、めっきの前後で抵抗値が大きく変化してしまうおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造することが可能なサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供することを目的とする。
上記課題を解決するために、本発明のサーミスタの製造方法は、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法であって、前記サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、前記導通熱処理工程後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程を備えていることを特徴としている。
本発明のサーミスタの製造方法によれば、上述のように、下地電極層形成工程と、酸化物層形成工程と、カバー電極形成工程と、導通熱処理工程と、によって電極部を形成しているので、電極部が下地電極層とカバー電極層の２層構造となり、下地電極層内の空孔とカバー電極層の空孔とが連通することなく、めっき工程において、めっき液の侵入がカバー電極層と下地電極層との界面において阻止されることになり、サーミスタ素体とめっき液との接触を抑制することが可能となる。また、サーミスタ素体と電極部の界面にめっき金属が析出することを抑制できる。
また、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程を備えているので、下地電極層とカバー電極層との間に酸化物層を形成しても、下地電極層とカバー電極層とを電気的に導通させることができ、電極部としての特性を確保することが可能となる。なお、酸化物層形成工程で形成された酸化物層は、下地電極層とカバー電極層との導通が十分であれば、下地電極層とカバー電極層の界面に残存していてもよいし、導通熱処理工程において完全に消失してもよい。
ここで、本発明のサーミスタの製造方法においては、前記下地電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記下地電極層を形成する構成としてもよい。
この場合、ガラス入り金属ペーストを焼成することによって下地電極層を形成しているので、サーミスタ素体との下地電極層との密着性を向上させることができる。
また、本発明のサーミスタの製造方法においては、前記カバー電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記カバー電極層を形成する構成としてもよい。
この場合、ガラス入り金属ペーストを焼成することによってカバー電極層を形成しているので、導通熱処理工程において、ガラスと酸化物層とが反応することで、酸化物層の少なくとも一部を効率良く消滅させることができ、下地電極層とカバー電極層とを十分に導通させることが可能となる。
さらに、本発明のサーミスタの製造方法においては、前記酸化物層は、シリコン酸化物で構成されていることが好ましい。
この場合、酸化物層がシリコン酸化物で構成されているので、耐環境性に優れており、この酸化物層の表面に確実にカバー電極層を形成することができ、下地電極層とカバー電極層の２層構造電極部を安定して形成することができる。
本発明のサーミスタは、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタであって、前記電極部は、前記サーミスタ素体の端面に形成された下地電極層と、前記下地電極層に積層するカバー電極層と、を備えており、この電極部の表面に金属めっき層が形成されており、前記金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされていることを特徴としている。
この構成のサーミスタによれば、電極部が下地電極層とカバー電極層との２層構造とされており、金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされているので、めっき時におけるめっき液とサーミスタ素体との接触が抑制されている。また、サーミスタ素体と電極部の界面にめっき金属が析出することも抑制されている。よって、各種特性が安定したサーミスタを提供することができる。
本発明によれば、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造することが可能なサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供することができる。
本発明の実施形態であるサーミスタの概略断面説明図である。 本発明の実施形態であるサーミスタの電極部近傍の拡大説明図である。 本発明の実施形態であるサーミスタの製造方法を示すフロー図である。 実施例における本発明例１のサーミスタの電極部の観察写真である。（ａ）がＳＥＭ像、（ｂ）がＮｉマッピング図である。 実施例における比較例１のサーミスタの電極部の観察写真である。（ａ）がＳＥＭ像、（ｂ）がＮｉマッピング図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
本実施形態に係るサーミスタ１０は、図１に示すように、例えば、角柱状をなしており、サーミスタ素体１１と、このサーミスタ素体１１の表面に形成された保護膜１５と、サーミスタ素体１１の両端部にそれぞれ形成された電極部２０と、を備えている。
ここで、図１に示すように、保護膜１５は、サーミスタ素体１１の両端面には形成されておらず、電極部２０は、サーミスタ素体１１に直接接触するように構成されている。
サーミスタ素体１１は、温度に応じて電気抵抗が変化する特性を有している。このサーミスタ素体１１は、酸やアルカリに対する耐性が低く、還元反応等によって組成が変化し、特性が大きく変動してしまうおそれがある。よって、本実施形態では、サーミスタ素体１１を保護するための保護膜１５が形成されている。
ここで、保護膜１５には、めっき液に対する耐性、耐環境性、絶縁性が求められる。そこで、本実施形態では、保護膜１５は、シリコン酸化物、具体的には、ＳｉＯ２で構成されたものとした。
また、本実施形態においては、保護膜１５の厚さは、不連続膜となることを抑制するために１００ｎｍ以上とすることが好ましく、３００ｎｍ以上とすることがさらに好ましい。一方、保護膜１５の厚さの上限は、適当な保護膜の形成方法を選定することで、任意に設定することができるが、３０００ｎｍ以下とすることが好ましい。
電極部２０は、図２に示すように、サーミスタ素体１１の端面に形成された下地電極層２１と、この下地電極層２１に積層配置されたカバー電極層２２と、を備えた２層構造とされている。
下地電極層２１は、後述するように、導電性ペーストを焼成して形成されており、本実施形態では、Ａｇの焼成体で構成されている。このため、下地電極層２１の内部には、空孔が存在することになる。
また、カバー電極層２２も、後述するように、導電性ペーストを焼成して形成されており、本実施形態では、Ａｇの焼成体で構成されている。このため、カバー電極層２２の内部にも、空孔が存在することになる。
ここで、下地電極層２１の厚さｔ１は、２μｍ以上２０μｍ以下の範囲内とすることが好ましい。
下地電極層２１の厚さｔ１を２μｍ以上とすることでガラス量が確保され、適格に保護膜１５の浸食が起こる。また、保護膜１５の浸食を担保するためにガラス量を必要以上に増加する必要がなく、導電性粒子のパーコレーションにより、抵抗値の上昇を抑制することができる。一方、下地電極層２１の厚さｔ１を２０μｍ以下とすることで、材料のロスを抑制することができる。
なお、下地電極層２１の厚さｔ１の下限は、３μｍ以上とすることが好ましく、５μｍ以上とすることがさらに好ましい。一方、下地電極層２１厚さｔ１の上限は、１５μｍ以下とすることが好ましく、１０μｍ以下とすることがさらに好ましい。
また、カバー電極層２２の厚さｔ２は、３μｍ以上２０μｍ以下の範囲内とすることが好ましい。
カバー電極層２２の厚さｔ２を３μｍ以上とすることでガラス量が確保され、適格に保護膜１５の浸食が起こる。また、保護膜１５の浸食を担保するためにガラス量を必要以上に増加する必要がなく、導電性粒子のパーコレーションにより、抵抗値の上昇を抑制することができる。一方、カバー電極層２２の厚さｔ２を２０μｍ以下とすることで、材料のロスを抑制することができるとともに、素子形状が電極部分のみ大きく膨らむことを抑制できる。
なお、カバー電極層２２の厚さｔ２の下限は、４μｍ以上とすることが好ましく、５μｍ以上とすることがさらに好ましい。一方、カバー電極層２２の厚さｔ２の上限は、１５μｍ以下とすることが好ましく、１０μｍ以下とすることがさらに好ましい。
また、電極部２０の表面には、Ｎｉめっき層３１が形成され、このＮｉめっき層３１に積層するようにＳｎめっき層３２が形成されている。
そして、本実施形態においては、Ｎｉめっき層３１のＮｉの電極部２０への侵入深さＤが、電極部２０の厚さｔ未満とされている。すなわち、Ｎｉめっき層３１のＮｉが、サーミスタ素体１１と電極部２０（下地電極層２１）との接合界面にまで達していないのである。
次に、上述した本実施形態であるサーミスタ１０の製造方法について、図３のフロー図を用いて説明する。
（サーミスタ素体形成工程Ｓ０１）
まず、角柱状をなすサーミスタ素体１１を製造する。本実施形態においては、サーミスタ材料からなる板材を短冊状に切断することにより、上述のサーミスタ素体１１を製造している。
（保護膜形成工程Ｓ０２）
次に、上述のサーミスタ素体１１の表面に保護膜１５を成膜する。本実施形態では、サーミスタ素体１１を、シリコンアルコキシドと水と有機溶媒とアルカリを含む反応液に浸漬し、シリコンアルコキシドの加水分解及び重縮合反応により、サーミスタ素体１１の表面にシリコン酸化物（ＳｉＯ２）を析出させることにより、保護膜１５を成膜している。なお、保護膜１５の形成後に所定のチップサイズに切断するため、この段階では、サーミスタ素体１１の両端面には、保護膜１５は形成されない。
（下地電極層形成工程Ｓ０３）
次に、サーミスタ素体１１の両端部に下地電極層２１を形成する。なお、サーミスタ素体１１の両端面には保護膜１５が形成されておらず、サーミスタ素体１１に直接接触するように、下地電極層２１を形成することになる。
本実施形態では、Ａｇ粉とガラス粉を含む導電性ペーストをサーミスタ素体１１の両端部に塗布して焼成することにより、下地電極層２１を形成しており、下地電極層２１は、Ａｇの焼成体で構成されることになる。
（酸化物層形成工程Ｓ０４）
次に、下地電極層２１の表面に酸化物層を形成する。本実施形態では、バレルスパッタによって、シリコン酸化物からなる酸化物層を形成する。
ここで、形成される酸化物層の厚さは、０．１μｍ以上３μｍ以下の範囲内とすることが好ましい。なお、酸化物層の厚さの下限は、０．２μｍ以上であることが好ましく、０．３μｍ以上であることがさらに好ましい。一方、酸化物層の厚さの上限は、２μｍ以下であることが好ましく、１.５μｍ以下であることがさらに好ましい。
（カバー電極層形成工程Ｓ０５）
次に、上述の酸化物層の表面にカバー電極層２２を形成する。
本実施形態では、Ａｇ粉とガラス粉を含む導電性ペーストを酸化物層の表面に塗布して焼成することにより、カバー電極層２２を形成しており、カバー電極層２２は、Ａｇの焼成体で構成されることになる。
（導通熱処理工程Ｓ０６）
次に、下地電極層２１とカバー電極層２２とが電気的に導通するように熱処理を実施する。この導通熱処理工程Ｓ０６においては、酸化物層の少なくとも一部が消失することにより、下地電極層２１とカバー電極層２２とが導通することになる。
ここで、導通熱処理工程Ｓ０６においては、加熱温度が下地電極層２１中のガラスフリットとカバー電極層２２中のガラスフリット両方の融点以上であることが必要である。つまり、使用するガラスフリットによって最適温度は変化することになるが、カバー電極層２２中のガラスフリットの融点より５０℃以上高いことが好ましく、カバー電極層２２中のＡｇ粉の焼結の観点から７００℃以上であることがさらに好ましい。加熱温度の上限はカバー電極層２２の表面へのガラスの浮きの観点から９００℃以下であることが好ましい。また、下地電極層２１中のガラスフリットの融点よりも、カバー電極層２２中のガラスフリットの融点が高いことが好ましい。
これら下地電極層形成工程Ｓ０３、酸化物層形成工程Ｓ０４、カバー電極層形成工程Ｓ０５、導通熱処理工程Ｓ０６により、下地電極層２１とカバー電極層２２とを備えた２層構造の電極部２０が形成されることになる。
（めっき工程Ｓ０７）
次に、電極部２０の表面に金属めっき層を形成する。本実施形態では、電極部２０の表面にＮｉめっき層３１を形成し、その後、Ｎｉめっき層３１に積層するようにＳｎめっき層３２を形成する。なお、本実施形態では、湿式のバレルめっきによって、上述のＮｉめっき層３１及びＳｎめっき層３２を形成している。
ここで、Ｎｉめっき層３１を形成する際に、電極部２０の空孔内部にめっき液が侵入することになる。本実施形態では、下地電極層２１内部の空孔とカバー電極層２２の内部の空孔とが連通していないため、下地電極層２１とカバー電極層２２の接合界面において、めっき液の侵入が抑制されることになる。
これにより、Ｎｉめっき層３１のＮｉの電極部２０への侵入深さＤが、電極部２０の厚さｔ未満となる。
以上の工程により、本実施形態であるサーミスタ１０が製造されることになる。
以上のような構成とされた本実施形態であるサーミスタ１０の製造方法によれば、下地電極層形成工程Ｓ０３と、酸化物層形成工程Ｓ０４と、カバー電極形成工程Ｓ０５と、導通熱処理工程Ｓ０６と、によって電極部２０を形成しているので、電極部２０が下地電極層２１とカバー電極層２２の２層構造となり、下地電極層２１内の空孔とカバー電極層２２の空孔とが連通することなく、その後のめっき工程Ｓ０７において、めっき液の侵入がカバー電極層２２と下地電極層２１との界面において阻止されることになり、サーミスタ素体１１とめっき液との接触を抑制することが可能となる。また、サーミスタ素体１１と電極部２０の界面にＮｉが析出することを抑制できる。
また、本実施形態においては、下地電極層２１とカバー電極層２２とが電気的に導通するように熱処理を行う導通熱処理工程Ｓ０６を備えているので、下地電極層２１とカバー電極層２２の間に酸化物層を形成した場合であっても、下地電極層２１とカバー電極層２２とが電気的に導通することになり、電極部２０としての特性を確保することが可能となる。
なお、下地電極層２１とカバー電極層２２とが電気的に導通するように熱処理を行う導通熱処理工程Ｓ０６では、下地電極層２１及びカバー電極層２２の一方または両方に含まれるガラスフリットと酸化物層が反応、浸食されることによって下地電極層２１とカバー電極層２２が導通することになる。このため、少なくとも下地電極層２１及びカバー電極層２２のいずれか一方にガラスフリットが含まれている必要があり、両方に含まれることが好ましい。
さらに、本実施形態においては、下地電極層形成工程Ｓ０３において、サーミスタ素体１１の端面に、Ａｇ粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、下地電極層２１を形成しているので、サーミスタ素体１１との下地電極層２１との密着性を向上させることができる。
また、本実施形態においては、カバー電極層形成工程Ｓ０５において、酸化物層の表面に、Ａｇ粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、カバー電極層２２を形成しているので、導通熱処理工程Ｓ０６において、ガラスと酸化物層とが反応することで、酸化物層の少なくとも一部を効率良く消滅させることができ、下地電極層２１とカバー電極層２２とを十分に導通させることが可能となる。
さらに、本実施形態においては、下地電極層２１とカバー電極層２２との間に形成される酸化物が、シリコン酸化物で構成されているので、耐環境性に優れた酸化物層となり、カバー電極形成工程Ｓ０５において酸化物層の表面に確実にカバー電極層２２を形成することができ、下地電極層２１とカバー電極層２２の２層構造の電極部２０を安定して形成することができる。
さらに、本実施形態であるサーミスタ１０においては、電極部２０が下地電極層２１とカバー電極層２２との２層構造とされており、Ｎｉめっき層３１を構成するＮｉの電極部２０への侵入深さＤが、電極部２０の厚さｔ未満とされているので、めっき工程Ｓ０７におけるめっき液とサーミスタ素体１１との接触が抑制される。また、サーミスタ素体１１と電極部２０（下地電極層２１）の界面にＮｉが析出することも抑制されている。よって、各種特性が安定したサーミスタ１０を提供することができる。
以上、本発明の一実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、サーミスタ素体を反応液に浸漬して保護膜を成膜するものとして説明したが、これに限定されることはなく、その他の手段によって保護膜を成膜してもよい。例えばガラスペーストを塗布して焼成して保護膜を成膜してもよい。
また、本実施形態では、サーミスタ素体に保護膜を形成した後、サーミスタ素体の端面に下地電極層を形成するものとして説明したが、これに限定されることはなく、サーミスタ素体の端面に下地電極層を形成した後に、下地電極層を形成したサーミスタ素体の全面に酸化物膜を成膜し、酸化物層と保護膜とを同時に形成してもよい。すなわち、保護膜形成工程と酸化物層形成工程を同時に実施してもよい。
さらに、本実施形態では、下地電極層及びカバー電極層をＡｇの焼成体で構成したものとして説明したが、これに限定されることはなく、例えば、Ａｇ−Ｐｄ合金等のＡｇ合金や、Ａｕ，Ｐｔ，Ｒｈ，Ｉｒ，Ｒｕ酸化物、及び、これらの混合物からなる焼成体で構成したものであってもよい。また、下地電極層とカバー電極層とを、異なる材質で構成してもよい。
また、本実施形態では、酸化物層をシリコン酸化物で構成したものとして説明したが、これに限定されることはなく、アルミナ、チタニア等の他の酸化物で構成したものであってもよい。
本発明の有効性を確認するために行った確認実験について説明する。
（本発明例１）
３８×５５ｍｍ、厚さ０．３６ｍｍのサーミスタウェハ両面に、スクリーン印刷によってガラスフリット入りのＡｇペーストを前記ウェハ両面に印刷、焼き付けることで、下地電極層を形成した。このように下地電極層を形成したサーミスタウェハをダイシングテープに貼り付け、ダイヤモンドブレードを用いたダイシングによって０．１８ｍｍ角に切断、チップ化した。
上記のように作製したサーミスタチップにバレルスパッタによって０．７μｍのシリコン酸化物膜（保護膜及び酸化物層）を形成した。
酸化物層の表面にＡｇペーストをディッピング、焼き付けを行うことでカバー電極層を形成した。
次に、雰囲気：大気、加熱温度：７００℃、加熱温度での保持時間：１０分の条件で導通熱処理を実施した。
その後、湿式のバレルめっきによってカバー電極層上にＮｉめっき層を形成し、さらに、Ｎｉめっき層上にＳｎめっき層を形成した。
（本発明例２）
シリコン酸物膜（保護膜及び酸化物層）の膜厚を０．１μｍとし、カバー電極層をＡｕペーストによって形成した以外は、本発明例１と同様に作製した。
（本発明例３）
下地電極層およびカバー電極層を、Ａｇ−５ｍａｓｓ％Ｐｄからなる金属粉を含有する導電性ペーストを用いて形成し、シリコン酸物膜（保護膜及び酸化物層）の膜厚を０．５μｍとした以外は、本発明例１と同様に作製した。
（本発明例４）
３８×５５ｍｍ、厚さ０．１５ｍｍのサーミスタウェハ両面に、スクリーン印刷によってガラスペーストを印刷、焼き付け後、ダイヤモンドブレードを用いたダイシングによって０．１５ｍｍ幅の短冊状に切断した。さらに、切断面両面にスクリーン印刷によってガラスペーストを印刷、焼き付け後、ダイヤモンドブレードを用いたダイシングによって０．３６ｍｍ幅に切断、チップ化した。
このチップの両端面にＡｇペーストをディッピング、焼き付けを行うことで下地電極層を形成した。
その後、膜厚３μｍのシリコン酸化物膜（保護膜及び酸化物層）を形成する以外は、本発明例１と同様に作製した。
３８×５５ｍｍ、厚さ０．３６ｍｍのサーミスタウェハ両面に、高純度化学製のＲｕＯ２粉末を原料とし、ペイントシェーカを用いて作製したＲｕＯ２濃度１０ｗｔ．％のエタノール分散液をスピンコートしてＲｕＯ２中間層を形成した。さらに、スクリーン印刷によってガラスフリット入りのＡｇペーストを前記ウェハ両面に印刷、大気中、８００℃、１０分の条件で焼き付けることで、下地電極層を形成した。
このように下地電極層を形成したサーミスタウェハをダイシングテープに貼り付け、ダイヤモンドブレードを用いたダイシングによって０．１８ｍｍ角に切断、チップ化した。
上記のように作製したサーミスタチップを、水−エタノールの混合溶媒に入れ、撹拌しながら正珪酸エチルとＮａＯＨ水溶液を加えて正珪酸エチルを加水分解、重縮合させることでよって０．５μｍのシリコン酸化物膜（保護膜及び酸化物層）を形成した。
その後は本発明例１と同様に行った。
（本発明例６）
下地電極層をＡｕペーストによって形成し、シリコン酸物膜（保護膜及び酸化物層）の膜厚を１．０μｍとした以外、本発明例５と同様に作製した。
（本発明例７）
下地電極層をＰｔペーストによって形成し、シリコン酸物膜（保護膜及び酸化物層）の膜厚を１．２μｍとした以外、本発明例５と同様に作製した。
（比較例）
下地電極層及び酸化物層を形成しなかったこと以外、本発明例４と同様に作製した。
上述のようにして得られたサーミスタについて、以下の項目について評価した。
（Ｎｉの侵入深さＤ）
また、本発明例１の電極部の断面を観察した結果を図４に、比較例の電極部の断面を観察した結果を図５に示す。
視野中にサーミスタ素体から電極まで納まるように倍率を設定し、２５００倍でＳＥＭ‐ＥＤＳによる元素マッピング像を撮影した。このマッピング像において、電極表面側でカバー電極層の成分が検出された点からサーミスタ素体までの距離をｌとし、視野中でｌの最大値をｌＭＡＸとした。次に、めっき層の成分が検出された点からサーミスタ素体までの距離をｄとし、その最小値をｄＭＩＮとした。ｌＭＡＸ−ｄＭＩＮの値をめっき層の侵入深さＤとした。なお、ｌＭＡＸを電極部の厚さとした。
（電気特性）
２５℃における抵抗値の分布(３ＣＶ)をめっき前後で比較した。めっき前後の素子を測定用の治具に充てんし、治具ごと防水袋にいれ、２５．００℃に調節された恒温水槽に１５分間浸漬し、温度が安定した後にデジタルマルチメーターを用いて素子２０個の抵抗値を測定した。測定した抵抗値について、不偏分散平方根を平均値で割った変動係数ＣＶを３倍することで、ばらつきの指標としての３ＣＶを算出した。
電極部を１層で構成した比較例においては、図５に示すように、Ｎｉがサーミスタ素体と電極部との接合界面にまで侵入していた。このため、めっき前後で９％以上の３ＣＶの増加が認められた。サーミスタ素体とめっき液とが接触し、サーミスタ素体が劣化したためと推測される。
これに対して、電極部を２層構造とし、図４に示すように、Ｎｉの侵入深さＤが電極部の厚さ未満とされた本発明例１−７においては、めっき前後で３ＣＶが大きく変化しておらず、サーミスタ素体の特性が十分に安定していた。
以上のように、本発明例によれば、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造するサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供可能であることが確認された。
１０ サーミスタ
１１ サーミスタ素体
１５ 保護膜
２０ 電極部
２１ 下地電極層
２２ カバー電極層

Claims (5)

  1. サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法であって、
    前記サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程と、
    前記下地電極層の表面に酸化物層を形成する酸化物層形成工程と、
    前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程と、
    前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程と、
    を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、
    前記導通熱処理工程後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程を備えていることを特徴とするサーミスタの製造方法。
  2. 前記下地電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記下地電極層を形成することを特徴とする請求項１に記載のサーミスタの製造方法。
  3. 前記カバー電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記カバー電極層を形成することを特徴とする請求項１又は請求項２に記載のサーミスタの製造方法。
  4. 前記酸化物層は、シリコン酸化物で構成されていることを特徴とする請求項１から請求３のいずれか一項に記載のサーミスタの製造方法。
  5. サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタであって、
    前記電極部は、前記サーミスタ素体の端面に形成された下地電極層と、前記下地電極層に積層するカバー電極層と、を備えており、この電極部の表面に金属めっき層が形成されており、
    前記金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされていることを特徴とするサーミスタ。
JP2019025313A 2019-02-15 2019-02-15 サーミスタの製造方法、及び、サーミスタ Pending JP2020136384A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019025313A JP2020136384A (ja) 2019-02-15 2019-02-15 サーミスタの製造方法、及び、サーミスタ
CN202080014059.XA CN113424277A (zh) 2019-02-15 2020-02-05 热敏电阻的制造方法及热敏电阻
US17/429,080 US20220139599A1 (en) 2019-02-15 2020-02-05 Method for manufacturing thermistor, and thermistor
PCT/JP2020/004213 WO2020166439A1 (ja) 2019-02-15 2020-02-05 サーミスタの製造方法、及び、サーミスタ
TW109104005A TW202046345A (zh) 2019-02-15 2020-02-10 熱敏電阻之製造方法及熱敏電阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019025313A JP2020136384A (ja) 2019-02-15 2019-02-15 サーミスタの製造方法、及び、サーミスタ

Publications (1)

Publication Number Publication Date
JP2020136384A true JP2020136384A (ja) 2020-08-31

Family

ID=72044687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019025313A Pending JP2020136384A (ja) 2019-02-15 2019-02-15 サーミスタの製造方法、及び、サーミスタ

Country Status (5)

Country Link
US (1) US20220139599A1 (ja)
JP (1) JP2020136384A (ja)
CN (1) CN113424277A (ja)
TW (1) TW202046345A (ja)
WO (1) WO2020166439A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295803A (ja) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2017199797A (ja) * 2016-04-27 2017-11-02 Tdk株式会社 電子部品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
JP2003068508A (ja) * 2001-08-24 2003-03-07 Murata Mfg Co Ltd 積層チップバリスタの製造方法
CN2501164Y (zh) * 2001-09-26 2002-07-17 成都宏明电子股份有限公司 单层片式热敏电阻器
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295803A (ja) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2017199797A (ja) * 2016-04-27 2017-11-02 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
CN113424277A (zh) 2021-09-21
US20220139599A1 (en) 2022-05-05
WO2020166439A1 (ja) 2020-08-20
TW202046345A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
US9997293B2 (en) Ceramic electronic component and manufacturing method therefor
JP3555563B2 (ja) 積層チップバリスタの製造方法および積層チップバリスタ
US9959975B2 (en) Ceramic electronic component
US10304630B2 (en) Ceramic electronic component and manufacturing method therefor
JP5142090B2 (ja) セラミック積層電子部品およびその製造方法
CN101354935B (zh) 叠层电子部件及其制造方法
JP5954435B2 (ja) 積層セラミック電子部品
JP2022136821A (ja) セラミック電子部品
JP2017073539A (ja) 電子部品
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
WO2020166439A1 (ja) サーミスタの製造方法、及び、サーミスタ
JP7268393B2 (ja) サーミスタの製造方法
JP5835047B2 (ja) セラミック電子部品
JP2016063079A (ja) 抵抗素子およびその製造方法
JP2023055001A (ja) セラミック電子部品
JP2022136771A (ja) セラミック電子部品
TWI840503B (zh) 熱敏電阻之製造方法
KR101873418B1 (ko) 면상 발열체
JP2011151250A (ja) 電子部品および電子部品の製造方法
JPH08236306A (ja) チップ型サーミスタとその製造方法
JP2000286522A (ja) セラミック配線基板とその製造方法
CN116110668A (zh) 多层压敏电阻及其制造方法
TW202019822A (zh) 熱敏電阻及熱敏電阻之製造方法
JP2008091455A (ja) 導体回路基板の製造方法
JP2012216699A (ja) チップｐｔｃサーミスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221213