JP2000286522A - セラミック配線基板とその製造方法 - Google Patents
セラミック配線基板とその製造方法Info
- Publication number
- JP2000286522A JP2000286522A JP11092101A JP9210199A JP2000286522A JP 2000286522 A JP2000286522 A JP 2000286522A JP 11092101 A JP11092101 A JP 11092101A JP 9210199 A JP9210199 A JP 9210199A JP 2000286522 A JP2000286522 A JP 2000286522A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- wiring conductor
- copper
- copper coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
されるセラミック配線基板に関して、厚膜抵抗体の抵抗
値安定化を図った多層配線基板を提供する。 【解決手段】 セラミック質焼結体から成る絶縁基体1
と、タングステン若しくはモリブデンを主成分とする表
面配線導体層2とを有し、前記表面配線導体上に形成し
た銅メッキ電極層8と、該銅メッキ電極層上を含み且つ
電極層間の間に基板上に皮膜形成された厚膜抵抗体5
と、を含む配線基板であって、表面配線導体層の端部に
おける基板表面から銅メッキ電極層の最高点までの高さ
を2〜15μmの範囲に規定する。特に、上記最高点位
置における上記銅メッキ電極層の厚みが、2〜12μm
であるセラミック多層配線基板をも含む。
Description
体収容パッケージに使用されるセラミック配線基板につ
いて、特に、厚膜抵抗体の抵抗値安定化を図った配線基
板とその製造方法に関する。
ージに使用されるセラミック多層配線基板は、小型軽量
化を図るために厚膜の多層構造が採用されており、一般
にアルミナ質の絶縁層から多層の絶縁基体を形成し、そ
の上面に厚膜導体を形成し、その上に層間絶縁材として
結晶質又は非晶質のガラス層を形成し、その上に導体、
抵抗体などの厚膜回路を形成している。さらに厚膜回路
の上には、保護ガラス(例えば、非晶質のホウ珪酸ガラ
ス)により表面を保護していた。絶縁層内の導体の間
は、絶縁層に貫通するビアホールを形成して導通を確保
し、電子部品は、表面導体にハンダなどで接続して、基
板に搭載されている。
子制御化の拡大により、制御容量が大規模化し、前記の
厚膜多層基板では、配線と部品の実装密度が低くて、非
常に大きな配線基板が必要になってきている。
層の上にタングステンやモリブデンなどの高融点金属に
より配線導体層を形成し、いくつかの絶縁層を積層して
多層一体化した配線基板を用いて、その基板表面上に形
成した配線導体層と、これに接続すべき厚膜回路、特に
印刷抵抗回路との間には、配線導体層上に形成した銅メ
ッキ層を形成した厚膜回路付の多層配線基板が提案され
ている(特公平4−30199号参照)。
層セラミック配線基板は、基板表面上に厚膜抵抗体を直
接に皮膜形成しているが、厚膜抵抗体を基板表面の配線
導体層に接続するには、銅メッキ層を介していたので、
銅メッキ層に起因して形成後の抵抗体の抵抗値が大きく
ばらついたり、抵抗規格値から外れることがあった。さ
らに、厚膜抵抗体の皮膜外観に不良を生じて、セラミッ
ク配線基板自体が不合格となることもあり、厚膜抵抗体
に伴う製品歩留まりが低かった。
板の表面に形成される厚膜抵抗体の抵抗値のばらつきを
抑制し、抵抗体の厚膜成形時の不具合発生率を低減し、
信頼性の高いセラミック配線基板とその製造方法を提供
しようとするものである。
配線基板は、セラミック質焼結体から成る絶縁層と、タ
ングステン若しくはモリブデンを主成分とする表面配線
導体層とを具備し、前記表面配線導体上に形成した銅被
覆層と、該銅被覆層上を含み且つ電極層間の間に基板上
に皮膜形成された厚膜抵抗体と、を含む配線基板であっ
て、表面配線導体層の端部における基板表面から銅被覆
層の最高点までの高さが2〜15μmであり、且つ、上
記最高点位置における上記銅被覆層の厚みが2〜12μ
mであることを特徴とする。
は、基板が、セラミック焼結体の絶縁層と、タングステ
ン若しくはモリブデンを主成分とする表面配線導体層と
を有し、表面配線導体層上に銅被覆層を該配線基板表面
からメッキ電極層の最高点までの高さが2〜15μmに
なるように形成し、さらに、相対する銅被覆層上とそれ
ら銅被覆層の間の基板表面上に渡って抵抗体ペーストの
塗膜を所望厚みに塗着し、次いで、焼きつけて厚膜抵抗
体を形成するものである。
表面に露出するパターン化された導体配線をなし、銅被
覆層は、表面配線導体層上に形成されて、厚膜抵抗体の
接続電極として、抵抗体と表面配線導体層とを導通接続
する。厚膜抵抗体は、相対する一対の銅被覆層とその間
の基体表面の上に皮膜成形される。
基板表面から銅被覆層の最高点までの高さを一定の範囲
に規定することによって、基板表面と銅被覆層との段差
を小さくし、段差周辺での、抵抗材料の塗布量の均一
化、従って成形後の抵抗体の皮膜厚み、皮膜形状の均一
化が図れ、抵抗体の抵抗値の製品間ばらつきを低減する
ものである。従って、本発明によれば、抵抗体成形時の
不具合の発生を少なくすることができ、成形後の抵抗体
をレーザトリミングなどで加工して、抵抗値の微調整を
短時間で行うことができる。
なる場合には、温度変化の繰り返しによって、抵抗体に
作用する応力が変化するので抵抗値が温度変化により変
化するが、銅被覆層を薄くすることにより、銅被覆層に
起因して抵抗体に作用する熱応力が低減し、それに伴う
抵抗変化も少なくなる。
配線基板1は、セラミック焼結体の単層又は多層の絶縁
層からなり、図1に示すように、基板表面には、配線導
体層2が、所望の回路パターンで一体に形成されてい
る。セラミックス基板1としては、アルミナ、窒化アル
ミニウム、ムライト、窒化ケイ素などの絶縁層の焼結体
が利用され、その表面の配線導体層2は、セラミックス
を焼結する焼成温度に耐える高融点金属が利用される。
高融点金属には、タングステン若しくはモリブデン又は
その合金が利用される。
も適用することができ、その例を図2に模式的に示すよ
うに、複数セラミック絶縁層1a、1b・・・1eとそ
の層間の配線導体層3と及び表面の配線導体層2と、配
線導体層同士を接続するビアホール4とから成る多層積
層構造であって、この場合には、層間配線導体層3とビ
アホール4も、表面の配線導体層と同様に、高融点金
属、特に、タングステン若しくはモリブデン又はその合
金から形成される。この図2の例は、配線基板の一面側
に、半導体集積回路9やその他の機能素子90が、搭載
され、他面側には、配線基板上に抵抗体5が厚膜形成さ
れている。
1の拡大図に示すように、厚膜抵抗体5を形成する部位
に、厚膜抵抗体のための電極層として、銅被覆層8が形
成される。銅被覆層は、表面配線導体層上にパターニン
グが容易で、厚み調整可能な蒸着法やメッキ法から形成
することができる。銅被覆層8は、好ましくは、銅メッ
キ層が用される。メッキ法には、電解メッキ法、無電解
メッキ法の何れも利用可能であるが、無電解メッキ法
が、電解のための電極の配置を必要としないので、特
に、好ましい。
膜抵抗体5が形成されるが、厚膜抵抗体5の端部は、対
応する2つの銅被覆層8、8上に皮膜として形成され
る。このような厚膜抵抗体5は、例えば、抵抗材料を含
むペーストを印刷法により、所定厚みで所望パターンに
塗布し、次いで、焼き付けにより固着されて形成され
る。抵抗材料には、例えばCu−Ni合金、ホウ化ラン
タン、酸化スズ、酸化ルテニウム,ケイ化モリブデンな
どが利用される。
であるが、セラミック基板表面10より突出しており、
銅被覆層8は、セラミック基板表面10よりさらに突出
している。本発明においては、銅被覆層8は、配線導体
層の端部位置21で基板表面10から当該銅被覆層8の
最高点81までの高さAが2〜15μmの範囲に調整さ
れる。この銅被覆層8の最高点高さAが15μmを越え
ると、銅被覆層8上面から基板表面10に至る段差が大
きくて、厚膜抵抗体5の形成時の抵抗材料ペーストの塗
布量と塗布厚みを均一にするのが困難になる。通常、抵
抗体ペーストの塗布時の塗膜厚みは、20〜30μmで
あるが(焼きつけ後には、15〜25μ程度の抵抗体に
設定されている)、即ち、銅被覆層8の最高点高さAが
大き過ぎると、厚膜抵抗体を接続する2つの銅被覆層の
間の距離が小さい場合には、塗膜の表面張力により塗布
厚みが大きくなり、設定厚みより厚くなり、抵抗体の抵
抗値は設定より低めになる。他方2つの銅被覆層の間の
距離が大きい場合には、塗膜は、銅被覆層周辺で膨れる
が、銅被覆層の間の広い中央部で却って薄くなって、設
定厚みより薄くなり、抵抗体の抵抗値は、設定値より高
めになる。上記高さAを2〜15μmの範囲の範囲にす
ると、塗膜の厚みは、上記高さAに拘わらず、設定厚み
を実現することができる。
は、段差を小さくすることからすれば、0μmでもよい
が、銅被覆層8自体の厚みBを確保するために2μmと
する。銅被覆層の厚みBを2μm以上として、銅被覆層
により被覆される配線導体層の腐食を防止することがで
きる。上記配線導体層のタングステンやモリブデンは、
外気に接触すれば、空気中の酸素や水分により酸化され
るが、銅被覆層に上記厚みを確保することにより、タン
グステンなどの酸化や腐食を有効に防止できる。
μmとする必要がある。特に、厚膜抵抗体5に、例え
ば、ホウ化ランタン(LaB6;熱膨張係数4.5×1
0-6/℃)や酸化スズ(SnO2)を使用する場合に、
電極層8の銅(Cu;熱膨張係数18×10-6/℃)よ
り熱膨張係数が著しく異なる。そこで、基板に熱サイク
ルが負荷される使用環境では、膨張収縮差により、厚膜
抵抗体5に生じる熱応力が大きくなると、大きな抵抗変
化を生じるが、本発明は、銅被覆層8を12μm以下に
薄くすることにより、熱応力を低減させ、温度変化によ
る抵抗変化を小さくすることができる。銅被覆層8の好
ましい厚みは、3〜6.5μmの範囲である。
を例に、図1と図2とを参照して、述べる。セラミック
ス絶縁層1a、1b・・・について、セラミックスの粉
末に焼結助剤、有機バインダー、有機溶剤などを配合し
て、スラリーを調製する。セラミックスにアルミナを利
用する例を示すと、焼結助剤には、シリカ、マグネシ
ア、カルシアなどの微粉末が利用される。
レンダーロール法等のシート成形法から、シート状に成
形して、グリーンシートを作る。グリーンシートは、適
当な位置にビアホール用の貫通孔を形成する。さらに、
グリーンシートには、スクリーン印刷法などにより、高
融点金属、例えば、タングステン又はモリブデンの微粉
末を含む配線導体用ペーストから、所望の配線パターン
で配線導体層の塗膜を形成し、また、ビアホールの形成
のために、同様のペーストを貫通孔に充填しておく。配
線導体用ペーストは、焼結後の配線導体の最高点位置の
基板表面に対する高さが、0〜5μmの範囲になるよう
にペーストの高融点金属の配合量と塗膜厚みが決められ
る。
体層の塗膜とビアホールを形成したあと、積層され、脱
脂や予備焼成の後、1500〜1700℃の温度で、非
酸化性雰囲気中で焼成されて、焼結される。焼結された
セラミックスは、その内部とその表面にタングステン等
の配線導体層が一体に積層された多層配線基板に形成さ
れている。
導体層2上には、さらに銅被覆層8を形成するが、好ま
しくは、以下のような無電解メッキ層が形成される。こ
の場合には、焼成した配線基板は、タングステン等の配
線導体層2の表面を活性化するため、塩化パラジウムと
水酸化ナトリウム、水酸化カリウムを含む活性液中に所
定時間浸漬され配線導体層の表面にパラジウムを析出さ
せる。このようなパラジウム活性化処理した後の基板
に、次のような銅メッキ処理を行う。即ち、基板を、銅
メッキ液、例えば、硫酸銅、ホルマリン及び水酸化ナト
リウムを含む溶液に浸漬して、銅が配線導体層2表面に
優先的に沈着して、銅被覆層として銅メッキ層8を形成
する。
るには、形成すべきメッキ層厚さに応じて浸漬時間を制
御することがなされる。そのために、予め、配線導体層
の高さが何箇所かで測定され、次いで、2〜15μmの
範囲に銅メッキ層8の最高点位置を定めるために、銅メ
ッキ層厚みと、それに対応する浸漬時間が決定される。
このようにして、銅メッキ層8の形成時に電解液中の保
持時間を制御することにより、基板表面から銅メッキ層
8の最高点までの高さが、上記の2〜15μmの範囲内
に、正確に調整することができる。
配線基板1には、厚膜抵抗体用ペーストが、スクリーン
印刷法などにより、配線基板上に塗布され、その塗膜の
一部は、対応する銅メッキ層8、8に重複するように塗
膜形成される。抵抗体材料には、酸化スズ、ホウ化ラン
タン、Cu−Ni合金、酸化ルテニウム、ケイ化モリブ
デンが利用される。そして、ペーストの塗膜は、600
〜900℃の範囲で、窒素雰囲気中で焼き付けされ、厚
膜抵抗体5として固着される。
スペーストを印刷した後、600〜900℃の窒素雰囲
気中で焼き付けて保護ガラス層6が形成される。保護ガ
ラス層6は、厚膜抵抗体5を保護するものであるが、加
熱などの温度変化によりガラスや厚膜抵抗体5にクラッ
クの発生や破損を防止するために、ホウ珪酸鉛ガラスに
亜鉛を添加して熱膨張係数小さくしたZnO−PbO−
SiO2−B2O3系ガラスが利用される。その後に、保
護ガラス6の上から、レーザを照射して、厚膜抵抗体5
に切欠き溝(不図示)を形成し、厚膜抵抗体5は、最終
的な抵抗値に調整される。
するために、保護ガラス6を含む基板表面10に保護樹
脂膜7が被着形成される。この樹脂は、好ましくは、熱
硬化性又は紫外線硬化性のエポキシ樹脂が利用できる。
に、抵抗素子を基板上に厚膜形成するような回路基板、
例えば、半導体素子を搭載収容する半導体素子収納用の
パッケージにも広く利用することができる。
基板を作製した。アルミナ粉末に対して、酸化ケイ素、
酸化マグネシウム、酸化カルシウムの粉末を含む焼結助
剤6重量%を配合した粉末に、アクリル樹脂系有機バイ
ンダーと可塑剤、溶剤を混合して、スラリーを調製し、
このスラリーをドクターブレード法によりシート状に伸
ばして、厚さ300μmのグリーンシートを作った。
り、貫通孔を形成し、ビアホール導体用ペーストを充填
して、ビアホールを形成して、シート表面には、タング
ステンを含むペーストを印刷して所望回路パターンの配
線導体層の塗膜を形成した。この印刷の際、表面配線導
体層になるべき塗膜については、塗膜厚みは、焼成後の
厚み0μmから15μmまでの数種の表面配線導体層が
得られるように、調整した。
平均粒径1〜3μm、純度99.9%のタングステン粉
末に、セルロース系又はアクリル系有機樹脂成分と可塑
剤とから成るバインダーを混合して、3本ローラミルに
より混練し、所要の粘度に調整した。他方、ビアホール
導体用ペーストは、平均粒径0.5〜5.0μmのモリ
ブデン微粉末を利用しては、他の点は、配線導体層用ペ
ーストと同様にして、調製した。
00℃で焼成し、60mm×40mm×1.5mmの寸
法の多層の配線基板1で、焼成後の表面配線導体層2の
厚みが0μmから15μmまでの数種のものを得た。
法により銅メッキ処理をして、表面配線導体層2上に銅
メッキ層8を、1〜20μmの厚み範囲で形成した。次
いで、抵抗体材料として、酸化スズ、ホウ化ランタン、
及びCu−Ni系合金を含むペーストを外形0.5mm
×1.0mm、1.0mm×2.0mm及び、2.0m
m×2.0mmの3種類の寸法の抵抗体塗膜を印刷によ
り形成した。基板を900℃の温度で加熱して、塗膜を
焼付けし、厚膜抵抗体5とした。
スペーストを厚膜抵抗体5上に被覆するように印刷し
て、同様に焼き付けて、保護ガラス層6を形成した。
で基板表面からタングステンの配線導体層の最高点間で
の高さCを、表面粗さ計を用いて測定した。銅メッキ層
Bの厚みは、蛍光X線装置により銅メッキ層の反射X線
強度を測定し、予め標準厚みの銅箔を用いて作成したX
線反射強度の厚み検量線から、算出した。また、厚膜抵
抗体5を含む基板の断面を研磨して、走査型電子顕微鏡
により観察して、厚膜抵抗体5の厚みも測定した。
抗体5は、配線基板の試料間の抵抗値のばらつきが5%
以下であるものを優、10%以下を良、20%以下を
可、20%を越えるものを不可と、評価した。厚膜抵抗
体5と表面配線導体および断面観察を行い、クラック、
ボイド等の不具合発生の確認を行った。
クル試験(−65℃〜+150℃の温度範囲)を行い、
2000サイクル後の厚膜抵抗体の抵抗変化率の測定
と、外観検査を行い、加熱冷却の繰り返しにおける抵抗
変化率2%以下を合格とした。試験結果を表1にまとめ
た。
膜抵抗体5の基板間の初期抵抗値のばらつきが小さく、
外観の不具合もなく、冷熱サイクル試験によっても、抵
抗変化率は小さく、信頼性の高いセラミック多層基板が
得られたことが判る。特に、上記表面配線導体層の端部
における基板表面から銅被覆層の最高点までの高さ、即
ち、表中で総厚C+Bは2.5〜6.5μmの範囲が、
厚膜抵抗体の抵抗値のばらつきの小さい点で優れている
ことが判る。同時に、銅被覆層8の厚みBは、熱サイク
ルに対する抵抗変化率と外観異常の低減の点から、2.
0〜6.5μmが好ましいことも判る。
導体層上に被着される銅被覆層を、表面配線導体層の端
部における基板表面から銅被覆層の最高点までの高さが
2〜15μmであるようにしたので、基板表面上から銅
被覆層上に渡って形成される厚膜抵抗体5の抵抗値のば
らつきを小さくすることができ、レーザトリミングなど
による抵抗値調整も正確に且つ容易にすることができ、
製品歩留まりが高く、信頼性の高いセラミック配線基板
を得ることができる。
層の最高点までの高さが2〜15μmであるように容易
に調整することができ、これにより、一対の銅被覆層上
に渡って形成される厚膜抵抗体の抵抗値のばらつきを小
さくすることができ、レーザトリミングなどによる抵抗
値調整も正確に且つ容易にすることができ、基板の製造
歩留まりが高く、信頼性の高いセラミック配線基板を得
ることができる。
断面図を示す。
模式的断面図を示す。
Claims (2)
- 【請求項1】 セラミック焼結体の絶縁層と、タングス
テン若しくはモリブデンを主成分とする表面配線導体層
とを具備する配線基板であって、該基板が、上記表面配
線導体層上に形成した銅被覆層と、該銅被覆層上に形成
された厚膜抵抗体とを有し、上記表面配線導体層の端部
における基板表面から銅被覆層の最高点までの高さが2
〜15μmであり、且つ、該最高点位置における銅被覆
層の厚みが2〜12μmであることを特徴とするセラミ
ック配線基板。 - 【請求項2】 セラミック焼結体の絶縁層と、タングス
テン若しくはモリブデンを主成分とする表面配線導体層
とを具備した配線基板表面に厚膜抵抗体を配設する配線
基板の製造方法において、 上記基板の表面配線導体層上に銅被覆層を、基板表面か
ら該銅被覆層の最高点までの高さが2〜15μmであ
り、且つ、該最高点位置における銅被覆層の厚みが2〜
12μmになるように形成し、 相対する一対の銅被覆層上とそれら銅被覆層の間の基板
表面上に渡って抵抗体ペーストの塗膜を所望厚みに塗着
し、次いで、焼きつけて厚膜抵抗体を形成することを特
徴とするセラミック配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09210199A JP4334659B2 (ja) | 1999-03-31 | 1999-03-31 | セラミック配線基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09210199A JP4334659B2 (ja) | 1999-03-31 | 1999-03-31 | セラミック配線基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286522A true JP2000286522A (ja) | 2000-10-13 |
JP4334659B2 JP4334659B2 (ja) | 2009-09-30 |
Family
ID=14045067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09210199A Expired - Fee Related JP4334659B2 (ja) | 1999-03-31 | 1999-03-31 | セラミック配線基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4334659B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232104A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 配線モジュール |
JP2010199540A (ja) * | 2009-02-02 | 2010-09-09 | Fujitsu Ltd | 回路基板とその製造方法、及び抵抗素子 |
JP7449768B2 (ja) | 2020-04-23 | 2024-03-14 | 新光電気工業株式会社 | セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ |
-
1999
- 1999-03-31 JP JP09210199A patent/JP4334659B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002232104A (ja) * | 2001-01-31 | 2002-08-16 | Kyocera Corp | 配線モジュール |
JP4574025B2 (ja) * | 2001-01-31 | 2010-11-04 | 京セラ株式会社 | 配線モジュール |
JP2010199540A (ja) * | 2009-02-02 | 2010-09-09 | Fujitsu Ltd | 回路基板とその製造方法、及び抵抗素子 |
JP7449768B2 (ja) | 2020-04-23 | 2024-03-14 | 新光電気工業株式会社 | セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4334659B2 (ja) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020005507A1 (en) | Conductive paste and printed wiring board using the same | |
JP2000286522A (ja) | セラミック配線基板とその製造方法 | |
JP2989975B2 (ja) | 窒化アルミニウム質基板の製造方法 | |
JP3642100B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4741624B2 (ja) | 配線基板 | |
JPH04208591A (ja) | セラミック・プリント配線板 | |
JP2001122680A (ja) | ガラスセラミック基板およびその製造方法 | |
JP4264091B2 (ja) | 配線基板の製造方法 | |
JP4433583B2 (ja) | 配線基板 | |
JP3404266B2 (ja) | 配線基板の接続構造 | |
JP2010109068A (ja) | 配線基板および配線基板の製造方法 | |
JPH09307205A (ja) | 低温焼成セラミック基板 | |
JP3857219B2 (ja) | 配線基板およびその製造方法 | |
JP4570190B2 (ja) | 配線基板 | |
JP2005268515A (ja) | セラミック配線基板およびその製造方法 | |
JP2012164784A (ja) | 積層セラミック電子部品 | |
JP3792642B2 (ja) | 配線基板およびその製造方法 | |
JP2009158668A (ja) | セラミック多層配線基板及びその製造方法 | |
JP2000223821A (ja) | セラミック配線基板 | |
JP2892220B2 (ja) | セラミック配線基板の製造方法 | |
JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
JP4395227B2 (ja) | 配線基板 | |
JP2975491B2 (ja) | チップ抵抗器 | |
JP2004165274A (ja) | 低温焼成セラミック回路基板の製造方法 | |
JP2002141625A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070216 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |