JP4433583B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4433583B2
JP4433583B2 JP2000229110A JP2000229110A JP4433583B2 JP 4433583 B2 JP4433583 B2 JP 4433583B2 JP 2000229110 A JP2000229110 A JP 2000229110A JP 2000229110 A JP2000229110 A JP 2000229110A JP 4433583 B2 JP4433583 B2 JP 4433583B2
Authority
JP
Japan
Prior art keywords
alumina
filler
capacitor
dielectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000229110A
Other languages
English (en)
Other versions
JP2002043713A (ja
Inventor
賢吾 岡
浅井  康富
真治 太田
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000229110A priority Critical patent/JP4433583B2/ja
Publication of JP2002043713A publication Critical patent/JP2002043713A/ja
Application granted granted Critical
Publication of JP4433583B2 publication Critical patent/JP4433583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アルミナ若しくはガラスセラミック等からなる基板に少なくとも2層の配線層を設けて構成された配線基板に関する。
【0002】
【従来の技術】
ハイブリッドIC等に使用されるセラミック基板には、図8に示すように、複数例えば4層の配線層1a〜1dが設けられていると共に、これら配線層1a〜1dの間を接続するためにスルーホールやビヤホール等からなる接続部2が設けられている。また、配線層1a〜1dには、層状の抵抗体3が適宜設けられている。これにより、セラミック基板4には、導体機能や、抵抗体機能が内蔵される構成となっている。そして、コンデンサや半導体素子等からなるチップ部品5は、セラミック基板4の上面(配線層1a上)に例えば半田付けされて実装されている。
【0003】
コンデンサを構成するチップ部品5は、通常のコンデンサに比べれば、かなり小形の部品であるが、セラミック基板4全体の中では、かなり大きい部品の1つであった。このため、セラミック基板4全体をより一層小形化するためには、コンデンサを構成するチップ部品5を使用することをやめて、コンデンサ機能をセラミック基板4に内蔵するように構成する必要があった。
【0004】
ここで、コンデンサ機能をセラミック基板4に内蔵する構成の従来技術として、図9に示す構成や図10に示す構成などがある。図9に示す構成では、セラミック基板4の上面に、2層の導体層6a、6bを設けると共に、これら導体層6a、6bの間に誘電体層7を設けている。また、図10に示す構成では、セラミック基板(セラミック多層基板)4を構成する複数の基板のうちの1つの基板4aに貫通口8を設け、この貫通口8内に誘電体9を充填し、貫通口8の上下の開口部を閉塞すると共に誘電体9に接触するように層状の電極10a、10bを設けている。
【0005】
【発明が解決しようとする課題】
上記図9及び図10に示す構成のコンデンサ構造の電気容量Cは、次の式で求められる。
【0006】
【数1】
Figure 0004433583
但し、εは誘電体の比誘電率、εは真空の誘電率、Sは導体(電極)の面積、dは導体(電極)の対向する距離である。
【0007】
ここで、上記コンデンサ構造の電気容量Cを大きくするためには、比誘電率εが大きい材料からなる誘電体を用いれば良いが、このような比誘電率εが大きい誘電体は、現在のところ、安定した性能を得ることができないという問題があるので、実際には上記誘電体を用いることができない。即ち、現在は、安定した性能を得るために、比誘電率εが小さい誘電体を使用しなければならなかった。
【0008】
これに対して、上記コンデンサ構造の電気容量Cを大きくするための他の構成として、面積Sを大きくする構成が考えられる。しかし、面積Sを大きくするためには、セラミック基板の面積を大きくする必要が生ずるので、小形化という制約がある点で、上記構成も採用することができない。
【0009】
次に、上記コンデンサ構造の電気容量Cを大きくするための他の構成として、距離dを小さくする構成が考えられる。しかし、距離dを小さくするには、誘電体の厚み寸法を薄くしなければならず、誘電体の厚み寸法を薄くすると、異物の混入や欠けなどの欠陥が発生し易くなり、均一な誘電体層を形成することが非常に困難になり、性能の低下が避けられないという問題点があった。更に、上記距離dを小さくするには、セラミック基板(セラミック多層基板)を構成する1つの基板の厚み寸法を薄くしなければならず、基板割れ等が発生するおそれが高くなるという問題点があった。従って、実際には、上記距離dを小さくことは非常に困難であり、実現性がほとんどなかった。
【0010】
そこで、本発明の目的は、コンデンサ機能をセラミック基板に内蔵する構成としながら、その電気容量を大きくする構成を実現することができる配線基板を提供することにある。
【0011】
【課題を解決するための手段】
請求項1の発明においては、アルミナ若しくはガラスセラミック等からなる基板に3層以上の配線層を設けて成る配線基板において、前記基板内に縦方向に積み重なるように設けられた複数のホール部と、前記複数のホール部に充填されたコンデンサ用の充填体と、前記3層以上の配線層に、前記複数のホール部の各開口部を閉塞すると共に前記充填体に接触するように設けられた3層以上の導体とを備え、前記充填体を、微小な金属粒子の表面を誘電体層で覆った粒子で構成した。この構成によれば、2つの導体の間に充填された誘電体の実質的な厚み寸法を小さくすることができるので、コンデンサ機能を配線基板に内蔵する構成としながら、その電気容量を大きくすることができる。そして、上記構成の場合、誘電体の材料としては比誘電率の小さいものを使用でき、ホール部の開口部の面積を大きくする必要もなく、また、配線基板を構成する1つの基板の厚み寸法を薄くする必要もない。
【0015】
【発明の実施の形態】
以下、本発明を例えばアルミナ多層基板に適用した第1の実施例について、図1ないし図5を参照しながら説明する。まず、図3は、本実施例のアルミナ多層基板(配線基板)11の縦断面図である。この図3に示すように、アルミナ多層基板11は、例えば3枚のアルミナ製の基板12、13、14を重ねて構成されている。上記アルミナ多層基板11には、その上面(基板12の上面)に配線層15が設けられ、内部に3枚のアルミナ基板12、13、14の各間に位置して2層の配線層16、17が設けられ、下面(基板14の下面)に配線層18が設けられている。
【0016】
上記各配線層15〜18は、所要のパターン形状の導体パターン(配線パターン)から構成されている。そして、上記各導体パターンは、例えばWやMo等の導体で構成されている。
【0017】
また、アルミナ多層基板11における各配線層15〜18の導体パターンの対向する部位には、複数のビアホール(ホール部)19が適宜設けられている。これらビアホール19のうちの所望の1つのビアホース19aは、コンデンサ機能をアルミナ多層基板11内に設けるためのものであり、このビアホース19a内には、コンデンサ用の充填体20が充填されている。尚、この充填体20の製造方法については、後述する。また、コンデンサ用の充填体20を充填するビアホール19を2個以上設けても良い。
【0018】
一方、上記複数のビアホール19のうちのビアホース19a以外のビアホール19b、19c、………の内部には、導体21が充填されている。これら導体21により各配線層15〜19の導体パターンが接続されている。尚、上記導体21は、例えばWやMo等の導体で構成されている。
【0019】
また、このような構成のアルミナ多層基板11の上面には、抵抗体膜(図示しない)が例えば印刷及び焼き付けすることにより設けられていると共に、ICやベアチップ等の電子部品(図示しない)が例えば半田付け或いは導電性接着剤により取り付けられている。
【0020】
次に、上記構成のアルミナ多層基板11を製造する工程について簡単に説明する。まず、図4に示すように、3枚のアルミナの基板12、13、14に対応する3枚のアルミナシート(アルミナのグリーンシート)22、23、24を用意し、これら3枚のアルミナシート22、23、24の所定の位置にビアホール19(19a、19b、………)を形成する。尚、上記アルミナシート22、23、24の1枚の厚み寸法は、例えば0.1〜0.4mm程度である。
【0021】
続いて、WやMo等からなる導体ペースト25をアルミナシート22、23、24のビアホール19(19b、19c、………)内に、周知の方法(例えばスクリーン印刷)により充填する。これと共に、コンデンサ用の充填体20を構成する粉をバインダ(溶剤)によりペースト状の材料とした充填体ペースト26をアルミナシート22のビアホール19(19a)内に、周知の方法(例えばスクリーン印刷)により充填する。上記充填体20を構成する粉は、図2に示すように、微小な金属粒子(銅やニッケル等の微小粒子)27の表面を誘電体層(Ba、Ti等からなるガラス)28で覆った粒子29で構成されている。この粒子29及び上記充填体ペースト26の製造方法については、後述する。
【0022】
次に、各アルミナシート22、23、24の表面に、WやMo等からなる導体ペーストをスクリーン印刷することにより、配線層15〜18の導体パターンに対応する印刷パターン41〜44を形成する。この後、上記3枚のアルミナシート22、23、24を重ねると共に、重ねた状態で加圧して圧着する。
【0023】
続いて、上記3枚のアルミナシート22、23、24を圧着したものを、還元雰囲気中で例えば1600℃程度の温度で焼成する。これにより、図3に示すようなアルミナ多層基板11が製造される。この構成の場合、配線層15〜18、充填体20、導体21及び基板11は同時焼成されるように構成されている。
【0024】
次に、上記コンデンサ用の充填体20を構成する材料(粒子29)及びその製造方法について、図2を参照して説明する。上記充填体20は、図2に示すように、微小な金属粒子27の表面を誘電体層28で覆った粒子29で構成されている。この場合、金属粒子(金属粉)27としては、例えばCu、Ni、Mo、Wなどの比較的融点の高い金属の粒子が好ましい。そして、金属粒子27の粒径は、例えばアルミナシート22、23、24の厚み寸法(例えば0.1〜0.4mm程度)の1/10程度であることが好ましい。勿論、金属粒子27の粒径をもっと微細にしても良い。
【0025】
また、誘電体層28を構成する誘電体材料としては、例えば蒸気圧の低いSi、Ba、Ti等を主成分とするガラス成分が好ましく、これ以外の材料としては、Al、Ca、B、Mg、Na、K等のいずれかを主成分とするガラス成分等を用いるように構成しても良い。
【0026】
さて、上記粒子29を製造する具体的方法としては、次の4つの製造方法がある。まず、第1の製造方法について説明する。この方法では、最初に、例えばメタノール等の溶剤中に微細な金属粒子27と誘電体材料とを入れ、均一に分散されるまで混練し、乾燥させる。そして、この乾燥させたものに熱を加えることにより、誘電体材料の軟化温度以上となるように加熱する。これにより、均一に分散された金属粒子27の表面全体を誘電体材料が覆うようになった誘電体材料の固まりが生成される。
【0027】
続いて、上記固まりを粉砕させ、ボールミル等にて更に細かく粉砕させることにより、充填体20を構成する材料(粉)、即ち、所望の大きさの前記粒子29を生成することができる。この製造方法の場合、粉砕条件(時間・圧力)、並びに、金属粒子27と誘電体材料との配合比により、金属粒子27を覆う誘電体層28の膜厚を制御することができる。
【0028】
尚、上記製造方法においては、加熱温度よりも軟化温度が高い金属粒子27を使用する必要がある。加熱温度よりも軟化温度が低い金属粒子27を使用すると、加熱処理のときに、金属粒子27が軟化し、金属粒子27の粒径及び形状にばらつきが生ずるため、安定した特性の充填体を得ることができなくなり、コンデンサ機能の再現性に問題を生ずる。
【0029】
次に、第2の製造方法について説明する。この方法では、誘電体材料を例えばスパッタ法や蒸着等によって金属粒子27の表面に付着生成させることにより、前記粒子29を生成する。この製造方法の場合、金属粒子27を覆う誘電体層28の膜厚は、スパッタ法や蒸着における処理時間等の各種条件を調整することにより容易に制御することができる。
【0030】
また、上記第2の製造方法の場合、一般的に知られているように、金属粒子27の表面に形成された誘電体層28と、金属粒子27との機械的な接合が弱い。このため、誘電体層28を付着生成した後、金属粒子27の軟化温度よりも低い温度にて加熱処理を行うことが好ましい。この加熱処理を行うことにより、誘電体材料が軟化し、誘電体層28と金属粒子27との接合性を十分に確保することができる。尚、セラミック基板を製造する場合、必ず焼成工程を実行するので、この焼成工程によって上記加熱処理を実行する構成としても良い。
【0031】
一方、第3の製造方法として、金属粒子27を高温下に放置することにより、金属粒子27の表面を酸化させて該表面に酸化膜を形成する方法がある。この酸化膜は、絶縁性を有するため、誘電体材料とほぼ同様な機能(特性)を得ることができる。また、酸化膜の膜厚は、金属粒子27の材質と加熱温度と加熱時間とを調整することにより容易に制御することができる。
【0032】
次に、第4の製造方法について説明する。この方法では、金属粒子27と誘電体材料とをイオン溶液中に入れて温度を加えることにより熱分解させ、その後、霧吹き用のノズルにて大気中に噴射させる。これにより、噴射された金属成分は、液状の誘電体成分内にて、金属成分自身の表面張力により球形状となる。この後、誘電体成分が冷え固まることで、薄い誘電体層に覆われた微細な金属粉末(即ち、前記粒子29)を得ることができる。この方法の場合、金属成分と誘電体成分との比率を変えることにより、金属粒子を覆う誘電体層の膜厚を調整することができる。
【0033】
さて、上記した各製造方法で製造された粒子29をペースト状に加工して、スクリーン印刷用の充填体ペースト26を製造する。この場合、誘電体層28を有する粒子29と、約1600℃前後の焼成後において燃焼せずビアホール19内にて金属粒子間の隙間に残存するものであってアルミナシートに含まれるガラス成分に類似するガラスフリットと、一般的に厚膜材料に用いられ印刷に必要な粘性を得るためのエチルセルローズ等の溶剤・樹脂成分とを一緒に分散・混練させることにより、ペースト状に加工するように構成している。
【0034】
このような構成の本実施例によれば、図1及び図3に示すように、アルミナ多層基板11内に設けられたビアホール19a内にコンデンサ用の充填体20を充填し、配線層15に上記ビアホール19aの一方の開口部を閉塞すると共に充填体20に接触するように一方の導体15aを設け、配線層16にビアホール19aの他方の開口部を閉塞すると共に充填体20に接触するように他方の導体16aを設け、そして、前記充填体20を、微小な金属粒子27の表面を誘電体層28で覆った粒子29で構成した。
【0035】
この構成の場合、2つの導体15a、16aと充填体20(誘電体)とからコンデンサが構成される。そして、2つの導体15a、16aの間に充填された誘電体の実質的な厚み寸法を小さくすることができるので、コンデンサ機能をアルミナ多層基板11に内蔵する構成としながら、その電気容量を大きくすることができる。
【0036】
この構成の場合、2つの導体15a、16aの間に充填された誘電体の厚み寸法が小さくなる理由は、図2に示すように、2つの導体15a、16aの間に存在する誘電体の厚みdは、2つの導体15a、16aの間に存在する金属粒子27の表面を覆う誘電体層28の膜厚dαの総和となるためである。この場合、導体15a、16aの間に存在する金属粒子27の個数をNとすると、
d=dα×N
となる。
【0037】
そして、本実施例においては、誘電体の材料として比誘電率の小さいもの(即ち、特性が安定したもの)を使用することができ、ビアホール19aの開口部の面積を大きくする必要もなく、また、アルミナ多層基板11を構成する1つの基板12の厚み寸法を薄くする必要もない(即ち、いずれも従来構成(図10参照)と同じ程度で良い)。
【0038】
ここで、本実施例のアルミナ多層基板11の内部に作成された上記コンデンサの電気容量を実際に測定した結果(点A1と点A2)と、従来技術(図10参照)のコンデンサの電気容量を実際に測定した結果(点B1)とを図5に示す。
【0039】
この図5において、本実施例の点A1及び点A2の測定値は、次の通りの作成条件で作成されたアルミナ多層基板11の内部のコンデンサを測定した結果である。即ち、平均粒径が10μmのタンタル(Ta)の粒子に酸化処理を行うことにより、タンタル粒子の表面に酸化タンタル層(Ta層、即ち、誘電体層)を形成した粒子をペースト状に加工して、アルミナ多層基板11のビアホール19a内に充填した。このとき、上記酸化タンタル層の膜厚は、点A1の場合が約0.15μmであり、点A2の場合が約0.3μmである。そして、ビアホール19aの直径寸法は0.2mmであり、ビアホール19aの深さ寸法、即ち、アルミナシートの厚み寸法は、0.25mmである。
【0040】
これに対して、従来技術の点B1の測定値は、次の通りの作成条件で作成されたアルミナ多層基板11の内部のコンデンサを測定した結果である。即ち、酸化タンタルの粉末をペースト状に加工して、アルミナ多層基板11のビアホール19a内に充填した。そして、ビアホール19aの直径寸法は0.2mmであり、ビアホール19aの深さ寸法、即ち、アルミナシートの厚み寸法は、0.25mmである。従って、上記ビアホール内に充填された酸化タンタル層の厚み寸法は、250μmである。
【0041】
そして、図5から、点A1の電気容量は約12000μFであり、点A2の電気容量は約8000μFであり、点B1の電気容量は約1200μFであることがわかる。従って、本実施例のセラミック多層基板11の内部に作成されたコンデンサは、従来構成のものに比べて、電気容量をかなり大きくできたことが明確にわかる。
【0042】
また、上記第1の実施例の場合、アルミナ多層基板11内に作成したコンデンサの特性は、充填体ペースト26中の粒子29(即ち、表面に誘電体層28が形成された金属粒子27)の配合量を変えることで容易に制御することが可能である。
【0043】
更に、上記第1の実施例において、充填体20(充填体ペースト26)に配合するガラスフリットは、次のような条件に適合するものが用いられている。即ち、アルミナ多層基板11の焼成時におけるアルミナシートの熱収縮を緩和して、クラック等の発生を回避するために、充填体20の熱膨張係数とアルミナシート22の熱膨張係数のほぼ中間の熱膨張係数を有するガラスフリットを用いることが好ましい。
【0044】
また、上記熱収縮を緩和する構成として、充填体20の内部に多数の気孔を形成するように構成しても良い。この場合、上記多数の気孔を形成する方法としては、高温下で気化する有機ビーズ等を予め充填体ペースト26(充填体20)中に配合させておくことにより、アルミナ多層基板11の焼成工程時において上記有機ビーズ等が気化し、その部分が気孔となるのである。
【0045】
更に、上記第1の実施例においては、充填体20を挟むように形成された導体(電極)15a、16aは、一般的にアルミナシートに含まれるガラス成分によって接合性を得ている。このため、充填体20(充填体ペースト26)に配合するガラスフリットは、アルミナシートに含まれるガラス成分に類似するものを用いることが好ましい。この場合、充填体20に配合するガラスフリットとして、アルミナシートに含まれるガラス成分に類似するものを用いると、ビアホール19aの内周面と充填体20との接合性を十分に確保することができる。
【0046】
尚、いろいろな制約により、アルミナシートに含まれるガラス成分に類似するガラスフリットを用いることができない場合には、アルミナシートに含まれるガラス成分の中に含まれる少なくとも1つ以上の元素を含むガラスフリットを用いることが好ましい。
【0047】
また、上記第1の実施例において、充填体20の中の多数の粒子29の隙間に残存するもの(具体的には、ガラスフリット)としては、絶縁性を有する物質であれば良い。
【0048】
尚、上記第1の実施例では、アルミナ製の多層基板11に適用したが、これに限られるものではなく、例えばガラスセラミック製の多層基板に適用しても良い。このガラスセラミック多層基板は、低温焼成基板であり、例えば850〜900℃程度で同時焼成することにより製造することができる。
【0049】
図6は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一部分には同一符号を付している。上記第2の実施例では、基板12内に複数個である例えば3個のビアホール(ホール部)30a、30b、30cを横方向に並べて設け、これら3個のビアホール30a、30b、30c内に充填体20を充填している。そして、配線層15に、一方の導体15bを、上記3個のビアホール30a、30b、30cの一方の開口部を閉塞すると共に充填体20に接触するように設けた。また、配線層16に、他方の導体16bを、上記3個のビアホール30a、30b、30cの他方の開口部を閉塞すると共に充填体20に接触するように設けた。
【0050】
尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、この第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第2の実施例によれば、アルミナ多層基板11の内部に作成されたコンデンサの電気容量を、より一層大きくすることができる。
【0051】
図7は、本発明の第3の実施例を示すものである。尚、第1の実施例と同一部分には同一符号を付している。上記第3の実施例では、アルミナ多層基板11内に3層以上である例えば4層の配線層15〜18を設け、アルミナ多層基板11内に複数個である例えば3個のビアホール(ホール部)31a、31b、31cを縦方向に積み重なるように設けた。そして、上記3個のビアホール31a、31b、31c内に充填体20を充填した。更に、4層の配線層15〜18に、上記3個のビアホール31a、31b、31cの各開口部を閉塞すると共に充填体20に接触するように4層以上の導体15c〜18cを設けた。
【0052】
また、上記第3の実施例では、4層以上の導体15c〜18cを、1つおきに接続するように、即ち、導体15cと導体17cを接続して一方の導体とし、且つ、導体16cと導体18cを接続して他方の導体とするように構成した。これにより、アルミナ多層基板11の内部に作成されたコンデンサの構造は、いわゆるセラミック積層コンデンサの構造と類似した構造となる。
【0053】
尚、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、この第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、第3の実施例によれば、アルミナ多層基板11の内部に作成されたコンデンサの電気容量を、より一層大きくすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すものであり、アルミナ多層基板の内部に作成されたコンデンサ部分を示す縦断面図
【図2】充填体及び導体を拡大して示す縦断面図
【図3】アルミナ多層基板の縦断面図
【図4】積層する前の状態のアルミナシートの縦断面図
【図5】本実施例のアルミナ多層基板の内部に作成されたコンデンサの電気容量を測定した結果(点A1と点A2)と、従来技術(図10参照)のコンデンサの電気容量を測定した結果(点B1)とを示す特性図
【図6】本発明の第2の実施例を示す図3相当図
【図7】本発明の第3の実施例を示す図3相当図
【図8】従来構成を示す図3相当図
【図9】他の従来構成を示すコンデンサ部分の縦断面図
【図10】他の従来構成を示す図1相当図
【符号の説明】
11はアルミナ多層基板(配線基板)、12、13、14は基板、15、16、17、18は配線層、19はビアホール(ホール部)、20はコンデンサ用の充填体、21は導体、22、23、24はアルミナシート、26は充填体ペースト、27は金属粒子、28は誘電体層、29は粒子、30はビアホール(ホール部)、31はビアホール(ホール部)を示す。

Claims (1)

  1. アルミナ若しくはガラスセラミック等からなる基板に3層以上の配線層を設けて成る配線基板において、
    前記基板内に縦方向に積み重なるように設けられた複数のホール部と、
    前記複数のホール部に充填されたコンデンサ用の充填体と、
    前記3層以上の配線層に、前記複数のホール部の各開口部を閉塞すると共に前記充填体に接触するように設けられた3層以上の導体とを備え、
    前記充填体を、微小な金属粒子の表面を誘電体層で覆った粒子で構成したことを特徴とする配線基板。
JP2000229110A 2000-07-28 2000-07-28 配線基板 Expired - Fee Related JP4433583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000229110A JP4433583B2 (ja) 2000-07-28 2000-07-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000229110A JP4433583B2 (ja) 2000-07-28 2000-07-28 配線基板

Publications (2)

Publication Number Publication Date
JP2002043713A JP2002043713A (ja) 2002-02-08
JP4433583B2 true JP4433583B2 (ja) 2010-03-17

Family

ID=18722284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000229110A Expired - Fee Related JP4433583B2 (ja) 2000-07-28 2000-07-28 配線基板

Country Status (1)

Country Link
JP (1) JP4433583B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203699A (ja) * 2004-01-19 2005-07-28 Furukawa Electric Co Ltd:The 電子部品内蔵基板の製造方法
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
JP4510116B2 (ja) * 2008-06-20 2010-07-21 富士通株式会社 キャパシタの製造方法、構造体、及びキャパシタ
JP5321001B2 (ja) * 2008-11-17 2013-10-23 富士通株式会社 構造体、キャパシタ、及びキャパシタの製造方法

Also Published As

Publication number Publication date
JP2002043713A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
JP3633435B2 (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP4507012B2 (ja) 多層セラミック基板
CN106340362B (zh) 复合电子部件以及电阻元件
JP6113664B2 (ja) 抵抗体内蔵多層ガラスセラミック基板
JP3825326B2 (ja) 配線基板の製造方法
JP5409261B2 (ja) 電子部品搭載用基板の製造方法
CN101663924B (zh) 用于通路孔的导电组合物
JP4433583B2 (ja) 配線基板
US6007867A (en) Method of manufacturing a thick film circuit with improved dielectric feature definition
JP3121822B2 (ja) 導体ペーストおよび配線基板
JP3818030B2 (ja) 多層基板の製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
US7378049B2 (en) Method for producing ceramic substrate and electronic component module using ceramic substrate
JP2002043757A (ja) 多層基板及びその製造方法
JPH07201636A (ja) 積層電子部品及びその製造方法
JPH11163487A (ja) セラミック多層回路基板用導電ペースト
JPH0542159B2 (ja)
JP2005191310A (ja) ビア導体形成用導電ペーストおよびこれを用いた回路基板の製造方法
JP4334659B2 (ja) セラミック配線基板とその製造方法
JPS63209150A (ja) 低誘電率絶縁体基板
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JPH0133928B2 (ja)
JP2004319527A (ja) セラミック配線基板およびその製造方法
JPH09153681A (ja) 低温焼成基板製造用内蔵抵抗ペースト
JP4514301B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees