CN101354935B - 叠层电子部件及其制造方法 - Google Patents

Abstract

本发明涉及一种叠层电子部件及其制造方法，根据该方法，当在外部电极上电镀形成端子电极时，能够充分抑制电镀附着到多孔质素体的表面，能够防止产品可靠性降低。叠层电子部件(1)为具有叠层体(4)的PTC热敏电阻器，叠层体(4)包含由陶瓷构成的具有多个孔隙的多孔质素体(2)，和在多孔质素体(2)内形成的多个内部电极(3)，该叠层电子部件(1)具备至少一个通过层叠多孔质素体(2)和内部电极(3)而得到的单位结构(10)。在内部电极(2)上连接有外部电极(5、5)，进一步在其上通过电镀形成端子电极(7、7)。在多孔质素体(2)的多个孔隙中，以60％以上的填充率填充有树脂。

Description

叠层电子部件及其制造方法

技术领域

本发明涉及叠层电子部件及其制造方法，该层电子部件具备由陶瓷构成的素体和内部电极的叠层结构。

背景技术

通常，将具有陶瓷素体、内部电极和外部电极的热敏电阻器、电容器、电感器、LTCC(低温共烧结陶瓷)、变阻器或由它们的复合体构成的叠层电子部件，搭载在印刷布线基板等布线基板上，并且将外部电极焊接在规定的连接位置上。此时，在例如由Ag构成的外部电极(基底电极)上，通过电镀形成由Ni层和Sn层构成的端子电极，使用这样的电极，能够提高使用焊锡与基板的接合性，提高生产性。

例如，在专利文献1中公开了如下电子部件：在形成这样的端子电极的电镀工序中，为了防止由于电镀电解液向部件素体浸入而引起的叠层电子部件的电性能恶化，在电子部件的陶瓷素体的表面部分存在的全部细孔中，含浸硅树脂或者酚醛树脂。

[专利文献1]日本特许第270097号公报

发明内容

因此，本发明人对于在外部电极上电镀形成端子电极的上述各种叠层电子部件的物理性能和电性能进行了研究，其结果发现：例如，特别是在PTC(正温度系数，Positive Temperature Coefficient)热敏电阻器这样的具有多孔陶瓷素体的叠层电子部件中，端子电极金属往往镀覆到素体表面或表面部、甚至到达素体内部，由此，导致外部电极之间的绝缘性能降低或者容易发生短路，偶尔镀覆还会到达内部电极，产生丧失产品功能的问题。

具体地说，在PTC热敏电阻器的两端形成外部电极(基底电极)，通过滚筒镀覆电镀形成Ni/Sn端子电极时，对陶瓷素体的全面实施镀覆。利用EPMA(电子探针微观分析仪，Electron-Probe Microanalyzer)检查该素体剖面的Ni及Sn元素分布的结果，发现在表层部附着大量的Ni，在更深的部位也附着有Ni。由此推定：电镀液浸入到到达内部电极的开孔(开放的孔洞)的内部，通过从内部电极供电，镀覆从素体内部附着·生长。这样的镀覆向素体上附着的现象，在采用催化剂的无电解电镀和不采用催化剂通过接触法开始无电解电镀的情形下，也同样可以看到，在该情形下，镀覆也从达到内部电极的开孔(开放的孔洞)的内部附着·生长。对此，使用在上述专利文献1中公开的现有方法，对陶瓷素体全面地含浸硅树脂的情况下，确认到：根据树脂的含浸条件不同，有时不能充分抑制镀覆对陶瓷素体的附着。

因此，本发明是鉴于这样的情况而完成的，其目的在于提供一种叠层电子部件及其制造方法，根据该方法，即使在外部电极上通过镀覆形成端子电极的情况下，也能够充分抑制对由陶瓷构成的多孔质素体表面的镀覆，由此，能够防止产品的可靠性降低。

为了解决上述问题，本发明人着眼于，在叠层电子部件的多孔质陶瓷素体的表面上发生镀覆附着得到的素体材料的物理性能和此时的条件，与在其素体的孔隙中含浸树脂时的树脂填充率的关系，进行了潜心研究，其结果完成了本发明。即，根据本发明的叠层电子部件具备：叠层体，其具有主要由陶瓷构成并且含有多个孔隙的多孔质素体(多孔质陶瓷素体)，和在该多孔质素体内设置的至少一个内部电极；与内部电极连接的外部电极；在外部电极上通过电镀形成的端子电极。多孔质素体的多个孔隙中以60％以上的填充率填充有树脂。

此外，本发明的多孔质素体中含有的“孔隙”，是与日本工业标准JIS Z2500和JIS Z2501中规定的“气孔”相同的。而且，所谓多孔质素体中的树脂的“填充率”是按照如下方法测定得到的值。即，首先，将通过电镀形成端子电极之前的状态的叠层电子部件，在大气压下在150℃干燥1小时使水分蒸发后，测定其重量(重量m1)。接下来，在使该叠层电子部件浸渍在水中的状态下在真空中保持30分钟，从而使孔隙中含浸水，测定其重量(重量m2)。然后，将该叠层电子部件在大气压下在200℃干燥1小时后，以在外部电极上不附着树脂的方式、在多孔质素体中含浸未固化的树脂(在聚合性树脂的情形下是单体)，并使该树脂干燥固化(加热固化，聚合)后，测定其重量(重量m3)。之后，在用下述式(1)表示的关系式中代入上述重量m1、m2、m3和树脂在干燥固化状态下的密度ρ，算出树脂的“填充率”。

填充率(％)＝100×(m3—m1)/{(m2—m1)×ρ}...(1)

在这样构成的叠层电子部件中，由于在多孔质素体的孔隙中填充有树脂，在多孔质素体中开口的孔隙(开孔：开放的孔洞)被树脂所闭塞，所以在外部电极上通过电镀形成端子电极时，抑制了电镀液从那样的开孔浸入到多孔质素体的内部，从而导致电镀液达到内部电极上，电镀附着·生长。于是，根据本发明人的知识，当该树脂的填充率为60％以上时，确认了电镀向多孔质素体表面上的附着率(电镀附着面积相对于露出面积的比例)被充分低地抑制在约5％以下。此外，在多孔质素体的露出面上，优选在其几乎整个面上形成树脂层时，该阻挡效果进一步提高，所以更适合。

而且，确认了采用与上述专利文献1中公开的现有技术相同的方法得到的PTC热敏电阻器，在提供给回流等加热处理中、或者由于安装时的加热和运行时的升温等而暴露于高温环境下的情形下，根据树脂的含浸条件不同，而产生了高温下的电阻值显著地降低这样的PTC特性不合格。推测这可能是因为，在PTC热敏电阻器等电子部件的焊接时使用的焊料在加热时流入到多孔质素体的开孔内部，该残留的焊料使陶瓷制的素体被还原而导致的。

相对于此，确认了根据本发明的叠层电子部件能够显著地抑制这样的PTC特性不合格的发生，尤其是当多孔质素体中的树脂的填充率为70％以上时，充分地抑制将叠层电子部件安装在布线基板等上时或者之后焊料流入到多孔质素体的内部，可以使特性不合格的发生比例(频率)显著降低。

而且，对采用上述现有方法得到的PTC热敏电阻器的温度特性进行评价的结果，还确认了，根据树脂的含浸条件不同，产生了显著量的从陶瓷素体中产生发泡(即“爆破”)的个体。将这个现象被认为是因为，当采用现有技术的方法时，由于陶瓷素体的表面的细孔被闭塞，素体内部残存孔隙，所以当暴露于高温下时，孔隙内部的空气发生膨胀破裂而引起的。

相对于此，确认了根据本发明的叠层电子部件能够有效地抑制这样的“爆破”的发生，特别是当多孔质素体中的树脂的填充率在80％以上时，还能够显著降低“爆破”的发生比例(频率)。

而且，多孔质素体是被烧结的素体(烧结体)，在其烧结密度(实测密度/理论密度×100％)在90％以下的情形下，本发明更加有用。即，根据本发明者的研究，在采用烧结密度超过90％的素体作为多孔质素体的情形下，几乎不能确认在电镀形成端子电极时在多孔质素体的表面上发生了电镀附着，而当烧结密度在90％以下时，随着烧结密度的降低，确认了多孔质素体表面上的电镀附着率急剧增大。推测这是由于，当多孔质素体的烧结密度超过90％时，几乎不会产生开孔(开放的孔洞)，即使产生了孔隙也多数是闭孔(封闭的孔洞)，电镀液不会浸入，而与此相对地，当高烧结密度为90％以下时，开孔的数量和相对于全部孔隙的比例急增。因此，当使用具有能够形成这样大量的开孔的烧结密度90％以下的多孔质素体的叠层电子部件时，能够进一步良好地实现本发明的作用效果。

而且，当还具有覆盖外部电极的保护层时，在外部电极的表面上电镀端子电极时，能够确实防止电镀液对外部电极的腐蚀，所以是合适的。

进一步地，根据本发明的叠层电子部件的制作方法是用来有效地制造本发明的叠层电子部件的方法，该方法具有：在主要由陶瓷构成并且含有多个孔隙的多孔质素体内设置至少一个内部电极从而形成叠层结构体的工序；通过烧结叠层结构体而形成叠层体(烧结体)的工序；以与叠层体的内部电极电连接的方式在叠层体上涂布导电膏的工序；烧结导电膏形成外部电极的工序；使多孔质素体中含浸树脂，以60％以上、优选70％以上、更优选80％以上的填充率在多个孔隙中填充树脂的工序；通过电镀在外部电极上形成端子电极的工序。

根据本发明的叠层电子部件及其制造方法，因为多孔质素体中含有的多个孔隙以60％以上的填充率被树脂所填充，所以即使通过电镀形成端子电极，也抑制了电镀液从多孔质素体的开孔浸入而流入到内部电极，从而充分地抑制了电镀向多孔质素体的附着，所以能够消除制品的可靠性降低这样的不良情况的发生，而且，还能够有效地防止施加高温时的特性不合格的发生和高温下的“爆破”的发生。

附图说明

图1是表示根据本发明的叠层电子部件的第1实施方式的概略结构的剖面图。

图2是表示以60％以上的填充率填充树脂的多孔质素体2的一例实物的表层剖面的放大照片。

图3是表示制造叠层电子部件的顺序的一个举例的工序图。

图4是表示制造叠层电子部件的顺序的一个举例的工序图。

图5是表示制造叠层电子部件的顺序的一个举例的工序图。

图6是表示制造叠层电子部件的顺序的一个举例的工序图。

图7是表示制造叠层电子部件的顺序的一个举例的工序图。

图8是表示根据本发明的叠层电子部件的第2实施方式的概略结构的剖面图。

图9是表示相对于多孔质素体的树脂填充率的，表面电镀附着率、安装后特性不良率、爆破试验中的不良发生率的曲线图。

图10是树脂填充率0％(电镀附着率100％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片。

图11是树脂填充率0％(电镀附着率100％)的比较例的PTC热敏电阻器的多孔质素体的表层部的剖面放大照片。

图12是表示用EPMA观察树脂填充率0％(电镀附着率100％)的比较例的PTC热敏电阻器的多孔质素体的表层部的断面时的Ni元素分布图。

图13是表示用EPMA观察树脂填充率0％(电镀附着率100％)的比较例的PTC热敏电阻器的多孔质素体的表层部的断面时的Sn元素分布图。

图14是树脂填充率42％(电镀附着率31％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片。

图15是树脂填充率42％(电镀附着率31％)的比较例的PTC热敏电阻器的多孔质素体的表层部的剖面放大照片。

图16是树脂填充率56％(电镀附着率9.1％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片。

图17是树脂填充率56％(电镀附着率9.1％)的比较例的PTC热敏电阻器的多孔质素体的表层部的剖面放大照片。

图18是树脂填充率82％(电镀附着率3.2％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片。

图19是树脂填充率82％(电镀附着率3.2％)的比较例的PTC热敏电阻器的多孔质素体的表层部的剖面放大照片。

图20是树脂填充率98％(电镀附着率0.5％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片。

图21是树脂填充率98％(电镀附着率0.5％)的比较例的PTC热敏电阻器的多孔质素体的表层部的剖面放大照片。

图22是表示多孔质素体表面的电镀附着率相对于多孔质素体的烧结密度的曲线图。

符号说明：

1，9叠层电子部件；2多孔质素体；3内部电极；4叠层体(烧结体)；5外部电极；7端子电极；7a Ni层；7b Sn层；8保护层；10单位结构；40、41叠层结构体

具体实施方式

下面参考附图说明本发明的实施方式。在图中，相同的部件用同一符号表示，省略了重复说明。此外，只要不是特别限定的，上下左右等位置关系就是基于附图所示的位置关系。而且，附图中的尺寸比率不限于图示的比率。此外，下面的实施方式是用于说明本发明的例示，其意思不是将本发明限于其实施方式。此外，在不脱离本发明精神的情况下，可以进行各种各样的变形。

<第1实施方式>

图1是表示根据本发明的叠层电子部件的第1实施方式的概略结构的剖面图。叠层电子部件1是具有叠层体4的PTC热敏电阻器，该叠层体4含有由陶瓷构成的具有多个孔隙的多孔质素体2，和在多孔质素体2内形成的多个内部电极3。换言之，叠层电子部件1包括至少一个通过层叠多孔质素体2和内部电极3得到的单位结构10。更具体地说，具有在叠层体4的一端侧面露出的端部的内部电极3，和具有在叠层体4的另一端侧面露出的端部的内部电极3，互相交替地层叠。

在叠层体4的两个侧面上设置有覆盖该侧面的外部电极5、5，各外部电极5与从叠层体4的一端侧面露出的内部电极3的组、或从叠层体4的另一端侧面露出的内部电极3的组电连接。

进一步地，在外部电极5、5的外侧通过电镀形成端子电极7、7。这些端子电极7、7和例如布线基板(未图示)上的电极通过焊料等接合。各端子电极7例如具有包含从外部电极5侧层叠形成的Ni层7a和Sn层7b的2层结构。Ni层7a防止Sn层7b和外部电极5的接触，起到防止由Sn引起的外部电极5的腐蚀的阻挡金属的作用，其厚度例如为2μm左右。此外，Sn层7b具有提高焊料可润性的功能，其厚度例如为4μm左右。

根据本实施方式，在制作作为叠层电子部件1的PTC热敏电阻器的情况下，如前所述，多孔质素体2必须由陶瓷、具体地说由半导体陶瓷构成，更具体地说，例如由钛酸钡类陶瓷构成。在钛酸钡类陶瓷中，根据需要，Ba的一部分可以被Ca、Sr、Pb等置换，或者，Ti的一部分可以被Sn、Zr等置换。此外，作为为了得到钛酸钡类半导体陶瓷而添加的施主元素(donor element)，可以使用La、Y、Sm、Ce、Dy、Gd等稀土类元素，或者Nb、Ta、Bi、Sb、W等过渡元素。而且，根据需要可以在钛酸钡类半导体陶瓷中适当添加SiO₂或Mn等。

如上所述，通过用钛酸钡类半导体陶瓷形成该多孔质素体2，很好地得到了在居里温度时电阻急剧上升的PTC热敏电阻特性(PTC特性)。作为该PTC热敏电阻器的用途，例如是过电流保护、定温发热体、过热检测等。

作为用于形成多孔质素体2所采用的钛酸钡类陶瓷粉末的合成方法，虽然不特别限定，但是例如可以使用水热法、加水分解法、共沉淀法、固相法、溶胶凝胶法等，根据需要可以进行煅烧。

此外，多孔质素体2的多个孔隙被树脂填充，填充率为60％以上，优选70％以上，更优选80％以上。树脂填充率在60％以上时，电镀形成端子电极7时，能够充分抑制由于电镀液从多孔质素体2中包含的开孔(开放的孔洞)浸入到多孔质素体2的内部而引起的、电镀液到达内部电极、电镀附着·生长。此外，多孔质素体2的树脂填充率在70％以上时，能够显著降低在安装叠层电子部件1时等担心的焊剂流入·残留在多孔质素体内引起的特性不良的发生比率，特别是，当树脂填充率在80％以上时，在叠层电子部件1暴露于高温时，能够显著抑制由孔隙内部的空气膨胀破裂引起的“爆破”的发生可能性。

此外，在多孔质素体2的露出面上，优选基本全面地形成树脂层时，其阻挡效果更高，所以是合适的。此外，至于多孔质素体2表面的树脂层覆盖率，只要在处理上没有特别的不方便，覆盖率高时更能防止电镀液浸入开孔(开放的孔洞)中，因此是优选的。

在此，图2是表示以60％以上的填充率填充树脂的多孔质素体2的一例实物的表层剖面的放大照片。在多孔质素体2的内部形成有多个孔隙，确认到了多个开孔与内部孔隙连通，如图所示，在多个开孔被树脂填充的同时，在多孔质素体2的表面上形成有树脂层。

在多孔质素体2的孔隙填充中使用的树脂种类并不特别限制，只要能含浸在多孔质素体2内，然后能够使其固化，就可以是单体、聚合物和预聚物(低聚物)中的任何一种，在含浸后通过聚合反应而使树脂固化的情况下，例如优选是环氧类树脂、酚醛类树脂、加成聚合型(加成聚合反应性)的硅类树脂，其中，优选使用加成聚合型。作为用于得到加成聚合型树脂的单体，例如可举例具有不饱和反应基团的单体、特别优选具有(甲基)丙烯酰基、乙烯基或者它们的衍生基的单体。

当使用脱水缩聚型树脂时，聚合时生成反应产物水，通过从多孔质素体2的孔隙内部放出这些水会产生孔隙，而当使用加成聚合型树脂时，由于聚合固化时不产生水，因此抑制了孔隙的产生，与使用脱水缩聚型树脂的情况相比，能够进一步提高多孔质素体2的孔隙填充率。

此外，多孔质素体2是烧结体，其烧结密度并不特别限制，但烧结密度在90％以下的情况下，显著体现上述树脂填充效果。即，多孔质素体2的烧结密度超过90％的情况下，在电镀形成端子电极7时，在多孔质素体2表面附着的电镀达不到显著量，与此相比，烧结密度在90％以下时，伴随着烧结密度的降低，由于多孔质素体2的开孔的量和比例增加，向多孔质素体2的表面的电镀附着率有急剧增加的倾向。但是，当多孔质素体2是能够形成如此多的开孔的烧结密度在90％以下的情况下，由于其开孔被树脂填充，因此能够有效地抑制向多孔质素体2表面的电镀附着。

一方面，在内部电极3方面，从能够可靠地实现与多孔质素体2之间的欧姆接触这一点出发，例如，使用以Ni、Cu或者Al作为主成分的材料，也可以是它们的合金或者复合材料，通过使用能够低温烧结的多孔质素体2，可以使用熔点比Ni(熔点：1450℃)低的Cu(熔点：1083℃)或Al(熔点：660℃)。

另一方面，外部电极5例如通过向叠层体4的侧面的导电膏的涂覆和烧结而得到。作为用于形成外部电极5的导电膏，例如主要包含玻璃粉末、有机媒介(粘合剂)和金属粉末，通过导电膏的烧结，有机媒介挥发，最终形成包含玻璃成分和金属成分的外部电极5。此外，在导电膏中，根据需要可以添加粘度调节剂、无机结合剂、氧化剂等各种添加剂。

根据本实施方式，外部电极5例如包含作为金属成分的Ag和Al等，通过使Al等存在于，作为内部电极3的构成成分的Ni、Cu或Al与在外部电极5中包含Ag的接合部位，能够增大内部电极3和外部电极5之间的接合面积，由此在能够充分降低连接电阻的同时，还能够提高内部电极3和外部电极5的机械接合强度。

下面参考图3～图7说明根据上述实施方式的叠层电子部件1的制造方法。图3～图7是表示叠层电子部件1的制造顺序的一个例子的工序图。

首先，按规定的量混合作为原料的BaCO₃、TiO₂和硝酸Sm溶液，将纯水和锆球一同放入聚乙烯制的罐中，粉碎混合5小时之后，蒸发干燥混合液，在1100度煅烧所得到的混合粉。

然后，再使用纯水和锆球对煅烧粉用球磨机进行进行5～30小时的粉碎之后，进行蒸发干燥，得到钛酸钡类半导体陶瓷粉末。例如，得到组成为(Ba_0.9985Gd_0.0015)_0.995(Ti_0.9985Nb_0.0015)O₃的钛酸钡类半导体陶瓷粉末。

然后，在得到的粉末中添加有机溶剂、有机粘合剂和增塑剂等，成为陶瓷浆料之后，通过刮刀法成型，得到图3所示的片状多孔质素体2，所谓的陶瓷生片(ceramic green sheet)。

然后，如图4所示，在片状多孔质素体2上，通过丝网印刷包含作为金属成分的Ni、Cu或Al的导电膏，形成内部电极3的图形。

接下来，如图5所示，将形成有内部电极3的多个多孔质素体2和没有形成有内部电极3的多个多孔质素体2交替层叠，再对其加压而得到叠层结构体40。

然后，如图6所示，切断叠层结构体40，分割为各个叠层结构体41。成为内部电极3的端部从切断后的叠层结构体41的侧面露出的状态。

然后，在大气中对叠层结构体41进行脱粘合剂处理之后，在H₂/N₂＝3/100的强还原气氛中进行在1300℃的2小时烧结，得到烧结的叠层体4。其后，在大气中600℃～1000℃的温度实施1小时的再氧化处理。

接下来，如图7所示，在叠层体4的侧面，涂覆含有Ag和Al等的导电膏，在大气中600℃～1000℃的温度烧结1小时～数小时，以形成外部电极5。

然后，对多孔质素体2实施树脂填充。作为填充方法并不特别限制，可以例示下列方法：(1)在用适当材料覆盖外部电极5、5的一部分的状态下，将多孔质素体2全体浸渍在液状未固化的树脂(如果是聚合性树脂，就是单体、预单体，以下相同)中，并保持规定时间，从而在多孔质素体2的孔隙内含浸树脂，其后，实施加热使树脂固化的方法；(2)不覆盖外部电极5、5的一部分，将多孔质素体2全体浸渍到未固化树脂中，从而在多孔质素体2的孔隙内含浸树脂，用溶剂等除去在外部电极5、5处附着的树脂，然后实施加热使树脂固化的方法；(3)从多孔质素体2的露出面压入未固化树脂的方法等。

此外，1次或者多次反复地含浸树脂，通过适当调整其次数，能够调节多孔质素体2的树脂填充率，含浸次数多的话，就能够进一步提高树脂的填充率。或者，通过调节树脂粘度也能够调节多孔质素体2的树脂填充率。此外，还根据树脂的种类，例如在硅系树脂的情况下，作为加热固化条件，可以举例在70℃加热30分钟之后进一步在180℃加热1小时的方法。进一步，通过加热聚合固化单体或预聚体时，应促进多孔质素体2表面的树脂层的交联，如果是兼具紫外线固化型的树脂，则可以同时进行紫外线照射和加热。

进一步，如图2所示，在多孔质素体2的表面上形成树脂层时，在多孔质素体2中含浸树脂之后，在不洗净多孔质素体2或者以不充分洗净的状态实施加热固化即可。

进一步，如图1所示，在外部电极5的表面上通过电镀依次堆积Ni层7a和Sn层7b而形成端子电极7。例如，在形成Ni层7a时采用滚筒镀覆方式，使用瓦特浴析出2μm的Ni。此外，在形成Sn层7b时采用滚筒镀覆方式，使用中性锡镀浴析出4μm的Sn。由此，在端子电极7上或者未图示的布线基板的电极上形成焊料，通过熔融该焊料来电连接端子电极7与基板的电极。

根据这样的叠层电子部件1的制造方法，可以在大气氛围中烧结外部电极5用的导电膏。这样，与在还原气氛中烧结的情况相比，由于容易控制气氛，因此能够降低制造成本。此外，如上所述，特别是制造PTC热敏电阻器时，当在还原气氛中烧结外部电极形成用导电膏时，叠层体没有表现PTC特性，但是，根据本发明能够在形成外部电极5的同时维持叠层体4的PTC特性。

<第2实施方式>

图8是表示根据本发明的叠层电子部件的第2实施方式的概略结构的剖面图。除了以覆盖外部电极5的方式在外部电极5的表面形成包含作为金属成分的Ag的覆盖层8之外，叠层电子部件9具有与图1所示的叠层电子部件1相同的结构。该覆盖层8例如可以通过印刷·烧结含Ag的导电膏来形成。此外，虽然省略了图示，但是在图8中，端子电极7、7叠层形成在覆盖层8、8的外侧。

根据如此结构的叠层电子部件9，通过在外部电极5的表面形成覆盖层8，能够更进一步确实地防止在外部电极5中包含的Al等被用于形成如图2所示的端子电极7的电镀液所腐蚀。

此外，如上所述，本发明并不限于上述各实施方式，在不脱离其精神的范围内可以进行适当变更。例如，在叠层电子部件1中，可以在形成外部电极5之前进行多孔质素体2的树脂含浸；在叠层电子部件9中，也可以在外部电极5的形成之前或者形成之后、或者在形成覆盖层8之后，进行多孔质素体2的树脂含浸。此外，多孔质素体2只要是陶瓷即可，不一定必须是半导体陶瓷。例如，在制造叠层陶瓷电容器作为叠层电子部件1、9的情况下，多孔质素体2可以使用由绝缘性的陶瓷构成的材料。此外，内部电极3只要形成至少1个以上即可。

【实施例】

下面说明本发明的实施例，本发明并不限于这些实施例。

<PTC热敏电阻器的制造>

与上述制造顺序相同地制造了3.2mm×1.6mm×0.5mm尺寸的叠层体4，其具有由组成为(Ba_0.9985Gd_0.0015)_0.995(Ti_0.9985Nb_0.0015)O₃构成的多孔质素体2和由Ni构成的多个内部电极3。在该叠层体4的侧面，涂覆Al和Ag的含有比例各不相同的导电膏，在大气中600℃下烧结形成外部电极5。在该多孔质素体2中含浸加成聚合型硅系单体之后，在70℃加热30分钟、然后在180℃加热1小时的加热条件下，将树脂聚合固化。然后，在外部电极5、5上形成端子电极7、7，其通过滚筒镀覆使用瓦特浴形成厚度2μm的Ni、使用中性锡镀浴形成厚度4μm的Sn而完成，从而得到作为叠层电子部件的PTC热敏电阻器。

(实施例1～5)

改变对烧结密度为80％的多孔质素体2的树脂填充率，按照上述PTC热敏电阻器的制造顺序，分别制造多个本发明的树脂填充率60％以上的5种PTC热敏电阻器。此外，通过进行1次或者反复进行多次含浸，适当调节含浸次数，从而调节树脂填充率。

(比较例1)

除了在烧结密度为80％的多孔质素体中含浸·填充树脂之外，按照上述PTC热敏电阻器的制造顺序，制造多个树脂填充率为0％的PTC热敏电阻器。

(比较例2～4)

改变烧结密度为80％的多孔质素体的树脂填充率，按照上述PTC热敏电阻器的制造顺序，制造多个树脂填充率不足60％的PTC热敏电阻器。

(试验评价1)

对在各实施例和比较例中得到的PTC热敏电阻器，测定评价多孔质素体表面的镀覆附着率(％)、PTC热敏电阻器安装到布线基板上后的特性不良发生率(％)、爆破试验中的不良发生率(％)。表面镀覆附着率(％)由镀覆后区域的面积相对于PTC热敏电阻器的多孔质素体的露出面积而算出。此外，安装后的特性不良发生率(％)，通过回流焊处理将各PTC热敏电阻器中的100个样品安装到布线基板上之后，由在200℃的电阻值比回流焊之前的电阻值降低10％的个数的比例来算出。此外，在爆破试验中的不良发生率(％)，由将各PTC热敏电阻器中的100个样品浸渍在260℃的硅油中时，多孔质素体发泡的个数比例算出。结果归纳并示于表1中。此外，图9是将表1的数据图形化的结果。

表1

 

孔隙填充率(％)	0	31	42	56	62	71	82	91	98
										表面镀覆附着率(％)	100	53	31	9.1	5.1	4.5	3.2	1.2	0.5
安装后特性不良发生率(％)	35	19	11	3	1	0	0	0	0
										爆破试验中的不良发生率(％)	100	45	33	18	9	2	0	0	0

从表1和图9可知：多孔质素体2的树脂填充率在60％以上时，能够充分抑制多孔质素体表面的镀覆附着率，此外，其填充率在70％以上时，能够充分改善PTC热敏电阻器安装到布线基板上之后的特性不良发生率，此外，其填充率在80％以上时，确认能够充分降低爆破试验中的不良发生率。

此外，图10和图11分别是树脂填充率0％(镀覆附着率100％)的比较例的PTC热敏电阻器的多孔质素体的平面外观照片和其表层部的剖面放大照片，图12和图13是表示用EPMA观察其剖面时的Ni和Sn各自的元素分布图。根据这些结果可知：在多孔质素体中没有含浸·填充树脂的PTC热敏电阻器中，多孔质素体表面具有金属光泽，此外，直到多孔质素体内部的深区域都浸入有Ni。

此外，图14和图15、图16和图17、图18和图19、图20和图21分别是树脂填充率42％(镀覆附着率31％)、树脂填充率56％(镀覆附着率9.1％)的比较例的PTC热敏电阻器、树脂填充率82％(镀覆附着率3.2％)、树脂填充率98％(镀覆附着率0.5％)的实施例的PTC热敏电阻器的各多孔质素体的平面外观照片和它们的表层部的剖面放大照片。

(参考例1～6)

改变多孔质素体2的烧结密度，以与比较例1相同的顺序制造PTC热敏电阻器，评价烧结密度和多孔质素体表面的镀覆附着率的关系，结果示于表2这。此外，图22是将表2的数据图形化的结果。

表2

 

烧结密度(％)	80	85	90	93	95	98
							素体表面的镀覆附着率(％)	100	98	85	35	16	5

从表2和图22可知：多孔质素体的烧结密度在90％以下的情况下，镀覆附着率超过80％，镀覆附着显著；而当烧结密度超过90％时，镀覆附着率急剧下降，甚至到基本上不发生镀覆附着的程度。

本发明可以广泛应用于热敏电阻器、电容器、电感器、LTCC(低温共烧结陶瓷)、变阻器、由这些复合部件构成的叠层电子部件等，和具备它们的机器、装置、系统、设备等以及它们的制造中。

Claims (3)

1.一种叠层电子部件，其特征在于，

具备：

叠层体，其具有主要由陶瓷构成的并且含有多个孔隙的被烧结的多孔质素体和在该多孔质素体内设置的至少一个内部电极；

与所述内部电极连接的外部电极；

在所述外部电极上通过电镀形成的端子电极，

所述被烧结的多孔质素体是在所述多个孔隙中以80％以上的填充率填充加成聚合型的硅类树脂而得到的。

2.如权利要求1所述的叠层电子部件，其特征在于，

所述被烧结的多孔质素体的烧结密度在90％以下。

3.一种叠层电子部件的制造方法，其特征在于，

具有：

在主要由陶瓷构成并且含有多个孔隙的多孔质素体内设置至少一个内部电极而形成叠层结构体的工序；

通过烧结所述叠层结构体而形成叠层体的工序；

以与所述叠层体的内部电极电连接的方式在所述叠层体上涂覆导电膏的工序；

通过烧结所述导电膏而形成外部电极的工序；

在所述被烧结的多孔质素体内浸渍加成聚合型的硅类树脂，从而在所述多个孔隙中以80％以上的填充率填充树脂的工序；

通过电镀在所述外部电极上形成端子电极的工序。

Images