JP2004172367A - 積層型セラミック電子部品およびその製造方法 - Google Patents
積層型セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2004172367A JP2004172367A JP2002336420A JP2002336420A JP2004172367A JP 2004172367 A JP2004172367 A JP 2004172367A JP 2002336420 A JP2002336420 A JP 2002336420A JP 2002336420 A JP2002336420 A JP 2002336420A JP 2004172367 A JP2004172367 A JP 2004172367A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- external electrodes
- section
- base
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】セラミック材料からなる基体部の表面の絶縁膜が薄く均一で、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触不良のない積層型セラミック電子部品およびその製造方法を提供する。
【解決手段】外部電極５を形成する前のセラミック材料からなる基材部１の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜６を形成した後、基体部１の端面に外部電極５を形成する。ＳｉＯｘの連続した均一な厚みの絶縁薄膜６により基材部１表面が覆われ、絶縁性が向上する。また、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触が良好となる。
【選択図】 図１
【解決手段】外部電極５を形成する前のセラミック材料からなる基材部１の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜６を形成した後、基体部１の端面に外部電極５を形成する。ＳｉＯｘの連続した均一な厚みの絶縁薄膜６により基材部１表面が覆われ、絶縁性が向上する。また、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触が良好となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば電気回路における過電圧に対する保護のために用いられる積層型バリスタ、あるいは積層型コンデンサ、積層型インダクタ等の積層型セラミック電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
積層型セラミック電子部品は、グリーンシートと言われる薄板状に成形したセラミックの未焼成体を所要数積層して焼成したもので、これに電極を形成してチップ型電子部品とする。
【０００３】
図５は、従来の一般的な積層型バリスタの構造を示す一部切欠斜視図である。この図に示されているように、従来の積層型バリスタは、セラミック層１００の内部に長方形状の内部電極層１０１ａと１０１ｂとを所定の間隔を隔てて交互に、かつ内部電極層１０１ａ，１０１ｂとが相対向する端面に露出するように積層し、積層体の両端面に外部電極１０２を形成したものである。図５には、内部電極層１０１ａ，１０１ｂをそれぞれ１つのみ図示しているが、実際には、複数の内部電極層１０１ａ，１０１ｂを交互に複数配置することもある。
【０００４】
図５に示す従来の積層型バリスタの製造方法を、図６および図７を用いて説明する。図６は従来の積層型バリスタの製造工程を示すフローチャート、図７は積層前のグリーンシートの構成を示す分解斜視図である。なお、図７には積層型バリスタの１個分の構成を示しているが、実際には、広いグリーンシートに多数個分を同時に形成して途中の工程で積層型バリスタ単体に切断する。
ステップＳ１：配合
所定量のセラミック原料と精製水を秤量し、粉砕用玉石入りのプラスチック容器に投入する。セラミック原料は、ＺｎＯを主成分とし、これに微量のＰｒ６Ｏ１１とＣｏＯおよびＣａＣＯ３を加えたものとする。
ステップＳ２：混合
セラミック原料と精製水の入ったプラスチック容器を、回転台を用いて回転混合し、セラミック原料を粉砕する。
ステップＳ３：乾燥
混合終了後に、粉砕用玉石を残し、セラミック原料と精製水が混合されたスラリーのみをステンレス製容器に移す。スラリーの入ったステンレス製容器を乾燥機にかけ、水分を蒸発、乾燥させる。
ステップＳ４：混練
所定量の乾燥したセラミック混合原料と有機溶剤および有機バインダーを粉砕用玉石入りプラスチック容器に投入し、混練する。有機溶剤としては、酢酸ブチル、ブトキシエタノールを用いる。有機バインダーとしては、ビヒクル、ブチルベンジルフタレート（ＢＢＰ）を用いた。
ステップＳ５：脱泡
セラミック混合原料と有機溶剤および有機バインダーを混練したスラリーをプラスチック容器に移し、低回転数で回転し、脱泡する。
ステップＳ６：グリーンシート成形
ドクターブレード装置を用いて、シート厚み０．９ｍｍのグリーンシートを形成する。
ステップＳ７：シート切断
グリーンシートを１５０ｍｍ×１５０ｍｍに切断する。
ステップＳ８：内部電極印刷
図７に示すグリーンシート１１３，１１５に、印刷機を用いてＰｔの内部電極パターン１０１ａ，１０１ｂを印刷する。
ステップＳ９：シート積層
積層機で、電極印刷なしのグリーンシート１１１，１１２，１１４，１１６，１１７と、内部電極を印刷したグリーンシート１１３，１１５を積層する。
ステップＳ１０：チップ切断
切断機を用いて、積層したグリーンシートを所定のチップ形状に切断する。
ステップＳ１１：面取り
切断したチップ積層体のエッジの角を取るために、プラスチック容器にチップ積層体を入れ、プラスチック容器を回転させ、チップ積層体同士をぶつけ合わせることで面取りを行う。
ステップＳ１２：脱バインダ
面取り加工したチップ積層体を６００℃で１時間程度焼成し、チップ積層体を構成するグリーンシートに含まれる有機バインダを分解除去する。
ステップＳ１３：焼成
蓋付きの焼成容器に脱バインダしたチップ積層体を入れ、１２５０〜１３５０℃の温度で１時間程度焼成する。
ステップＳ１４：外部電極形成
焼成したチップ積層体に電極塗布治具を用いて、焼成によりグリーンシート素材が収縮したことにより内部電極が露出した２つの端面にＡｇペーストを塗布し、６００〜８００℃の焼き付け温度で焼成した後、メッキにてＮｉ、Ｓｎ膜をＡｇの上に形成する。
ステップＳ１５：特性選別
出来上がった積層型バリスタの特性を測定し、バリスタ電圧、静電容量等の大きさで分別する。
【０００５】
このようにして、図５に示す積層型バリスタが製造される。
【０００６】
上述したように、ステップＳ１４の外部電極形成時において、基材部１００の端面にＡｇの外部電極の上にＮｉメッキを施し、この上からさらにＳｎメッキを施している。しかし、基材部１００の素材であるＺｎＯは半導体でもあるため電解メッキを行うと、基材部１００の表面もメッキされてしまい、そのメッキ皮膜による漏れ電流によりバリスタ特性に悪影響を与える。そこで、基材部１００の表面に、図８に示すように高抵抗の絶縁膜１０３を形成し、その両端にＡｇ１０２ａを形成し、Ｎｉ１０２ｂ、Ｓｎ１０２ｃのメッキを行っていた。
【０００７】
この絶縁膜１０３としては、例えば特開平３−１７３４０２号公報（特許文献１）、特開平５−４７５１０号公報（特許文献２）、特開２０００−１６４４０６号公報（特許文献３）に記載されているようなガラス層、特開平８−３１６１６号公報（特許文献４）に記載されているようなＺｎ−Ｓｉ−Ｏ層、特開平９−２０５００５号公報（特許文献５）に記載されているような金属アルコキシドまたは樹脂、特開平１０−２０８９０７号公報（特許文献６）に記載されているようなＳｉ樹脂層が提案されている。
【０００８】
【特許文献１】
特開平３−１７３４０２号公報
【特許文献２】
特開平５−４７５１０号公報
【特許文献３】
特開２０００−１６４４０６号公報
【特許文献４】
特開平８−３１６１６号公報
【特許文献５】
特開平９−２０５００５号公報
【特許文献６】
特開平１０−２０８９０７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、これらの特許文献に記載されている絶縁膜は、セラミック材料からなる基材部表面にガラスやＺｎ−Ｓｉ等の粉体を付着させ、熱処理時の溶融によって絶縁膜を形成する方法を採っているため、絶縁膜が厚く不均一で、ピンホールの隙間からメッキ液が浸入し、絶縁性が低下するという問題があった。
【００１０】
また、基材部内に内部電極を設けている電子部品では、外部電極と内部電極との接触不良が発生しやすいという問題があった。
【００１１】
本発明は、セラミック材料からなる基体部の表面の絶縁膜が薄く均一で、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触不良のない積層型セラミック電子部品およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の積層型セラミック電子部品においては、第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を一様に形成した構成としたものである。
【００１３】
この発明によれば、セラミック材料からなる基体部の表面の絶縁膜が薄く均一で、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触不良のない積層型セラミック電子部品およびその製造方法が得られる。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、セラミック材料からなる基材部内に、少なくとも１対の第１および第２の外部電極を設けた積層型セラミック電子部品であって、前記第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜が形成されていることを特徴とする積層型セラミック電子部品としたものであり、ＳｉＯｘの連続した均一な厚みの絶縁薄膜により基材部表面が覆われ、絶縁性が向上するという作用を有する。
【００１５】
請求項２に記載の発明は、電極形成前のセラミック材料からなる基材部の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、前記基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を形成した後、前記基体部の端面に外部電極を形成することを特徴とする積層型セラミック電子部品の製造方法である。この発明においては、シロキサン結合を有する有機高分子の蒸気が基材部の表面に均一に接触し、熱分解により有機物が分解され、ＳｉＯｘが基材部表面に残るため、均一な厚みの絶縁薄膜が形成されるという作用を有する。
【００１６】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００１７】
（実施の形態１）
図１は本発明の実施の形態１に係る積層型セラミック電子部品の一例としての積層型バリスタの構造を示す断面図であり、図２は同絶縁薄膜の形成装置を示す構成図であり、図３は絶縁薄膜の部分の顕微鏡写真である。
【００１８】
図１において本実施の形態１の積層型バリスタ１０は、セラミック材料からなる基材部１と、内部電極２，３，４と、基材部１の両端面に形成された外部電極５と、基材部１の表面に形成されたＳｉＯｘの絶縁薄膜６から構成されている。外部電極５は、Ａｇ５ａの上にＮｉ５ｂ、Ｓｎ５ｃをメッキすることで形成される。
【００１９】
図２は絶縁薄膜６を形成するための製造装置を示すものであり、この装置は、外部電極形成前のチップバリスタ（従来の技術で説明したステップＳ１３の焼成を行ったチップバリスタ）を回転しながら加熱する電気炉３０と、シロキサンを供給する供給タンク３１と、電気炉３０内部を真空状態に減圧する真空ポンプ３２とを備えている。
【００２０】
シロキサンは、次の化学式で表されるシロキ結合を有する有機化合物である。
【００２１】
【化１】
【００２２】
供給タンク３１から電気炉３０内にシロキサンが供給され、電気炉内で７００〜９００℃に加熱されることで、シロキサンは気化し、ＳｉＯｘ（ｘ＝１〜２）と有機物とに熱分解する。ここで、電気炉３０内で撹拌されているチップバリスタの表面にシロキサンの蒸気が触れることで、チップバリスタの表面にＳｉＯｘが形成される。熱分解した有機物のガスは、真空ポンプ３２で吸引される。
【００２３】
このようにして、チップバリスタの表面には、一様な膜厚のＳｉＯｘが形成される。
【００２４】
図３は本実施の形態１で製造した積層型バリスタの表面を観察した顕微鏡写真であり、基材部１の表面に、約１μｍのピンホールのない均一なＳｉＯｘの絶縁薄膜６が形成していることがわかる。これは、前記の化学式で表されるシロキサン結合の有機成分であるＲが熱分解し、シロキサン結合のＳｉとＯとが、高分子状態で連続した膜を形成しているものと推測される。また、Ｓｉの原子が基材部１を構成しているセラミック材料の原子と化学結合して、強固な膜を形成していると考えられる。なお、図３におけるモールド樹脂７は、外部電極形成後に基材部１の周囲に塗布される保護層である。
【００２５】
この絶縁薄膜６は、チップバリスタの全周に形成されるが、約１μｍと薄いため、次工程の外部電極形成時のＡｇペーストを塗布したときに、溶剤であるガラスフリットにＳｉＯｘが拡散して、Ａｇと内部電極とは接触するため、従来の外部電極形成工程をそのまま実施しても何ら問題がない。
【００２６】
なお、図１においては、内部電極を３つ設けたが、２つでも、４つ以上でも同様に絶縁薄膜６を形成できることは言うまでもない。
【００２７】
また、本実施の形態１では、積層型バリスタの例を挙げたが、積層型コンデンサや、積層型インダクタ等の他の積層型セラミック電子部品にも同様に適用することができる。
【００２８】
（実施の形態２）
図４は本発明の実施の形態２の構造を示す透視図である。この実施の形態では、複数個（図面では２個）の内部電極２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂを一つの基材部１内に形成し、複数の外部電極５Ａ，５Ｂを設けて、複数の電気回路に使用することができるようにしている。
【００２９】
その製造方法については、図６のフローチャートにおいて、ステップＳ１１のチップ切断時に２個分を単位に切断し、ステップＳ１４の外部電極形成時に、内部電極それぞれに個別の外部電極を形成することで、同様に製造することができる。
【００３０】
【発明の効果】
本発明の請求項１に記載の発明によれば、セラミック材料からなる基材部内に、少なくとも１対の第１および第２の外部電極を設けた積層型セラミック電子部品において、第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜が形成されているため、ＳｉＯｘの連続した均一な厚みの絶縁薄膜により基材部表面が覆われ、絶縁性が向上し、第１および第２の外部電極間に電圧を印加したときに漏れ電流が流れることがない。
【００３１】
請求項２に記載の発明によれば、電極形成前のセラミック材料からなる基材部の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を形成した後、基体部の端面に外部電極を形成するようにしたので、シロキサン結合を有する有機高分子の蒸気が基材部の表面に均一に接触し、熱分解により有機物が分解され、ＳｉＯｘが基材部表面に残るため、均一な厚みの絶縁薄膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る積層型セラミック電子部品の一例としての積層型バリスタの構造を示す断面図
【図２】本発明の実施の形態１に係る絶縁薄膜の形成装置を示す構成図
【図３】製造した積層型バリスタの絶縁薄膜の部分を示す顕微鏡写真を示す図
【図４】本発明の実施の形態２の構造を示す透視図
【図５】従来の一般的な積層型バリスタの構造を示す一部切欠斜視図
【図６】従来の積層型バリスタの製造工程を示すフローチャート
【図７】積層前のグリーンシートの構成を示す分解斜視図
【図８】従来の絶縁膜が施された積層型バリスタの構造をを示す断面図
【符号の説明】
１ 基材部
２，３，４，２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ 内部電極
５ 外部電極
６ 絶縁薄膜
７ モールド樹脂
１０，２０ 積層型バリスタ
３０ 電気炉
３１ シロキサン供給タンク
３２ 真空ポンプ
【発明の属する技術分野】
本発明は、例えば電気回路における過電圧に対する保護のために用いられる積層型バリスタ、あるいは積層型コンデンサ、積層型インダクタ等の積層型セラミック電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
積層型セラミック電子部品は、グリーンシートと言われる薄板状に成形したセラミックの未焼成体を所要数積層して焼成したもので、これに電極を形成してチップ型電子部品とする。
【０００３】
図５は、従来の一般的な積層型バリスタの構造を示す一部切欠斜視図である。この図に示されているように、従来の積層型バリスタは、セラミック層１００の内部に長方形状の内部電極層１０１ａと１０１ｂとを所定の間隔を隔てて交互に、かつ内部電極層１０１ａ，１０１ｂとが相対向する端面に露出するように積層し、積層体の両端面に外部電極１０２を形成したものである。図５には、内部電極層１０１ａ，１０１ｂをそれぞれ１つのみ図示しているが、実際には、複数の内部電極層１０１ａ，１０１ｂを交互に複数配置することもある。
【０００４】
図５に示す従来の積層型バリスタの製造方法を、図６および図７を用いて説明する。図６は従来の積層型バリスタの製造工程を示すフローチャート、図７は積層前のグリーンシートの構成を示す分解斜視図である。なお、図７には積層型バリスタの１個分の構成を示しているが、実際には、広いグリーンシートに多数個分を同時に形成して途中の工程で積層型バリスタ単体に切断する。
ステップＳ１：配合
所定量のセラミック原料と精製水を秤量し、粉砕用玉石入りのプラスチック容器に投入する。セラミック原料は、ＺｎＯを主成分とし、これに微量のＰｒ６Ｏ１１とＣｏＯおよびＣａＣＯ３を加えたものとする。
ステップＳ２：混合
セラミック原料と精製水の入ったプラスチック容器を、回転台を用いて回転混合し、セラミック原料を粉砕する。
ステップＳ３：乾燥
混合終了後に、粉砕用玉石を残し、セラミック原料と精製水が混合されたスラリーのみをステンレス製容器に移す。スラリーの入ったステンレス製容器を乾燥機にかけ、水分を蒸発、乾燥させる。
ステップＳ４：混練
所定量の乾燥したセラミック混合原料と有機溶剤および有機バインダーを粉砕用玉石入りプラスチック容器に投入し、混練する。有機溶剤としては、酢酸ブチル、ブトキシエタノールを用いる。有機バインダーとしては、ビヒクル、ブチルベンジルフタレート（ＢＢＰ）を用いた。
ステップＳ５：脱泡
セラミック混合原料と有機溶剤および有機バインダーを混練したスラリーをプラスチック容器に移し、低回転数で回転し、脱泡する。
ステップＳ６：グリーンシート成形
ドクターブレード装置を用いて、シート厚み０．９ｍｍのグリーンシートを形成する。
ステップＳ７：シート切断
グリーンシートを１５０ｍｍ×１５０ｍｍに切断する。
ステップＳ８：内部電極印刷
図７に示すグリーンシート１１３，１１５に、印刷機を用いてＰｔの内部電極パターン１０１ａ，１０１ｂを印刷する。
ステップＳ９：シート積層
積層機で、電極印刷なしのグリーンシート１１１，１１２，１１４，１１６，１１７と、内部電極を印刷したグリーンシート１１３，１１５を積層する。
ステップＳ１０：チップ切断
切断機を用いて、積層したグリーンシートを所定のチップ形状に切断する。
ステップＳ１１：面取り
切断したチップ積層体のエッジの角を取るために、プラスチック容器にチップ積層体を入れ、プラスチック容器を回転させ、チップ積層体同士をぶつけ合わせることで面取りを行う。
ステップＳ１２：脱バインダ
面取り加工したチップ積層体を６００℃で１時間程度焼成し、チップ積層体を構成するグリーンシートに含まれる有機バインダを分解除去する。
ステップＳ１３：焼成
蓋付きの焼成容器に脱バインダしたチップ積層体を入れ、１２５０〜１３５０℃の温度で１時間程度焼成する。
ステップＳ１４：外部電極形成
焼成したチップ積層体に電極塗布治具を用いて、焼成によりグリーンシート素材が収縮したことにより内部電極が露出した２つの端面にＡｇペーストを塗布し、６００〜８００℃の焼き付け温度で焼成した後、メッキにてＮｉ、Ｓｎ膜をＡｇの上に形成する。
ステップＳ１５：特性選別
出来上がった積層型バリスタの特性を測定し、バリスタ電圧、静電容量等の大きさで分別する。
【０００５】
このようにして、図５に示す積層型バリスタが製造される。
【０００６】
上述したように、ステップＳ１４の外部電極形成時において、基材部１００の端面にＡｇの外部電極の上にＮｉメッキを施し、この上からさらにＳｎメッキを施している。しかし、基材部１００の素材であるＺｎＯは半導体でもあるため電解メッキを行うと、基材部１００の表面もメッキされてしまい、そのメッキ皮膜による漏れ電流によりバリスタ特性に悪影響を与える。そこで、基材部１００の表面に、図８に示すように高抵抗の絶縁膜１０３を形成し、その両端にＡｇ１０２ａを形成し、Ｎｉ１０２ｂ、Ｓｎ１０２ｃのメッキを行っていた。
【０００７】
この絶縁膜１０３としては、例えば特開平３−１７３４０２号公報（特許文献１）、特開平５−４７５１０号公報（特許文献２）、特開２０００−１６４４０６号公報（特許文献３）に記載されているようなガラス層、特開平８−３１６１６号公報（特許文献４）に記載されているようなＺｎ−Ｓｉ−Ｏ層、特開平９−２０５００５号公報（特許文献５）に記載されているような金属アルコキシドまたは樹脂、特開平１０−２０８９０７号公報（特許文献６）に記載されているようなＳｉ樹脂層が提案されている。
【０００８】
【特許文献１】
特開平３−１７３４０２号公報
【特許文献２】
特開平５−４７５１０号公報
【特許文献３】
特開２０００−１６４４０６号公報
【特許文献４】
特開平８−３１６１６号公報
【特許文献５】
特開平９−２０５００５号公報
【特許文献６】
特開平１０−２０８９０７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、これらの特許文献に記載されている絶縁膜は、セラミック材料からなる基材部表面にガラスやＺｎ−Ｓｉ等の粉体を付着させ、熱処理時の溶融によって絶縁膜を形成する方法を採っているため、絶縁膜が厚く不均一で、ピンホールの隙間からメッキ液が浸入し、絶縁性が低下するという問題があった。
【００１０】
また、基材部内に内部電極を設けている電子部品では、外部電極と内部電極との接触不良が発生しやすいという問題があった。
【００１１】
本発明は、セラミック材料からなる基体部の表面の絶縁膜が薄く均一で、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触不良のない積層型セラミック電子部品およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の積層型セラミック電子部品においては、第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を一様に形成した構成としたものである。
【００１３】
この発明によれば、セラミック材料からなる基体部の表面の絶縁膜が薄く均一で、基材部に内部電極を設けている電子部品では、外部電極と内部電極との接触不良のない積層型セラミック電子部品およびその製造方法が得られる。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、セラミック材料からなる基材部内に、少なくとも１対の第１および第２の外部電極を設けた積層型セラミック電子部品であって、前記第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜が形成されていることを特徴とする積層型セラミック電子部品としたものであり、ＳｉＯｘの連続した均一な厚みの絶縁薄膜により基材部表面が覆われ、絶縁性が向上するという作用を有する。
【００１５】
請求項２に記載の発明は、電極形成前のセラミック材料からなる基材部の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、前記基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を形成した後、前記基体部の端面に外部電極を形成することを特徴とする積層型セラミック電子部品の製造方法である。この発明においては、シロキサン結合を有する有機高分子の蒸気が基材部の表面に均一に接触し、熱分解により有機物が分解され、ＳｉＯｘが基材部表面に残るため、均一な厚みの絶縁薄膜が形成されるという作用を有する。
【００１６】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００１７】
（実施の形態１）
図１は本発明の実施の形態１に係る積層型セラミック電子部品の一例としての積層型バリスタの構造を示す断面図であり、図２は同絶縁薄膜の形成装置を示す構成図であり、図３は絶縁薄膜の部分の顕微鏡写真である。
【００１８】
図１において本実施の形態１の積層型バリスタ１０は、セラミック材料からなる基材部１と、内部電極２，３，４と、基材部１の両端面に形成された外部電極５と、基材部１の表面に形成されたＳｉＯｘの絶縁薄膜６から構成されている。外部電極５は、Ａｇ５ａの上にＮｉ５ｂ、Ｓｎ５ｃをメッキすることで形成される。
【００１９】
図２は絶縁薄膜６を形成するための製造装置を示すものであり、この装置は、外部電極形成前のチップバリスタ（従来の技術で説明したステップＳ１３の焼成を行ったチップバリスタ）を回転しながら加熱する電気炉３０と、シロキサンを供給する供給タンク３１と、電気炉３０内部を真空状態に減圧する真空ポンプ３２とを備えている。
【００２０】
シロキサンは、次の化学式で表されるシロキ結合を有する有機化合物である。
【００２１】
【化１】
供給タンク３１から電気炉３０内にシロキサンが供給され、電気炉内で７００〜９００℃に加熱されることで、シロキサンは気化し、ＳｉＯｘ（ｘ＝１〜２）と有機物とに熱分解する。ここで、電気炉３０内で撹拌されているチップバリスタの表面にシロキサンの蒸気が触れることで、チップバリスタの表面にＳｉＯｘが形成される。熱分解した有機物のガスは、真空ポンプ３２で吸引される。
【００２３】
このようにして、チップバリスタの表面には、一様な膜厚のＳｉＯｘが形成される。
【００２４】
図３は本実施の形態１で製造した積層型バリスタの表面を観察した顕微鏡写真であり、基材部１の表面に、約１μｍのピンホールのない均一なＳｉＯｘの絶縁薄膜６が形成していることがわかる。これは、前記の化学式で表されるシロキサン結合の有機成分であるＲが熱分解し、シロキサン結合のＳｉとＯとが、高分子状態で連続した膜を形成しているものと推測される。また、Ｓｉの原子が基材部１を構成しているセラミック材料の原子と化学結合して、強固な膜を形成していると考えられる。なお、図３におけるモールド樹脂７は、外部電極形成後に基材部１の周囲に塗布される保護層である。
【００２５】
この絶縁薄膜６は、チップバリスタの全周に形成されるが、約１μｍと薄いため、次工程の外部電極形成時のＡｇペーストを塗布したときに、溶剤であるガラスフリットにＳｉＯｘが拡散して、Ａｇと内部電極とは接触するため、従来の外部電極形成工程をそのまま実施しても何ら問題がない。
【００２６】
なお、図１においては、内部電極を３つ設けたが、２つでも、４つ以上でも同様に絶縁薄膜６を形成できることは言うまでもない。
【００２７】
また、本実施の形態１では、積層型バリスタの例を挙げたが、積層型コンデンサや、積層型インダクタ等の他の積層型セラミック電子部品にも同様に適用することができる。
【００２８】
（実施の形態２）
図４は本発明の実施の形態２の構造を示す透視図である。この実施の形態では、複数個（図面では２個）の内部電極２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂを一つの基材部１内に形成し、複数の外部電極５Ａ，５Ｂを設けて、複数の電気回路に使用することができるようにしている。
【００２９】
その製造方法については、図６のフローチャートにおいて、ステップＳ１１のチップ切断時に２個分を単位に切断し、ステップＳ１４の外部電極形成時に、内部電極それぞれに個別の外部電極を形成することで、同様に製造することができる。
【００３０】
【発明の効果】
本発明の請求項１に記載の発明によれば、セラミック材料からなる基材部内に、少なくとも１対の第１および第２の外部電極を設けた積層型セラミック電子部品において、第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜が形成されているため、ＳｉＯｘの連続した均一な厚みの絶縁薄膜により基材部表面が覆われ、絶縁性が向上し、第１および第２の外部電極間に電圧を印加したときに漏れ電流が流れることがない。
【００３１】
請求項２に記載の発明によれば、電極形成前のセラミック材料からなる基材部の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を形成した後、基体部の端面に外部電極を形成するようにしたので、シロキサン結合を有する有機高分子の蒸気が基材部の表面に均一に接触し、熱分解により有機物が分解され、ＳｉＯｘが基材部表面に残るため、均一な厚みの絶縁薄膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る積層型セラミック電子部品の一例としての積層型バリスタの構造を示す断面図
【図２】本発明の実施の形態１に係る絶縁薄膜の形成装置を示す構成図
【図３】製造した積層型バリスタの絶縁薄膜の部分を示す顕微鏡写真を示す図
【図４】本発明の実施の形態２の構造を示す透視図
【図５】従来の一般的な積層型バリスタの構造を示す一部切欠斜視図
【図６】従来の積層型バリスタの製造工程を示すフローチャート
【図７】積層前のグリーンシートの構成を示す分解斜視図
【図８】従来の絶縁膜が施された積層型バリスタの構造をを示す断面図
【符号の説明】
１ 基材部
２，３，４，２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ 内部電極
５ 外部電極
６ 絶縁薄膜
７ モールド樹脂
１０，２０ 積層型バリスタ
３０ 電気炉
３１ シロキサン供給タンク
３２ 真空ポンプ
Claims (2)
- セラミック材料からなる基材部内に、少なくとも１対の第１および第２の外部電極を設けた積層型セラミック電子部品であって、
前記第１および第２の外部電極以外の基材部表面に、粒界のないＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜が形成されていることを特徴とする積層型セラミック電子部品。 - 電極形成前のセラミック材料からなる基材部の表面に、シロキサン結合を有する有機高分子の気体を真空雰囲気中で熱分解により付着させ、前記基体部の表面にＳｉＯｘ（ｘ＝１〜２）の絶縁薄膜を形成した後、前記基体部の端面に外部電極を形成することを特徴とする積層型セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336420A JP2004172367A (ja) | 2002-11-20 | 2002-11-20 | 積層型セラミック電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336420A JP2004172367A (ja) | 2002-11-20 | 2002-11-20 | 積層型セラミック電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172367A true JP2004172367A (ja) | 2004-06-17 |
Family
ID=32700266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336420A Pending JP2004172367A (ja) | 2002-11-20 | 2002-11-20 | 積層型セラミック電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004172367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091199A (ja) * | 2009-10-22 | 2011-05-06 | Tdk Corp | 積層電子部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251210A (ja) * | 1991-12-20 | 1993-09-28 | Mitsubishi Materials Corp | 導電性チップ型セラミック素子及びその製造方法 |
| JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
| JPH06295803A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH11233500A (ja) * | 1998-02-13 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 |
-
2002
- 2002-11-20 JP JP2002336420A patent/JP2004172367A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251210A (ja) * | 1991-12-20 | 1993-09-28 | Mitsubishi Materials Corp | 導電性チップ型セラミック素子及びその製造方法 |
| JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
| JPH06295803A (ja) * | 1993-04-07 | 1994-10-21 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH11233500A (ja) * | 1998-02-13 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091199A (ja) * | 2009-10-22 | 2011-05-06 | Tdk Corp | 積層電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112216510B (zh) | 陶瓷电子器件及其制造方法 | |
| JP3760942B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP3047708B2 (ja) | セラミック積層電子部品の製造方法 | |
| JP2004172367A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| WO2010109562A1 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH05190375A (ja) | 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト | |
| JP2000315618A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0396207A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH04305996A (ja) | 多層配線基板の製造方法 | |
| JP2004296709A (ja) | 積層型電子部品およびその製法 | |
| JPH10199752A (ja) | 積層形セラミック電子部品 | |
| JP3196713B2 (ja) | セラミック電子部品の製造方法 | |
| JPH08181032A (ja) | 積層セラミックコンデンサ | |
| JP2762448B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0992567A (ja) | 積層セラミックスコンデンサの製造方法 | |
| JPH01226131A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2000077261A (ja) | セラミックグリーンシート多積層体の製造方法 | |
| JP4485142B2 (ja) | チップ部品の製造方法 | |
| JP2671444B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0379007A (ja) | 積層セラミックコンデンサ用グリーンシート及び積層セラミックコンデンサの製造方法 | |
| JPH0236512A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH06204080A (ja) | チップ電子部品の製造方法 | |
| JPH0855754A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001015381A (ja) | 表面実装型複合電子部品とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050713 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |