JP2006165108A - セラミック回路基板 - Google Patents

セラミック回路基板 Download PDF

Info

Publication number
JP2006165108A
JP2006165108A JP2004351297A JP2004351297A JP2006165108A JP 2006165108 A JP2006165108 A JP 2006165108A JP 2004351297 A JP2004351297 A JP 2004351297A JP 2004351297 A JP2004351297 A JP 2004351297A JP 2006165108 A JP2006165108 A JP 2006165108A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic circuit
conductor
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004351297A
Other languages
English (en)
Inventor
Shotaro Watanabe
正太郎 渡邊
Masayuki Serita
昌幸 芹田
Kazunari Watanabe
一成 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2004351297A priority Critical patent/JP2006165108A/ja
Publication of JP2006165108A publication Critical patent/JP2006165108A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 端面導体とセラミック回路基板との接合強度を向上させ、端面導体による電気的接続の信頼性を維持すると共に端面導体がセラミック回路基板の電気特性に与える影響を低減させることができるセラミック回路基板を提供する。
【解決手段】 セラミック回路基板10は、その端面に、一方の基板面である下面の端部から垂直に延在し当該端面を形成する面が導体16bによって被覆されている凹部14が1個以上形成されており、当該凹部の1個以上が前記端部から基板厚みの1/2以下の高さまで形成されており、その端面形成面15からセラミック回路基板の内部に向かって基板面と平行に延在する導体層17が高さ方向に2層以上形成されている。
【選択図】 図2

Description

本発明は、例えば携帯機器などの高周波領域で用いられる小型電子機器に好適に用いられるセラミック回路基板に関する。
従来、マイクロ波帯などの高周波領域で用いられる携帯電話等の小型電子機器には、アンテナなどの回路を有するセラミック回路基板が用いられている。このセラミック回路基板は、ガラスセラミックス組成物をシート状に成形したセラミックグリーンシートの上面に銀若しくは銅を主成分とする導体ペーストを用いて所定のパターンを印刷成形し、このセラミックグリーンシートを複数枚積層した積層体を900℃以下の温度で焼成することにより、セラミックスからなる誘電体層と、これらの層間に設けられる回路パターンとが同時に焼成されて作製されている。
このようなセラミック回路基板は、一般に、ガラスエポキシ(FR4)などの樹脂製の配線基板上に半田を介して接合されて実装される。そして、セラミック回路基板と半田との接合強度を確保する目的で、セラミック回路基板の端面には、セラミック回路基板の下面の端部から上面の端部まで延在する凹部の表面を導体によって被覆してなる複数の端面導体が設けられており、セラミック回路基板が樹脂配線基板に実装される際には、これらの端面導体において半田付けされている。
そして、いくつかの端面導体は、セラミック回路基板の回路と電気的に接続されて、セラミック回路基板の回路と樹脂配線基板の給電線やグランド線などの配線とを電気的に接続する役割を兼ねており、これらの端面導体による電気的接続の信頼性を高めるために、端面導体と樹脂配線基板との接合強度の向上を図ったものが知られている(例えば、特許文献1参照。)。
特許文献1に記載された配線基板は、図8に示すように、上面に電子部品搭載部および該搭載部を取り囲む枠状の金属層3を有し、下面の外周部に接続パッド4を有する絶縁基体1と、絶縁基体1の側面に形成され、接続パッド4と枠状の金属層3とを接続するキャスタレーション導体(端面導体)5とを具備する配線基板7であって、キャスタレーション導体5は、接続パッド4から導出する第1領域5bと、枠状の金属層3から導出する第2領域5cとからなり、第1領域5bと第2領域5cは絶縁基体1側面の幅方向に位置がずれているとともに絶縁基体1内部に形成された内部配線層10を介して接続されており、且つ接続パッド4および/または第1領域5bの表面に窪みA,Bが形成されている。
上記のように構成された配線基板7によれば、第1領域5bと第2領域5cとを絶縁基体1側面の幅方向に位置をずらすことにより、半田がキャスタレーション導体5を伝って這い上がることを防止し、これにより接続パッド4と外部電気回路基板(樹脂配線基板)との間に十分な量の半田を介在させ、配線基板7と外部電気回路基板との接合強度の向上を図っており、さらに、窪みA,Bを形成することにより、接続パッド4及びキャスタレーション導体5の第1領域5bと半田との接触面積を増大させ且つ半田の一部を食い込ませ、接続パッド4及びキャスタレーション導体5の第1領域5bと半田との接合強度の向上を図り、これにより、配線基板7と外部電気回路基板との接合強度の向上を図っている。
特開2003−152298号公報(図2、図3)
ところで、高周波領域においては導体がセラミック回路基板の本来の電気特性に与える影響が顕著となる。例えば、樹脂配線基板の給電線もしくはグランド線と端面導体が電気的に接続されている場合に、端面導体のインダクタンス成分が加わることによってインピーダンスにずれが生じる場合がある。
そして、導体のインダクタンスは導体が長くなるに従って大きくなる傾向にあり、端面導体がセラミック回路基板の下面の端部から上面の端部まで設けられた場合には、セラミック回路基板の電気特性が低下する虞がある。このため、端面導体を短くすることが望まれるが、端面導体とセラミック回路基板との接触面積が小さくなるため両者の接合強度が低下し、両者の熱膨張係数の相違に起因する応力等により端面導体がセラミック回路基板から分離する虞がある。
しかしながら、特許文献1に記載された配線基板7は、接続パッド4及びキャスタレーション導体5の第1領域5bと半田との接合強度の向上を図るものであり、キャスタレーション導体5と配線基板7との接合強度については、何ら対策が講じられておらず、従って、キャスタレーション導体5と配線基板7とが分離する虞がある。
本発明は、上記の課題に鑑みてなされたものであり、端面導体とセラミック回路基板との接合強度を向上させ、端面導体による電気的接続の信頼性を高めると共に端面導体がセラミック回路基板の電気特性に与える影響を低減させることができるセラミック回路基板を提供することを目的とする。
上述した目的を達成するために、本発明に係るセラミック回路基板は、その端面に、一方の基板面の端部から垂直に延在し当該端面を形成する面が導体によって被覆されている凹部が1個以上形成されており、当該凹部の1個以上が前記端部から基板厚みの1/2以下の高さまで形成されており、その端面形成面から基板内部に向かって基板面と平行に延在する導体層が高さ方向に2層以上形成されていることを特徴としている。
そして、前記導体層のうちの1層以上が、前記端面形成面の基板面に平行な線状領域の全域から基板内部に向かって基板面と平行に延在している導体層であることを特徴としている。
また、上述した目的を達成するために、本発明に係るセラミック回路基板は、セラミックスからなる誘電体層の4層以上の積層構造を備え、その端面に、一方の基板面の端部から垂直に延在し当該端面を形成する面が導体によって被覆されている凹部が1個以上形成されており、当該凹部の1個以上が、少なくとも、前記基板面を形成する第1の誘電体層と当該第1の誘電体層に隣接する第2の誘電体層とにまたがって前記端部から基板厚みの1/2以下の高さまで形成されており、その端面形成面の前記第2の誘電体層におよぶ基板面に平行な帯状領域の全域から基板内部に向かって基板面と平行に延在する導体層が形成されていることを特徴とする。
そして、前記線状領域または前記帯状領域の全域から基板内部に向かって基板面と平行に延在している導体層の基板面に平行な幅が、0.05mm以上であることを特徴としている。
上記のように構成されたセラミック回路基板によれば、導体層がセラミック回路基板内部に食い込むように形成されており、端面導体とセラミック回路基板との接合を補強して両者の接合強度を向上させることができる。これにより、端面導体をセラミック回路基板の一方の基板面の端部から基板厚みの1/2以下の高さまでとすることができ、端面導体がセラミック回路基板の本来の電気特性に与える影響を低減することができる。よって、本発明によれば、端面導体とセラミック回路基板との接合強度を向上させ、端面導体による電気的接続の信頼性を高めると共に端面導体がセラミック回路基板の電気特性に与える影響を低減させることができる。
(第1実施形態)
以下、本発明に係るセラミック回路基板の第1実施形態を図面に基づいて詳細に説明する。
図1は本発明の第1実施形態であるセラミック回路基板を実装した樹脂配線基板の斜視図、図2は図1の点線円IIで囲まれた箇所のセラミック回路基板の要部拡大図、図3は図1に示されるセラミック回路基板の縦断面図である。
まず、図1〜図3を参照して、セラミック回路基板10の構成について説明するが、本発明はこれに限定されない。
セラミック回路基板10は、複数枚のセラミックグリーンシートを積層して一体化しそれを焼成したものであり、本実施形態においては、セラミックスからなる誘電体層11a〜dによる積層構造となっている。
セラミック回路基板10は、誘電体層11a〜dの層間に回路パターン12を有し、また、各誘電体層11を厚み方向に貫通して複数の回路パターン12を互いに電気的に接続するビア導体13を有している。
回路パターン12は、セラミックグリーンシートの上面に所定のパターンに塗付された導体ペーストを焼成することにより形成され、また、ビア導体13は、セラミックグリーンシートのビアホールへ充填された導体ペーストを焼成することにより形成されている。回路パターン12としては、例えばUWB(Ultra Wide Band)アンテナ素子を構成する回路パターン、接地用の回路パターン、等が含まれる。尚、セラミック回路基板10にUWBアンテナ素子を形成する場合、セラミック回路基板10の厚みは0.4〜1.5mmであることが望ましい。
そして、セラミック回路基板10には、該セラミック回路基板10の外周をなす端面に、該セラミック回路基板10の一方の基板面である下面の端部から垂直に連続して(換言すれば、誘電体層11a〜dの積層方向に)延在する複数の凹部14が形成されている。
これらの凹部14は、平面視(前記積層方向と垂直な断面)において略半円形状であり、凹部14の表面は導体16a〜cにより被覆されている。凹部14の表面を被覆する導体(即ち、端面導体)16a〜cは、凹部14の表面に充填または塗布された導体ペーストを焼成して形成されており、平面視において略円弧状の柱状に形成されている。そして、端面導体16a〜c(凹部14)は、セラミック回路基板10の下面の端部から基板厚みの1/2以下の高さまで形成されており、本実施形態においては、最下層となる誘電体層11a、及び11aに隣接する11bにまたがって形成されている。尚、端面導体16a〜cの径は、典型的には0.04mm〜1.0mmである。0.04mmより小さいと正確に加工することが困難となり、また1.0mmより大きいとセラミック回路基板10全体の小型化を妨げる虞があるためである。
そして、端面導体16a〜cには、凹部14の端面形成面(即ち、セラミック回路基板10の外周をなす端面の一部を構成する面)15からセラミック回路基板10の内部に向かって前記基板面と平行に延在する導体層17が高さ方向(前記積層方向)に2層形成されている。これらの導体層17は、凹部14の端面形成面15に現れる誘電体層11aと11b及び11bと11cの境界線に沿った、該端面形成面15における前記基板面に平行な線状領域18の全域からセラミック回路基板10の内部に向かって前記基板面に平行に0.05mm以上の幅をもって延在しており、誘電体層11aと11b及び11bと11cの層間にそれぞれ埋設されている。
尚、本実施形態のセラミック回路基板10において、端面導体16aは、回路パターン12に含まれるUWBアンテナ素子を構成する回路パターン(不図示)と電気的に接続されており、また端面導体16bは、回路パターン12に含まれる接地用の回路パターン(不図示)と電気的に接続されている。
そして、セラミック回路基板10は、UWBアンテナ素子を構成する回路パターンと電気的に接続されている端面導体16aが樹脂配線基板20の上面に形成された給電線21に半田付けされ、接地用の回路パターンと電気的に接続されている端面導体16bが樹脂配線基板20の上面に設けられたランド22に半田付けされ、また、端面導体16cが樹脂配線基板20の上面に設けられたランド(不図示)に半田付けされて、樹脂配線基板20に実装されている。
尚、給電線21は、樹脂配線基板20の端部に設けられたシールドコネクタ23の芯線24に電気的に接続されており、ランド22は、樹脂配線基板20を貫通して、樹脂配線基板20の下面に設けられ且つシールドコネクタ23の芯線24を絶縁体25を介して取り囲む外側導体26に電気的に接続している導電性の板材27と電気的に接続されている。
次に、図4を参照して、上述したセラミック回路基板10の製造方法を説明する。
図4(A)〜(E)は、セラミック回路基板の製造方法を説明するための図である。
本実施形態のセラミック回路基板10は、例えば、所謂グリーンシート法によって作製され得る。
まず、ガラス粉末とセラミックス粉末等の混合粉末であるガラスセラミックス組成物を、ポリビニルブチラールやアクリル樹脂等の樹脂と、トルエン,キシレン,ブタノール等の溶剤と、さらに必要に応じてフタル酸ジブチル,フタル酸ジオクチル,トリエチレングリコール,ポリエチレングリコール等の可塑剤や分散剤と、を添加し混合してスラリーとする。次いで、ドクターブレード法等によって、前記スラリーをポリエチレンテレフタレート(PET)等のフィルム上でシート状に成形する。このシート状に成形したものを乾燥させて溶剤を除去してセラミックグリーンシート11´a〜dを形成する。
ここで、ガラスセラミックス組成物中のガラス粉末としては通常、ガラス転移点が550〜750℃の無鉛ガラスの粉末が用いられる。また、セラミックス粉末としては、アルミナ,ムライト,スピネル,コージェライト,フォルステライト,ルチル,バリウム−チタン複合酸化物等が用いられる。さらに、誘電体層を着色するため、または焼成による誘電体層の着色を防止するため等の目的でその他の無機物粉末が加えられることもある。
そして、ガラス粉末及びセラミックス粉末の平均粒径D50は0.5〜20μmであることが好ましい。0.5μm未満の場合は、例えばセラミックグリーンシート中に粉末を均一に分散させることが困難になる虞があるためであり、より好ましくは1μm以上、さらに好ましくは2μm以上とされる。また、20μmを超える場合は、精密な加工が困難になる虞があるためであり、より好ましくは15μm以下、さらに好ましくは7μm以下とされる。
尚、セラミック回路基板10にUWBアンテナ素子を形成する場合、ガラスセラミックス組成物としては、焼成後の誘電体層において20℃、20GHzにおける比誘電率εが5〜30、誘電正接tanDが0.005以下となるもの等が使用される。
次いで、図4(A)に示すように、セラミック回路基板10においてビア導体13を形成する位置に対応するセラミックグリーンシート11´a〜dの所定の位置に、ビアホール30をパンチングにより形成し、さらに、セラミック回路基板10において凹部14を形成する位置に対応するセラミックグリーンシート11´a〜dの所定の位置に、セラミックグリーンシート11´a〜dを積層した際にその積層方向に連続して伸びる空孔が形成されるように、貫通孔31をパンチングにより形成する。本実施形態においては、貫通孔31は最下層となるセラミックグリーンシート11´a、及び11´aに隣接する11´bに形成される。
次いで、図4(B)に示すように、セラミックグリーンシート11´a〜cに形成されたビアホール30及び、セラミックグリーンシート11´a,bに形成された貫通孔31に導体ペーストを充填または塗布する。
導体ペーストは、例えば、Ag、Ag−Pd、Ag−Pt、Ag−Pd−PtあるいはAg−Au等のAg系の粉末、AuあるいはAu−Pt等のAu系の粉末、Cu系の粉末等のうちのいずれかの低融点金属の粉末を導体粉末として用いたもので、その導体粉末の平均粒径は、1〜10μm程度が好適である。
ここで、本実施形態においては、貫通孔31は平面視略円形状に形成されており、その直径は、0.04〜1.0mmであることが好ましい。0.04mm未満である場合、貫通孔31の内部に導体ペーストを充填または塗布することが難しくなり、また、詳細は後述するが、個片化する際に貫通孔31の位置で正確に切断することが困難となる虞があるためであり、より好ましくは0.05mm以上、特に好ましくは0.1mm以上である。また1.0mmを超える場合は、セラミック回路基板10の小型化を阻害する虞があるためであり、より好ましくは0.5mm以下である。
次いで、図4(C)に示すように、上記の導体ペーストを用いたスクリーン印刷等によって、セラミックグリーンシート11´a〜cの上面にセラミック回路基板10の回路パターン12となる所定のパターン12´を形成すると共に、セラミックグリーンシート11´a,bの上面において貫通孔31に充填または塗布された導体ペースト16´に密着し且つ該貫通孔31の周縁の全周にわたって該周縁から0.05mm以上の幅をもって鍔状に広がる導体層17´を形成する。例えば、本実施形態においては、貫通孔31は平面視略円形に形成されており、導体層17´は、貫通孔31の直径よりも0.1mm以上大きい外径を有するリング状に形成される。
尚、導体層17´は貫通孔31を覆うように形成されてもよく、この場合、導体層は、貫通孔31に充填または塗布された導体ペースト16´に密着し且つ、平面視において該導体層の外周が貫通孔31の周縁と全周にわたって0.05mm以上の間隔をおいて該貫通孔31を取り囲むように形成される。この場合、さらに、貫通孔31に導体ペーストを充填するようにすれば、ビアホール30及び貫通孔31に導体ペーストを充填する工程と所定のパターン12´及び導体層を印刷する工程とを同時に行うことができる。
次いで、図4(D)に示すように、上記工程を経たセラミックグリーンシート11´a〜dを積層したものを80〜120℃に加熱してプレスし積層体32とする。これにより、セラミックグリーンシート11´a〜cに形成された所定のパターン12´がビアホール31に充填または塗布された導体ペースト13´により接続され、また、セラミックグリーンシート11´a,bの貫通孔31に充填または塗布された導体ペースト16´が一体に接続される。
そして、積層体32を焼成して焼成体33とする。焼成は、通常800〜900℃に5〜120分間保持して行われる。焼成温度が900℃を超える場合は、導体として銀等の低抵抗金属を用いることが困難になるためである。より典型的な焼成温度は850〜880℃である。
次いで、図4(E)に示すように、焼成体33を、貫通孔31を通過するようにダイシングソー等で切断し、個片化する。これにより、外周をなす端面に端面導体16a〜cにより被覆された凹部14を備え且つ、これらの端面導体16a〜cが、凹部14の端面形成面15に現れる誘電体層11aと11b及び11bと11cの境界線に沿った、端面形成面15における前記基板面に平行な線状領域18の全域からセラミック回路基板10の内部に向かって前記基板面と平行に延在する導体層17を有するセラミック回路基板10が形成される。
尚、個片化は、ダイシングソー等による焼成体33の切断に限られるものではなく、例えば、焼成前の積層体32において貫通孔31を通過する位置に剃刀等によりスリットを入れておき、焼成後にスリットに沿ってチョコレートを割るように破断させる、所謂チョコレート法によってもよいし、また、焼成前の積層体32をダイシングソーまたは剃刀等によって切断し、切断後に焼成するようにしてもよい。
また、上述のように形成されたセラミック回路基板10を樹脂配線基板20に実装するに際しては、端面導体16a〜cの表面に、半田濡れ性等が良好な金属をメッキ法により被着させておくことが好ましく、例えば、1〜10μmの厚さのニッケルメッキ層、0.05〜3μmの厚さの金メッキ層を順次被着させておく。
本実施形態のセラミック回路基板10によれば、端面導体16a〜cの導体層17がセラミック回路基板10の内部に食い込むように形成されており且つ、導体層17が高さ方向に2層以上形成されているので、端面導体16a〜cとセラミック回路基板10との接合強度を向上させることができる。これにより、端面導体16a〜cをセラミック回路基板10の下面の端部から基板厚みの1/2以下の高さまでとすることができ、端面導体16a〜cがセラミック回路基板10の本来の電気特性に与える影響を低減することができる。
そして、各導体層17は、凹部14の端面形成面15に現れる誘電体層11aと11bまたは11bと11cの境界線に沿った、端面形成面15における前記基板面に平行な線状領域18の全域からセラミック回路基板10の内部に向かって前記基板面に平行に0.05mm以上の幅をもって延在しているので、誘電体層11aと11bまたは11bと11cにより確実に狭持され、端面導体16a〜cとセラミック回路基板10との接合強度を向上させることができる。
(第2実施形態)
次に、図5〜図7を参照して、本発明に係るセラミック回路基板の第2実施形態を詳細に説明する。
図5は本発明の第2実施形態であるセラミック回路基板を実装した樹脂配線基板の斜視図であり、図6は図5の点線円VIで囲まれた箇所のセラミック回路基板の要部拡大図、図7は図5に示されるセラミック回路基板の縦断面図である。尚、上述した第1実施形態のセラミック回路基板10及び樹脂配線基板20と共通する部分については同一符号若しくは相当符号を付すことにより、説明を省略あるいは簡略化する。
セラミック回路基板100は、複数枚のグリーンシートを積層して一体化しそれを焼成したものであり、本実施形態においては誘電体層111a〜dによる積層構造となっている。
セラミック回路基板100は、誘電体層111の層間に回路パターン12を有し、また、各誘電体層111を基板厚み方向に貫通して複数の回路パターン12を互いに電気的に接続するビア導体13を有している。
また、セラミック回路基板100には、該セラミック回路基板100の外周をなす端面に、該セラミック回路基板100の一方の基板面である下面の端部から垂直に連続して延在する複数の凹部114が形成されている。
これらの凹部114は、最下層となりセラミック回路基板100の下面を形成する第1の誘電体層111a、及び111aに隣接する第2の誘電体層111bにまたがってセラミック回路基板100の下面の端部から基板厚みの1/2以下の高さまで形成されている。本実施形態においては、凹部114は平面視において略半円形状である。そして、凹部114の表面は導体(即ち、端面導体)116a〜cにより被覆されている。これらの端面導体116a〜cは、凹部114に充填された導体ペーストを焼成することにより形成されており、平面視において略半円形状の柱状に形成されている。
そして、端面導体116a〜cには、凹部114の端面形成面115からセラミック回路基板100の内部に向かって前記基板面と平行に延在する導体層117が形成されている。この導体層117は、凹部114の端面形成面115において誘電体層111bにおよぶ帯状領域118の全域からセラミック回路基板100の内部に向かって前記基板面に平行に0.05mm以上の幅をもって延在しており、誘電体層111aと111cの層間に埋設されている。
本実施形態のセラミック回路基板100は、上述したセラミック回路基板10と同様に、所謂グリーンシート法により作製され得る。セラミック回路基板100において凹部114を形成する位置に対応するセラミックグリーンシート111´a〜dの所定の位置に、セラミックグリーンシート111´a〜dを積層した際にその積層方向に連続して伸び且つ積層方向に垂直な断面において段階的に面積が変化する空孔が形成されるように、貫通孔をパンチングにより形成する。本実施形態においては、貫通孔は平面視略円形であって、最下層となるセラミックグリーンシート111´a、及び111´aに隣接する111´bに形成され、セラミックグリーンシート111´bに形成される貫通孔は、セラミックグリーンシート111´aに形成される貫通孔よりも0.1mm以上大径とされる。その他の工程は、上述した第1実施形態のセラミック回路基板10の製造方法と同様であるので説明を省略する。
本実施形態のセラミック回路基板100によれば、端面導体116a〜cの導体層117がセラミック回路基板100の内部に食い込むように形成されているので、端面導体116a〜cとセラミック回路基板100との接合強度を向上させることができる。これにより、端面導体116a〜cをセラミック回路基板100の下面の端部から基板厚みの1/2以下の高さまでとすることができ、端面導体116a〜cがセラミック回路基板100の本来の電気特性に与える影響を低減することができる。
そして、導体層117は、凹部114の端面形成面115において誘電体層111bにおよぶ帯状領域118の全域から基板内部に向かって前記基板面に平行に0.05mm以上の幅をもって延在しており、高さ方向に隣接する一組の誘電体層111aと111cにより狭持されるので、端面導体116a〜c自体にアンカー効果を持たせることができ、これにより端面導体116a〜cとセラミック回路基板100との接合強度を向上させることができる。
尚、本発明のセラミック回路基板は、上述した各実施形態に限定されるものでなく、適宜な変形、改良等が可能である。
例えば、上述した第1及び第2実施形態では、凹部14,114がいずれも平面視略半円形状の場合を例にとって説明したが、本発明は半円形状以外の平面形状の凹部の場合にも適用することができるのは勿論である。
また、上述した第1及び第2実施形態では、誘電体層11a〜d、111a〜dの4層構造の場合を例にとって説明したが、本発明はさらに多層の場合にも適用することができる。この場合、第1実施形態のセラミック回路基板10においては、導体層17は、さらに複数組みの隣接する誘電体層の層間に形成され得る。また第2実施形態のセラミック回路基板100においても導体層117が複数形成され得る。尚、導体層117を誘電体層について1層置きに配置することにより端面導体のアンカー効果を効果的に高めることができ、これにより端面導体とセラミック回路基板との接合強度を効果的に向上させることができる。
次に、上述した製造方法により作製したセラミック回路基板、および該セラミック回路基板と端面導体との接合強度を評価するための引張り試験について説明する。
まず、酸化物基準のモル%で、SiOが44.0%、Alが7.8%、CaOが16.0%、MgOが29.8%、ZnOが2.4%となるように調合し、混合した原料を白金坩堝に入れて約1550℃で60分間溶融し、溶融ガラスを流し出し冷却してガラスフレークを得た。そして、得られたガラスフレークを、エタノールを溶媒として、アルミナ製ポールミルで36時間粉砕してガラス粉末を得た。このガラス粉末のD50をレーザ回折式粒度分布測定装置で測定したところ、2.8μmであった。また示差熱分析装置を用いて測定したガラス転移点は730℃であった。
次に、質量百分率表示で前記ガラス粉末62%、アルミナ粉末(住友化学工業社製スミコランダムAA5)33%、酸化セリウム粉末5%となるように粉末を混合した。この混合粉末100gに有機溶剤(トルエン、キシレン、2−プロパノール、2−ブタノールを質量比4:2:2:1で混合したもの)30g、可塑剤(フタル酸ジ−2−エチルヘキシル)5g、ブチラール樹脂(デンカ社製ポリビニルブチラールPVB#3000K)10g、及び、分散剤(ビックケミー社製BYK180)0.3gを混合してスラリーとした。このスラリーを、PETフィルム上にドクターブレード法でシート状に塗布し、乾燥して、厚みが約0.2mmのセラミックグリーンシートを得た。
8枚のセラミックグリーンシートを重ね、80℃に5分間加熱してプレスし積層体とした。そして、550℃に5時間保持することで有機物を除去した後、875℃に90分間保持して焼成した。焼成後のセラミック回路基板をダイシングマシンで、貫通孔の中心付近を通るように切断し、セラミック回路基板に試験片としての端面導体を作製した。
尚、実施例1,2については、上述のセラミック回路基板10の製造方法により端面導体を形成しており、端面導体および導体層の径を表1に示す。また、実施例1において導体層を省いたものを比較例1として用意した。
そして、実施例3については、上述のセラミック回路基板100の製造方法により端面導体を形成しており、端面導体および導体層の径を表2に示す。
引張り試験は、端面導体に半田を使用してワイヤを付け、引張り試験機(西進商事社製BOND TESTER MODEL SS−15KP)を用いてワイヤを10mm/minの速度で引張り、端面導体とセラミック回路基板との接合強度を測定した。実施例1〜3、及び比較例1の測定結果を表1若しくは表2に示す。
Figure 2006165108
Figure 2006165108
実施例1〜3、及び比較例1の測定結果(ボンドテスター結果)から、導体層を形成することにより、端面導体とセラミック回路基板との接合強度が向上していることがわかる。
そして、実施例1と実施例2との測定結果より、導体層の誘電体への食い込み量が増える(即ち、端面形成面の基板面に平行な線状領域または帯状領域の全域から基板内部に向かって基板面と平行に延在している導体層の基板面に平行な幅が広がる)に従って、端面導体とセラミック回路基板との接合強度が向上する傾向にあることがわかる。
また、実施例1,2と実施例3との測定結果より、導体層の数が増えるに従って、端面導体とセラミック回路基板との接合強度が向上する傾向にあることがわかる。
本発明の第1実施形態であるセラミック回路基板を実装した樹脂配線基板の斜視図である。 図1の点線円IIで囲まれた箇所のセラミック回路基板の要部拡大図である。 図1に示されるセラミック回路基板の縦断面図である。 (A)〜(E)は、セラミック回路基板の製造方法を説明するための図である。 本発明の第2実施形態であるセラミック回路基板を実装した樹脂配線基板の斜視図である。 図5の点線円VIで囲まれた箇所のセラミック回路基板の要部拡大図である。 図5に示されるセラミック回路基板の縦断面図である。 (A)は従来のセラミック回路基板の要部拡大図、(B)は同図(A)に示すセラミック回路基板の要部縦断面図である。
符号の説明
10 セラミック回路基板
11a〜d 誘電体層
14 凹部
15 端面形成面
16a〜c 端面導体
17 導体層
18 線状領域
20 樹脂配線基板
100 セラミック回路基板
111a〜d 誘電体層
114 凹部
115 端面形成面
116a〜c 端面導体
117 導体層
118 帯状領域

Claims (4)

  1. セラミック回路基板であって、
    その端面に、一方の基板面の端部から垂直に延在し当該端面を形成する面が導体によって被覆されている凹部が1個以上形成されており、
    当該凹部の1個以上が前記端部から基板厚みの1/2以下の高さまで形成されており、その端面形成面から基板内部に向かって基板面と平行に延在する導体層が高さ方向に2層以上形成されていることを特徴とするセラミック回路基板。
  2. 前記導体層のうちの1層以上が、前記端面形成面の基板面に平行な線状領域の全域から基板内部に向かって基板面と平行に延在している導体層であることを特徴とする請求項1に記載のセラミック回路基板。
  3. セラミック回路基板であって、
    セラミックスからなる誘電体層の4層以上の積層構造を備え、
    その端面に、一方の基板面の端部から垂直に延在し当該端面を形成する面が導体によって被覆されている凹部が1個以上形成されており、
    当該凹部の1個以上が、少なくとも、前記基板面を形成する第1の誘電体層と当該第1の誘電体層に隣接する第2の誘電体層とにまたがって前記端部から基板厚みの1/2以下の高さまで形成されており、その端面形成面の前記第2の誘電体層におよぶ基板面に平行な帯状領域の全域から基板内部に向かって基板面と平行に延在する導体層が形成されていることを特徴とするセラミック回路基板。
  4. 前記線状領域または前記帯状領域の全域から基板内部に向かって基板面と平行に延在している導体層の基板面に平行な幅が、0.05mm以上であることを特徴とする請求項2または請求項3に記載のセラミック回路基板。
JP2004351297A 2004-12-03 2004-12-03 セラミック回路基板 Withdrawn JP2006165108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004351297A JP2006165108A (ja) 2004-12-03 2004-12-03 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004351297A JP2006165108A (ja) 2004-12-03 2004-12-03 セラミック回路基板

Publications (1)

Publication Number Publication Date
JP2006165108A true JP2006165108A (ja) 2006-06-22

Family

ID=36666795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004351297A Withdrawn JP2006165108A (ja) 2004-12-03 2004-12-03 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP2006165108A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125858A1 (ja) * 2009-04-29 2010-11-04 株式会社 村田製作所 樹脂多層回路基板及び樹脂多層回路基板の製造方法
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2014067922A (ja) * 2012-09-26 2014-04-17 Nippon Steel & Sumikin Electronics Devices Inc セラミック部品およびその製造方法
JP2015111646A (ja) * 2013-11-05 2015-06-18 三菱電機株式会社 多層配線基板接続構造
CN112335038A (zh) * 2018-06-19 2021-02-05 凸版印刷株式会社 玻璃布线基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277916A (ja) * 1999-03-29 2000-10-06 Kyocera Corp 基板および分割基板
JP2001217545A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層回路基板
JP2002270465A (ja) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd 積層電子部品の端子電極

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277916A (ja) * 1999-03-29 2000-10-06 Kyocera Corp 基板および分割基板
JP2001217545A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層回路基板
JP2002270465A (ja) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd 積層電子部品の端子電極

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
WO2010125858A1 (ja) * 2009-04-29 2010-11-04 株式会社 村田製作所 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP2014067922A (ja) * 2012-09-26 2014-04-17 Nippon Steel & Sumikin Electronics Devices Inc セラミック部品およびその製造方法
JP2015111646A (ja) * 2013-11-05 2015-06-18 三菱電機株式会社 多層配線基板接続構造
CN112335038A (zh) * 2018-06-19 2021-02-05 凸版印刷株式会社 玻璃布线基板

Similar Documents

Publication Publication Date Title
US7557307B2 (en) Electronic component and its manufacturing method
EP1921904B1 (en) Ceramic electronic component and method for manufacturing the same
KR102267242B1 (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
EP3176817B1 (en) Package for housing an electronic component and electronic device comprising such a package
KR100443664B1 (ko) 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법
JP4867276B2 (ja) セラミック基板の製造方法
CN105766069B (zh) 多层布线基板及具备该多层布线基板的探针卡
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2006165108A (ja) セラミック回路基板
US11659659B2 (en) Ceramic electronic component
JP5409236B2 (ja) 配線基板
JP5294828B2 (ja) 積層基板
JP4272550B2 (ja) 多数個取り配線基板
JP5956185B2 (ja) 多数個取り配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JPH11284296A (ja) 配線基板
JP5668867B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
JP2004349564A (ja) 多数個取り配線基板
JPH1154886A (ja) 配線基板の多数個取り基板及びその製造方法
JP2004128135A (ja) セラミック積層体
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP6403092B2 (ja) セラミック基板およびそれを用いた電子部品の製造方法
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP6258679B2 (ja) 配線基板および電子装置
JP2021068822A (ja) コイル部品及びコイル部品の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100820