JP2008211126A - 半導体モジュールおよびカード型情報装置 - Google Patents
半導体モジュールおよびカード型情報装置 Download PDFInfo
- Publication number
- JP2008211126A JP2008211126A JP2007048733A JP2007048733A JP2008211126A JP 2008211126 A JP2008211126 A JP 2008211126A JP 2007048733 A JP2007048733 A JP 2007048733A JP 2007048733 A JP2007048733 A JP 2007048733A JP 2008211126 A JP2008211126 A JP 2008211126A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- memory
- semiconductor module
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
Abstract
【解決手段】接続端子106が設けられた複数の半導体素子104a〜104dと、接続端子106に接続され半導体素子104a〜104dの信号を取り出す取り出し電極108が設けられた基板102とを備え、それぞれの半導体素子104a〜104dが基板102に積層された半導体モジュール100であって、接続端子106は半導体素子104a〜104dの一端のみに設けられた構成とする。
【選択図】図1
Description
図1(a)は本発明の第1の実施の形態のメモリモジュール基板の平面図、図1(b)は図1(a)のA1−A2−A3−A4−A5−A6線断面図である。メモリモジュール基板100は、例えばガラスエポキシ積層板の基板102と、4個の半導体素子のメモリチップ104a〜104dとで構成されている。
図4(a)は本発明の第2の実施の形態のメモリモジュール基板の平面図、図4(b)は図4(a)のB1−B2−B3−B4−B5−B6線断面図である。図4のメモリモジュール基板130が、図1のメモリモジュール基板100と異なる点は基板の形状であるのでこの点を中心に説明し、図1と同じ構成要素には同一の符号を付与する。
図5(a)は本発明の第3の実施の形態のメモリモジュール基板の平面図、図5(b)は図5(a)のC−C線断面図である。図5のメモリモジュール基板140も、例えばエポキシ樹脂の基板142と、4個の半導体素子のメモリチップ104a〜104dとで構成されている。
次に、カード型情報装置としてメモリモジュール基板を内蔵したメモリカードについて説明する。図9(a)は本発明の第4の実施の形態のメモリカードの斜視図、図9(b)は図9(a)のメモリカードを平面Gで切断したときの断面図である。
102,132,142,162,172 基板
104a,104b,104c,104d,104e,104f,104g,104h,105 メモリチップ(半導体素子)
106 接続端子
107 ACF
108 取り出し電極
109 金(Au)バンプ
110a,110b,110c,110d 銅(Cu)ボール
112a,112d クリームはんだ
114 接続部
116 他端
122 緩衝シート
134a,134b,134c,134d,144a,144d,164a,164b,164c,164d 段部
143 枠体
146 中央軸
163 キャビティ
200,210 メモリカード(カード型情報装置)
202 回路制御素子
204 筐体
203 空間
206 外部接続端子
208 チップコンデンサ
Claims (7)
- 接続端子が設けられた複数の半導体素子と、
前記接続端子に接続され前記半導体素子の信号を取り出す取り出し電極が設けられた基板とを備え、それぞれの前記半導体素子が前記基板に積層された半導体モジュールであって、
前記接続端子は前記半導体素子の一端のみに設けられたことを特徴とする半導体モジュール。 - 前記基板は平板形状であり、それぞれの前記半導体素子は前記基板と前記基板からの高さを異ならせるボールバンプ接続することを特徴とする請求項1記載の半導体モジュール。
- 前記基板は前記半導体素子を積層するための段部が設けられた形状であることを特徴とする請求項1記載の半導体モジュール。
- 前記基板は、前記半導体素子を囲む枠体を備えたことを特徴とする請求項1から請求項3のいずれか一項記載の半導体モジュール。
- 積層する前記半導体素子間に緩衝シートが配置されたまたは封止樹脂が充填されたことを特徴とする請求項1から請求項4のいずれか一項記載の半導体モジュール。
- 前記半導体素子は、メモリチップであることを特徴とする請求項1から請求項5のいずれか一項記載の半導体モジュール。
- 請求項1に記載の半導体モジュールに外部端子に接続する外部接続端子を設けたメモリモジュール基板と、
前記半導体素子を制御する回路制御素子と、
前記メモリモジュール基板および前記回路制御素子を内包する筐体とを備えたことを特徴とするカード型情報装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048733A JP5145732B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体モジュールおよびカード型情報装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048733A JP5145732B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体モジュールおよびカード型情報装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211126A true JP2008211126A (ja) | 2008-09-11 |
JP5145732B2 JP5145732B2 (ja) | 2013-02-20 |
Family
ID=39787147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007048733A Expired - Fee Related JP5145732B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体モジュールおよびカード型情報装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145732B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010086904A1 (ja) * | 2009-02-02 | 2012-07-26 | 株式会社サトー知識財産研究所 | Icタグ |
TWI466196B (zh) * | 2010-12-10 | 2014-12-21 | Toshiba Kk | 半導體裝置之製造方法、製造程式及製造裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276595A (ja) * | 1987-03-06 | 1988-11-14 | 株式会社日立製作所 | Icカ−ド |
JPH05275611A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | マルチチップモジュール |
JP2004179232A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電子機器 |
JP2006165002A (ja) * | 2004-12-02 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2006095703A1 (ja) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | ベアチップの実装構造と実装方法 |
JP2006310649A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 |
-
2007
- 2007-02-28 JP JP2007048733A patent/JP5145732B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276595A (ja) * | 1987-03-06 | 1988-11-14 | 株式会社日立製作所 | Icカ−ド |
JPH05275611A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | マルチチップモジュール |
JP2004179232A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電子機器 |
JP2006165002A (ja) * | 2004-12-02 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2006095703A1 (ja) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | ベアチップの実装構造と実装方法 |
JP2006310649A (ja) * | 2005-04-28 | 2006-11-09 | Sharp Corp | 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010086904A1 (ja) * | 2009-02-02 | 2012-07-26 | 株式会社サトー知識財産研究所 | Icタグ |
TWI466196B (zh) * | 2010-12-10 | 2014-12-21 | Toshiba Kk | 半導體裝置之製造方法、製造程式及製造裝置 |
Also Published As
Publication number | Publication date |
---|---|
JP5145732B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7888185B2 (en) | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device | |
US6483718B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
KR100602106B1 (ko) | 반도체장치 | |
US8232654B2 (en) | Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same | |
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
US7504717B2 (en) | Semiconductor device | |
US20020017719A1 (en) | Semiconductor device having bonding wires serving as external connection terminals | |
US20090166839A1 (en) | Semiconductor stack device and mounting method | |
US7663216B2 (en) | High density three dimensional semiconductor die package | |
JP2002076057A5 (ja) | ||
KR102033787B1 (ko) | 플렉시블 적층 패키지 | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
US20100258952A1 (en) | Interconnection of IC Chips by Flex Circuit Superstructure | |
US7391106B2 (en) | Stack type package | |
US20090057902A1 (en) | Method and structure for increased wire bond density in packages for semiconductor chips | |
US20110115100A1 (en) | Semiconductor device | |
US8836102B2 (en) | Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device | |
JP5145732B2 (ja) | 半導体モジュールおよびカード型情報装置 | |
WO2006095703A1 (ja) | ベアチップの実装構造と実装方法 | |
CN113906561A (zh) | 半导体模块及其制造方法 | |
KR20110055985A (ko) | 스택 패키지 | |
JP5056051B2 (ja) | カード型情報装置 | |
CN112530929A (zh) | 电子组件及其制作方法、摄像头和电子装置 | |
KR20110133945A (ko) | 스택 패키지 및 그의 제조 방법 | |
JP5040345B2 (ja) | 回路接合方法、回路基板積層体およびメモリカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5145732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |