JP2007123501A - 半田端子の形成方法 - Google Patents

半田端子の形成方法 Download PDF

Info

Publication number
JP2007123501A
JP2007123501A JP2005312855A JP2005312855A JP2007123501A JP 2007123501 A JP2007123501 A JP 2007123501A JP 2005312855 A JP2005312855 A JP 2005312855A JP 2005312855 A JP2005312855 A JP 2005312855A JP 2007123501 A JP2007123501 A JP 2007123501A
Authority
JP
Japan
Prior art keywords
solder
electrode
terminal
insulating substrate
cream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005312855A
Other languages
English (en)
Inventor
Hiroyuki Tanitsu
宏幸 谷津
Shuichi Takeda
秀一 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005312855A priority Critical patent/JP2007123501A/ja
Publication of JP2007123501A publication Critical patent/JP2007123501A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】十分な高さが得られると共に、剥がれの無い半田端子の形成方法を提供すること。
【解決手段】本発明の半田端子の形成方法において、絶縁基板1に設けられた電極3上に半田固まり体9を載置する工程を経た後、半田固まり体9を加熱する工程を行って、電極3上に半田盛り上がり部からなる半田端子7を形成したため、半田端子7と電極3間の付着が確実で、剥がれの無いものが得られると共に、半田固まり体9の存在によって、半田端子7は十分な高さのあるものが得られる。
【選択図】図3

Description

本発明は、携帯電話機の送受信ユニット等に使用して好適な半田端子の形成方法に関するものである。
従来の半田端子の形成方法に係る図面を説明すると、図5は従来の半田端子の形成方法によって形成された端子を有する回路モジュールの要部断面図、図6は従来の半田端子の形成方法を示す説明図であり、先ず、回路モジュールの構成を図5に基づいて説明すると、絶縁基板51の上面には、導電体52に種々の電子部品53が搭載されて、所望の電気回路が形成されており、この絶縁基板51には、電子部品53を覆った状態で箱形のカバー54が取り付けられている。
また、絶縁基板51の下面に位置する導電体52には、半田のみからなる第1の半田端子55と、球体の表面に半田膜を設けたコア入り半田体からなる第2の半田端子56が設けられ、このような従来の回路モジュールは、第1,第2の半田端子55,56がマザー基板57上に載置、半田付けされて、面実装されるようになっている(例えば、特許文献1参照)。
次に、従来の半田端子の形成方法を説明すると、先ず、図6に示すように、メタルマスク58を用いて、導電体52上にクリーム半田59を印刷によって形成した後、クリーム半田59をリフロー装置によって加熱して、図1に示すような第1の半田端子55を形成し、次に、ここでは図示しないが、第2の半田端子56を形成する導電体52上にフラックスを設けた後、このフラックス上にコア入り半田体を載置した状態で、半田膜をリフロー装置によって加熱して、図1に示すような第2の半田端子56を形成するようになっている(例えば、特許文献1参照)。
特開2003−209333号公報
しかし、従来の半田端子の形成方法において、第1の半田端子55にあっては、印刷されたクリーム半田59によって形成されるため、導電体52との付着が確実にできる反面、十分な高さが得られず、また、第2の半田端子56にあっては、高さが十分得られる反面、半田膜と導電体52間の付着が弱く、落下等において第2の半田端子56が剥がれる恐れがあるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、十分な高さが得られると共に、剥がれの無い半田端子の形成方法を提供することにある。
上記の目的を達成するために、本発明の第1の解決手段として、絶縁基板に設けられた電極上に半田固まり体を載置する工程を経た後、前記半田固まり体を加熱する工程を行って、前記電極上に半田盛り上がり部からなる半田端子を形成した形成方法とした。
また、第2の解決手段として、前記電極上、又は前記電極上を含み前記電極の周辺の前記絶縁基板上にクリーム半田を形成する工程を行った後、前記半田固まり体を前記電極上の前記クリーム半田に載置する工程を行い、しかる後、前記半田固まり体と前記クリーム半田を加熱する工程を行って、前記電極上に半田盛り上がり部からなる前記半田端子を形成した形成方法とした。
また、第3の解決手段として、前記クリーム半田が印刷によって形成されると共に、前記半田固まり体と前記クリーム半田がリフロー装置によって加熱された形成方法とした。
また、第4の解決手段として、絶縁基板に設けられた電極上、又は前記電極上を含み前記電極の周辺の前記絶縁基板上にクリーム半田を形成する工程を行った後、球体の表面に半田膜を形成したコア入り半田体を前記電極上の前記クリーム半田に載置する工程を行い、しかる後、前記半田膜と前記クリーム半田を加熱する工程を行って、前記電極上に半田端子を形成した形成方法とした。
また、第5の解決手段として、前記クリーム半田が印刷によって形成されると共に、前記半田膜と前記クリーム半田がリフロー装置によって加熱された形成方法とした。
また、第6の解決手段として、前記絶縁基板の一面側には第1の電子部品が搭載され、前記半田端子が設けられた前記絶縁基板の他面側には第2の電子部品が搭載されて、面実装型の回路モジュールが形成され、前記半田端子が前記第2の電子部品の高さよりも高く形成された形成方法とした。
本発明の半田端子の形成方法において、絶縁基板に設けられた電極上に半田固まり体を載置する工程を経た後、半田固まり体を加熱する工程を行って、電極上に半田盛り上がり部からなる半田端子を形成したため、半田端子と電極間の付着が確実で、剥がれの無いものが得られると共に、半田固まり体の存在によって、半田端子は十分な高さのあるものが得られる。
また、電極上、又は電極上を含み電極の周辺の絶縁基板上にクリーム半田を形成する工程を行った後、半田固まり体を電極上のクリーム半田に載置する工程を行い、しかる後、半田固まり体とクリーム半田を加熱する工程を行うようにしたため、半田固まり体は、クリーム半田に付着した状態となって、位置ズレが無い上に、クリーム半田の存在によって、半田端子はより高いものが得られる。
また、クリーム半田が印刷によって形成されると共に、半田固まり体とクリーム半田がリフロー装置によって加熱されたため、既存の装置が適用できて、設備費を安くできる。
また、絶縁基板に設けられた電極上、又は電極上を含み電極の周辺の絶縁基板上にクリーム半田を形成する工程を行った後、球体の表面に半田膜を形成したコア入り半田体を電極上のクリーム半田に載置する工程を行い、しかる後、半田膜とクリーム半田を加熱する工程を行って、電極上に半田端子を形成したため、半田端子はコア入り半田体によって十分な高さが得られると共に、クリーム半田の存在によって、半田膜の電極への付着が補強されて、剥がれの無いものが得られる上に、コア入り半田体は、クリーム半田に付着した状態となって、位置ズレの無いものが得られる。
また、クリーム半田が印刷によって形成されると共に、半田膜とクリーム半田がリフロー装置によって加熱されたため、既存の装置が適用できて、設備費を安くできる。
また、絶縁基板の一面側には第1の電子部品が搭載され、半田端子が設けられた絶縁基板の他面側には第2の電子部品が搭載されて、面実装型の回路モジュールが形成され、半田端子が第2の電子部品の高さよりも高く形成されたため、回路モジュールは、第2の電子部品に支障なく、面実装可能なものが得られる。
発明の実施の形態について図面を参照して説明すると、図1は本発明の半田端子の形成方法によって形成された端子を有する回路モジュールの要部断面図、図2は本発明の半田端子の形成方法の第1実施例に係る第1工程を示す説明図、図3は本発明の半田端子の形成方法の第1実施例に係る第2工程を示す説明図、図4は本発明の半田端子の形成方法の第2実施例を示す説明図であり、先ず、回路モジュールの構成を図1に基づいて説明すると、絶縁基板1には、両面に設けられた配線パターン2を有し、この配線パターン2は、絶縁基板1の下面の外周部近傍に設けられた複数の電極3を備えており、そして、絶縁基板1の上面に搭載された第1の電子部品4と、絶縁基板1の下面に搭載された第2の電子部品5とで、所望の電気回路が形成されると共に、この絶縁基板1には、第1の電子部品4を覆った状態で箱形のカバー6が取り付けられている。
また、絶縁基板1の下面に位置する電極3には、球面状をなし、半田のみの半田盛り上がり部からなる半田端子7が設けられ、この半田端子7は、第2の電子部品5よりも高くなって形成されており、このような構成を有する本発明の回路モジュールは、半田端子7がマザー基板(図示せず)上に載置された状態で、半田付けされて、面実装されるようになっている。
次に、本発明の半田端子の形成方法に係る第1実施例を説明すると、先ず、第1工程として図2に示すように、メタルマスク(図示せず)を用いて、電極3上、及び電極3の周辺に位置する絶縁基板1上にクリーム半田8を印刷によって形成する工程を行った後、第2工程として図3に示すように、半田ボール等からなる半田固まり体9を電極3上のクリーム半田8上に載置する工程を行い、しかる後、クリーム半田8と半田固まり体9をリフロー装置(図示せず)によって加熱する工程を行うと、クリーム半田8と半田固まり体9が溶けて電極3に付着して、図1に示すように、表面張力によって球面状をなした半田盛り上がり部からなる背の高い半田端子7が形成されるようになる。
なお、上記実施例では、クリーム半田8が電極3上と絶縁基板1上に設けられたもので説明したが、クリーム半田8は、電極3上のみ、或いは電極3上と絶縁基板1上に設けないものでも良く、また、半田固まり体9は、球体以外に、立方体や直方体等で形成しても良い。
次に、本発明の半田端子の形成方法に係る第2実施例を説明すると、図4に示すように、先ず、第1工程として前記第1実施例と同様に、メタルマスク(図示せず)を用いて、電極3上、及び電極3の周辺に位置する絶縁基板1上にクリーム半田8を印刷によって形成する工程を行った後、第2工程として、球体10の表面に半田膜11を形成したコア入り半田体12を電極3上のクリーム半田8上に載置する工程を行い、しかる後、クリーム半田8と半田膜11をリフロー装置(図示せず)によって加熱する工程を行うと、クリーム半田8と半田膜11が溶けて電極3に付着して、第2の電子部品5よりも突出した背の高い半田端子7が形成されるようになる。
なお、上記実施例では、クリーム半田8が電極3上と絶縁基板1上に設けられたもので説明したが、クリーム半田8は、電極3上のみに形成したものでも良い。
本発明の半田端子の形成方法によって形成された端子を有する回路モジュールの要部断面図である。 本発明の半田端子の形成方法の第1実施例に係る第1工程を示す説明図である。 本発明の半田端子の形成方法の第1実施例に係る第2工程を示す説明図である。 本発明の半田端子の形成方法の第2実施例を示す説明図である。 従来の半田端子の形成方法によって形成された端子を有する回路モジュールの要部断面図である。 従来の半田端子の形成方法を示す説明図である。
符号の説明
1 絶縁基板
2 配線パターン
3 電極
4 第1の電子部品
5 第2の電子部品
6 カバー
7 半田端子
8 クリーム半田
9 半田固まり体
10 球体
11 半田膜
12 コア入り半田体
13 半田端子

Claims (6)

  1. 絶縁基板に設けられた電極上に半田固まり体を載置する工程を経た後、前記半田固まり体を加熱する工程を行って、前記電極上に半田盛り上がり部からなる半田端子を形成したことを特徴とする半田端子の形成方法。
  2. 前記電極上、又は前記電極上を含み前記電極の周辺の前記絶縁基板上にクリーム半田を形成する工程を行った後、前記半田固まり体を前記電極上の前記クリーム半田に載置する工程を行い、しかる後、前記半田固まり体と前記クリーム半田を加熱する工程を行って、前記電極上に半田盛り上がり部からなる前記半田端子を形成したことを特徴とする請求項1記載の半田端子の形成方法。
  3. 前記クリーム半田が印刷によって形成されると共に、前記半田固まり体と前記クリーム半田がリフロー装置によって加熱されたことを特徴とする請求項2記載の半田端子の形成方法。
  4. 絶縁基板に設けられた電極上、又は前記電極上を含み前記電極の周辺の前記絶縁基板上にクリーム半田を形成する工程を行った後、球体の表面に半田膜を形成したコア入り半田体を前記電極上の前記クリーム半田に載置する工程を行い、しかる後、前記半田膜と前記クリーム半田を加熱する工程を行って、前記電極上に半田端子を形成したことを特徴とする半田端子の形成方法。
  5. 前記クリーム半田が印刷によって形成されると共に、前記半田膜と前記クリーム半田がリフロー装置によって加熱されたことを特徴とする請求項4記載の半田端子の形成方法。
  6. 前記絶縁基板の一面側には第1の電子部品が搭載され、前記半田端子が設けられた前記絶縁基板の他面側には第2の電子部品が搭載されて、面実装型の回路モジュールが形成され、前記半田端子が前記第2の電子部品の高さよりも高く形成されたことを特徴とする請求項1から5の何れか1項に記載の半田端子の形成方法。
JP2005312855A 2005-10-27 2005-10-27 半田端子の形成方法 Pending JP2007123501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005312855A JP2007123501A (ja) 2005-10-27 2005-10-27 半田端子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005312855A JP2007123501A (ja) 2005-10-27 2005-10-27 半田端子の形成方法

Publications (1)

Publication Number Publication Date
JP2007123501A true JP2007123501A (ja) 2007-05-17

Family

ID=38147030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312855A Pending JP2007123501A (ja) 2005-10-27 2005-10-27 半田端子の形成方法

Country Status (1)

Country Link
JP (1) JP2007123501A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000271782A (ja) * 1999-03-24 2000-10-03 Matsushita Electric Ind Co Ltd 半田接合用の金属ペーストおよび半田接合方法
JP2002158247A (ja) * 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2004281921A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000271782A (ja) * 1999-03-24 2000-10-03 Matsushita Electric Ind Co Ltd 半田接合用の金属ペーストおよび半田接合方法
JP2002158247A (ja) * 2000-11-22 2002-05-31 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2004281921A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
US7637415B2 (en) Methods and apparatus for assembling a printed circuit board
WO2006114267A3 (en) Electronic component and electronic configuration
JP2011096819A (ja) 半導体装置および回路基板
CN102378487A (zh) 印刷电路板及其制造方法
JP2007134407A (ja) 回路基板
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
TWI630767B (zh) 印刷基板之製造方法及導電性構件之接合方法
JP2007123501A (ja) 半田端子の形成方法
JP2004079666A (ja) プリント基板、プリント基板の製造方法および電子部品の実装方法
US20110155450A1 (en) Printed circuit board and electronic apparatus
TW201338645A (zh) 電路板及電路板製作方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2008066344A (ja) 多層基板と金属接合材料の印刷方法
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
US20130322034A1 (en) Method of Manufacturing a Surface Mounted Device and Corresponding Surface Mounted Device
JP2007142255A (ja) 回路基板の製造方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2004303944A (ja) モジュール基板及びその製造方法
JP2010010611A (ja) プリント回路板及び電子機器
JP2008091776A (ja) プリント基板ユニット、組プリント基板ユニット、プリント基板ユニット製造方法、組プリント基板ユニット製造方法および電子機器
JP2005347660A (ja) 面実装部品の取付構造、及びその取付方法
JP2002246734A (ja) 基板及び基板を有する電子機器
JP2000174161A (ja) フレキシブル基板及びこれを用いた半導体装置の実装方法
JP2006303253A (ja) 電子回路ユニット
JP2009176915A (ja) 回路基板及びこれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070828

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090930

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20091006

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20091116

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323