CN118053824A - 包括散热层的半导体封装 - Google Patents

包括散热层的半导体封装 Download PDF

Info

Publication number
CN118053824A
CN118053824A CN202311483021.9A CN202311483021A CN118053824A CN 118053824 A CN118053824 A CN 118053824A CN 202311483021 A CN202311483021 A CN 202311483021A CN 118053824 A CN118053824 A CN 118053824A
Authority
CN
China
Prior art keywords
wiring
semiconductor devices
semiconductor package
semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311483021.9A
Other languages
English (en)
Inventor
曹升铉
郑在珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230092987A external-priority patent/KR20240071297A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118053824A publication Critical patent/CN118053824A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装,包括:柔性绝缘衬底,包括第一表面和与第一表面相对的第二表面;第一布线,在柔性绝缘衬底的第一表面上;第二布线,在柔性绝缘衬底的第二表面上;多个过孔,将第一布线耦接到第二布线;多个半导体器件,在柔性绝缘衬底的第一表面上;以及散热树脂层,至少部分地覆盖多个半导体器件中的至少一个半导体器件。

Description

包括散热层的半导体封装
相关申请的交叉引用
本申请要求于2022年11月15日向韩国知识产权局递交的韩国专利申请No.10-2022-0153042和于2023年7月18日向韩国知识产权局递交的韩国专利申请No.10-2023-0092987的优先权,其全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及一种半导体封装,并且更具体地,涉及包括散热层的半导体封装。
背景技术
诸如但不限于有机发光显示器(OLED)和液晶显示器(LCD)的显示器可以包括显示面板和/或可以设置在显示面板的背面和/或侧面上的驱动器集成电路(IC)。例如,驱动器IC可以以半导体器件的形式实现。这些半导体器件可以通过诸如但不限于膜上芯片(COF)、带载封装(TCP)、玻璃上芯片(COG)等封装技术耦接到显示面板。
例如,虽然COF半导体封装由于其灵活性而可能非常适合于这种应用,但在高清显示器的情况下,半导体器件的驱动负载可能增加,因此,半导体器件可能产生过多热量,这可能导致性能和/或可靠性降低。
为了潜在地解决过多热量的产生,所提出的方法建议将散热构件安装在柔性绝缘衬底的下表面上。然而,这种方法可能无法解决过多热量问题和/或可能不是期望的。例如,柔性绝缘衬底的导热率可能相对较低,因此,散热效率可能不足以解决过多热量问题。备选地或附加地,散热构件可以是由金属(例如,铝)制成的板的形式,如此,散热构件可能导致COF型半导体封装的柔性降低,和/或散热构件可能与柔性绝缘衬底分离。
因此,需要进一步改进半导体封装技术,因为对显示面板和/或驱动器IC的需求可能受到过多热量产生的限制。本文提出了改进。这些改进也可以适用于其他半导体封装技术。
发明内容
本公开的多个方面可以提供一种与相关半导体器件相比具有改进的散热效率的半导体封装。
本公开的多个方面可以提供一种与相关半导体器件相比具有改进的输入/输出端子可用性的半导体封装。
根据本公开的一方面,提供了一种半导体封装。所述半导体封装包括:柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;第一布线,在所述柔性绝缘衬底的所述第一表面上;第二布线,在所述柔性绝缘衬底的所述第二表面上;多个过孔,将所述第一布线耦接到所述第二布线;多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;以及散热树脂层,至少部分地覆盖所述多个半导体器件中的至少一个半导体器件。
根据本公开的一方面,提供了一种半导体封装。所述半导体封装包括:柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;第一布线,在所述柔性绝缘衬底的所述第一表面上;第二布线,在所述柔性绝缘衬底的所述第二表面上;多个过孔,将所述第一布线耦接到所述第二布线;多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;多个焊料凸块,设置在所述多个半导体器件与所述第一布线之间;第一阻焊剂,至少部分地覆盖所述第一布线的至少第一部分;第二阻焊剂,至少部分地覆盖所述第二布线的至少第二部分;以及散热树脂层,至少部分地覆盖所述多个半导体器件。所述多个焊料凸块包括沿所述多个半导体器件的短边设置的短边部分焊料凸块和沿所述多个半导体器件的长边设置的长边部分焊料凸块。所述短边部分焊料凸块使用所述多个过孔之中的相应过孔而耦接到所述第二布线。所述相应过孔直接设置在所述短边部分焊料凸块的下方。所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
根据本公开的一方面,提供了一种半导体封装。所述半导体封装包括:柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;第一布线,在所述柔性绝缘衬底的所述第一表面上;第二布线,在所述柔性绝缘衬底的所述第二表面上;多个过孔,将所述第一布线耦接到所述第二布线;多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;多个焊料凸块,设置在所述多个半导体器件与所述第一布线之间;第一阻焊剂,至少部分地覆盖所述第一布线的至少第一部分;第二阻焊剂,至少部分地覆盖所述第二布线的至少第二部分;散热树脂层,至少部分地覆盖所述多个半导体器件中的至少一个半导体器件;以及金属带,至少部分地覆盖所述多个半导体器件中的其余半导体器件。所述多个焊料凸块包括沿所述多个半导体器件的短边设置的短边部分焊料凸块和沿所述多个半导体器件的长边设置的长边部分焊料凸块。所述短边部分焊料凸块使用所述多个过孔之中的相应过孔而耦接到所述第二布线。所述相应过孔直接设置在所述短边部分焊料凸块的下方。所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
在实施例中,半导体器件可以被具有高导热率的散热树脂覆盖,使得可以固定并保护半导体器件。因此,可以有效地从半导体器件释放由半导体器件产生的热量。
在实施例中,可以利用半导体器件的短边部分输入/输出端子来提高布线布置的自由度,并且半导体器件的短边部分输入/输出端子可以有助于封装小型化。
附加方面部分地可以在以下描述中进行阐述,并且部分地可以通过以下描述而变得清楚,和/或可以通过实践所呈现的实施例来获知。
附图说明
根据结合附图的以下描述,本公开的某些实施例的上述和其他方面、特征以及优点可以更清楚,在附图中:
图1是根据实施例的半导体封装的顶视图;
图2是根据实施例的沿图1中的线A-A’截取的截面图;
图3是示出了根据实施例的图1所示的半导体器件中的输入/输出端子与柔性绝缘衬底的布线线路之间的耦接的局部透视图;
图4是示出了根据实施例的在热膨胀和收缩期间可施加到被散热树脂覆盖的半导体器件的应力的程度的概念图;
图5是根据实施例的半导体封装的顶视图;
图6是根据实施例的半导体封装的底视图;
图7是根据实施例的沿图5中的线B-B’截取的截面图;
图8是根据实施例的半导体封装的顶视图;
图9是根据实施例的沿图8中的线B-B’截取的截面图;
图10是根据实施例的半导体封装的顶视图;以及
图11是根据实施例的沿图10中的线B-B’截取的截面图。
具体实施方式
在下文中,参考附图描述实施例。如本领域技术人员可以理解的,在不脱离所描述的实施例的精神和/或范围的情况下,可以以各种不同的方式修改所描述的实施例。
附图和描述本质上可被认为是说明性的,而不是限制性的。贯穿本公开,相同的构成元件可以由相同的附图标记表示。
在附图中,为了便于说明,可以随机地指示各个构成元件的尺寸和厚度。即,本发明可不必限于附图所示的尺寸和/或厚度。例如,在附图中,为了清楚起见,层、膜、面板、区域等的厚度可被放大。作为另一示例,为了便于说明,一些层和/或区域的厚度可被放大。
在本公开中,除非使用诸如“一”、“一个”或“单个”的明确表达,否则以单数形式书写的表述可以旨在涵盖复数形式。
如本文所使用的,术语“和/或”就其含义和/或解释而言可以旨在涵盖术语“和”和“或”的任意组合。例如,“A和/或B”可以被理解为意指“A、B、或A和B”。
如本文所使用的,短语“......中至少一个”就其含义和/或解释而言可以旨在涵盖“选自......的组中的至少一个”。例如,“A和B中的至少一个”可以被理解为意指“A、B、或A和B、或A或B”。
术语“第1”、“第一”、“第2”、“第二”等可以用于描述各种构成元件。然而,这些构成元件可以不受这些术语的限制。这些术语可以仅用于将一个元件与其他元件区分开。例如,在不脱离本发明的范围的情况下,第一构成元件可以被称为第二构成元件,并且类似地,第二构成元件可以被称为第一构成元件。
当诸如层、膜、区域、衬底之类的元件被称为在另一元件“上”时,该元件可以直接在该另一元件上和/或也可以存在中间元件。相比之下,当元件被称为“直接在另一元件上”时,可以不存在中间元件。此外,可以理解,贯穿本公开,当元件在目标元件“上”时,该元件可以位于目标元件的上方或下方,并且可能不一定意味着该元件在与重力相反的方向上位于目标元件“上方”或“之上”。
例如,诸如“下方”、“上”等的空间相对术语可以用于描述如附图所示的一个元件或构成元件与其他构成元件之间的关系。除了附图中描绘的取向之外,空间相对术语还可以旨在涵盖器件在使用或操作中的不同取向。例如,如果附图中的器件被翻转,则位于另一器件“下方”的器件可以位于该另一器件“上”。因此,例如,术语“下方”可以涵盖位于上方和位于下方这两种取向。由于器件可能以其他方式取向,因此空间相对术语可以根据其取向而被不同地解释。
当元件(或区域、层、部分等)被称为“连接”或“耦接”到另一元件时,该元件可以直接在该另一元件上,可以直接连接和/或耦接到该另一元件,和/或可以在其间设置中间元件。
术语“连接到”或“耦接到”可以涵盖物理连接和/或电连接或耦接。
除非另外定义,否则本公开中使用的术语(包括技术和科学术语)可以具有与实施例所属领域的技术人员通常理解的含义相同的含义。还可以理解,诸如在常用词典中定义的术语可以被解释为其含义可以与在相关技术的上下文中的含义相一致,而不应将其解释为理想的和/或过于形式化的含义,除非本文明确地如此定义。
图1是根据实施例的半导体封装的顶视图。图2是根据实施例的沿图1中的线A-A’截取的截面图。图3是示出了根据实施例的图1所示的半导体器件中的输入/输出端子与柔性绝缘衬底的布线线路之间的耦接的局部透视图。
参考图1和图2,上布线32(例如,第一布线)可以位于(设置在)柔性绝缘衬底11的上表面(例如,第一表面)上,并且上阻焊剂12可以被定位为覆盖上布线32。备选地或附加地,下布线31(例如,第二布线)可以位于柔性绝缘衬底11的下表面(例如,第二表面)上,并且下阻焊剂13可以被定位为覆盖下布线31。上布线32和下布线31可以通过穿过柔性绝缘衬底11的过孔33而连接。柔性绝缘衬底11可以包含具有柔性的绝缘材料,例如但不限于聚酰亚胺(PI)。上布线32和下布线31以及过孔33可以包含导电材料,例如但不限于铜(Cu)。上阻焊剂12和下阻焊剂13可以包含绝缘材料,例如但不限于光敏材料、热固性树脂混合物等。
在实施例中,半导体器件21可以位于柔性绝缘衬底11上。备选地或附加地,焊料凸块(例如,短边部分焊料凸块41和长边部分焊料凸块42)可以位于半导体器件2l和上布线32之间。焊料凸块4l和42可以将半导体器件21电耦接到上布线32。半导体器件21可以是和/或可以包括有源器件,例如但不限于栅极驱动器、源极驱动器等。焊料凸块41和42可以包含导电材料,例如但不限于金(Au)。
在实施例中,底部填充层23可以位于半导体器件21和柔性绝缘衬底11之间的空间中。备选地或附加地,散热树脂层22可以位于半导体器件21上。底部填充层23可以包含灌封化合物,例如但不限于硅(Si)、聚氨酯、环氧树脂等。散热树脂层22可以包含导热聚合物化合物,其可以通过将导热填料与环氧基树脂和硅基热固性聚合物中的至少一种混合而获得。
参考图1,三(3)个半导体器件模具(例如,第一半导体器件模具IC1、第二半导体器件模具IC2和第三半导体器件模具IC3)可以位于柔性绝缘衬底11上。散热树脂层22可以被定位为覆盖半导体器件模具IC1至IC3。
在实施例中,散热树脂层22可以彼此分离。散热树脂层22的厚度可以为约1,000微米(μm)至约1,300μm。可以基于在热固化之前的散热树脂的散热效果和/或散热树脂的粘度来确定散热树脂层22的厚度范围。每个散热树脂层22的长边长度(图1中的Y方向)可以为约20毫米(mm)至约30mm,并且每个散热树脂层22的短边长度(图1中的X方向)可以为约5mm至约6mm。可以基于散热树脂的散热效果和/或可以施加到半导体器件21的热应力来确定短边长度和/或长边长度的范围。
在实施例中,第一半导体器件模具IC1可以是和/或可以包括源极驱动器,并且第二半导体器件模具IC2和第三半导体器件模具IC3可以是和/或可以包括栅极驱动器。然而,本公开不限于此,并且在不脱离本公开的范围的情况下,半导体器件模具IC1至IC3可以是与上述器件相同和/或不同的器件。
参考图2和图3,多个焊料凸块41和42可以位于半导体器件21的下表面上,以便用作输入/输出端子。短边部分焊料凸块41可以沿半导体器件21的短边部分定位,并且长边部分焊料凸块42可以沿半导体器件21的长边部分定位。长边部分焊料凸块42可以直接耦接到上布线32。短边部分焊料凸块41可以通过过孔33耦接到下布线31。上布线32的一些部分可以被定位为过孔33的位于短边部分焊料凸块41和过孔33之间的耦接焊盘。
在实施例中,短边部分焊料凸块41可以通过过孔33耦接到下布线31,如此,短边部分焊料凸块41也可以用作半导体器件21的输入/输出端子。因此,可以提高布置柔性绝缘衬底11的布线和半导体器件21的自由度,从而潜在地提高封装小型化。
图4是示出了根据实施例的在热膨胀和收缩期间可施加到被散热树脂覆盖的半导体器件的应力的程度的概念图。
在实施例中,当半导体器件21被散热树脂层22覆盖,从而被固定时,可从半导体器件21释放的热量可以通过散热树脂层22有效地释放到外部。备选地或附加地,散热树脂层22可能在释放热量的过程中膨胀和/或收缩,这可能影响半导体器件21。
参考图4,由于散热树脂层22的膨胀和收缩而可能施加到每个半导体器件21的热应力可能主要影响半导体器件21的两个短边。因此,当柔性绝缘衬底11的上布线32设置在半导体器件21的短边部分上,从而与半导体器件21的短边相交时,对应部分的上布线32可能由于热应力而断裂和/或损坏。为此,在本公开中,可以直接在半导体器件21的短边部分焊料凸块41的下方设置过孔33,短边部分焊料凸块41和下布线31可以通过过孔33而耦接,并且下布线31可以用作短边部分焊料凸块41的引线。因此,短边部分焊料凸块41可以用作输入/输出端子。
图5是根据实施例的半导体封装的顶视图。图6是根据实施例的半导体封装的底视图。图7是根据实施例的沿图5中的线B-B’截取的截面图。
图5至图7中描绘的半导体封装可以包括上面参考图1至图3描述的半导体封装和/或可以在许多方面与其类似,并且可以包括上面未提及的附加特征。因此,为了简洁起见,可以省略上面参考图1至图3描述的半导体封装的重复描述。
例如,与图1至图3所示的半导体封装相比,图5至图7的半导体封装还可以包括下散热层51。下散热层51可以位于下阻焊剂13的下方,并且可以是和/或包括包含金属(例如但不限于铝(A1))的带。下散热层51可以通过施加到下散热层51的上表面的粘合剂而附接到下阻焊剂13。
因此,与相关半导体封装相比,可以设置下散热层51以潜在地进一步提高半导体封装的散热效率。
图8是根据实施例的半导体封装的顶视图。图9是根据实施例的沿图8中的线B-B’截取的截面图。
图8和图9中描绘的半导体封装可以包括上面参考图1至图3描述的半导体封装和/或可以在许多方面与其类似,并且可以包括上面未提及的附加特征。因此,为了简洁起见,可以省略上面参考图1至图3描述的半导体封装的重复描述。
例如,图8和图9的半导体封装可以包括代替第一半导体器件模具IC1的散热树脂层22的散热带52。散热带52可以是和/或可以包括包含金属(例如但不限于铝(Al))的带。散热带52可以通过施加到散热带52的下表面的粘合剂而附接到半导体器件21和上阻焊剂12。在实施例中,第一半导体器件模具IC1可以是和/或可以包括源极驱动器。在这种实施例中,与栅极驱动器相比,源极驱动器可能产生更多的热量。与散热树脂层相比,散热带52可以具有更好的散热性能,因此可以应用于第一半导体器件模具IC1(例如,源极驱动器)。然而,本公开不限于此。例如,在一些实施例中,散热带52也可以应用于栅极驱动器(例如,第二半导体器件模具IC2和第三半导体器件模具IC3)。
图10是根据实施例的半导体封装的顶视图。图11是根据实施例的沿图10中的线B-B’截取的截面图。
图10和图11中描绘的半导体封装可以包括上面参考图1至图3描述的半导体封装和/或可以在许多方面与其类似,并且可以包括上面未提及的附加特征。因此,为了简洁起见,可以省略上面参考图1至图3描述的半导体封装的重复描述。
例如,图10和图11的半导体封装与图1至图3所示的半导体封装的不同之处在于:第一半导体器件模具至第三半导体器件模具ICl、IC2和IC3的散热树脂层22可以一体地耦接。即,散热树脂层22可以彼此一体地耦接。当第一半导体器件模具至第三半导体器件模具IC1、IC2和IC3的散热树脂层22一体地耦接时,可以提高半导体封装的上表面的可用性。例如,可以附加地将散热片附接到要使用的半导体封装。然而,本公开不限于此。例如,在一些实施例中,第一半导体器件模具至第三半导体器件模具IC1、IC2和IC3中的两个半导体器件模具的散热树脂层22可以一体地耦接,并且另一(其余)散热树脂层可以单独地设置。
尽管上面已经参考附图描述了实施例,但实施例所属领域的技术人员可以理解,在不改变本公开的技术思想和/或基本特征的情况下,可以以其他特定形式来实现实施例。因此,可以理解,上述实施例在每个方面都是说明性的而非限制性的。

Claims (20)

1.一种半导体封装,包括:
柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;
第一布线,在所述柔性绝缘衬底的所述第一表面上;
第二布线,在所述柔性绝缘衬底的所述第二表面上;
多个过孔,将所述第一布线耦接到所述第二布线;
多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;以及
散热树脂层,至少部分地覆盖所述多个半导体器件中的至少一个半导体器件。
2.根据权利要求1所述的半导体封装,还包括:
多个焊料凸块,设置在所述多个半导体器件与所述第一布线之间,
其中,所述多个焊料凸块包括沿所述多个半导体器件的短边设置的短边部分焊料凸块和沿所述多个半导体器件的长边设置的长边部分焊料凸块,并且
其中,所述短边部分焊料凸块使用所述多个过孔之中的相应过孔而耦接到所述第二布线,所述相应过孔直接设置在所述短边部分焊料凸块的下方。
3.根据权利要求2所述的半导体封装,其中,所述第一布线包括设置在所述短边部分焊料凸块中的每个焊料凸块与所述相应过孔之间的耦接焊盘。
4.根据权利要求3所述的半导体封装,还包括:
底部填充层,至少部分地填充所述多个半导体器件与所述柔性绝缘衬底之间的空间。
5.根据权利要求4所述的半导体封装,还包括:
第一阻焊剂,被配置为覆盖所述第一布线的至少第一部分;以及
第二阻焊剂,被配置为覆盖所述第二布线的至少第二部分。
6.根据权利要求5所述的半导体封装,其中,所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
7.根据权利要求5所述的半导体封装,其中,所述底部填充层包括灌封化合物,所述灌封化合物包括硅、聚氨酯和环氧树脂中的至少一种。
8.根据权利要求5所述的半导体封装,其中,所述柔性绝缘衬底包括聚酰亚胺。
9.根据权利要求1所述的半导体封装,还包括:
第一阻焊剂,被配置为覆盖所述第一布线的至少第一部分;
第二阻焊剂,被配置为覆盖所述第二布线的至少第二部分;以及
下散热层,耦接到所述第二阻焊剂。
10.根据权利要求9所述的半导体封装,其中,所述下散热层包括金属带。
11.根据权利要求1所述的半导体封装,还包括:
散热带,被配置为至少部分地覆盖所述多个半导体器件中的一个或多个半导体器件。
12.根据权利要求11所述的半导体封装,其中,被所述散热树脂层至少部分地覆盖的所述至少一个半导体器件不同于被所述散热带至少部分地覆盖的所述一个或多个半导体器件。
13.根据权利要求12所述的半导体封装,其中,所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
14.根据权利要求13所述的半导体封装,其中,所述散热带包括金属带。
15.根据权利要求1所述的半导体封装,其中,所述散热树脂层被分离为一个或多个部分,并且
其中,所述散热树脂层的所述一个或多个部分中的每个部分对应于所述多个半导体器件中的半导体器件。
16.根据权利要求1所述的半导体封装,其中,所述散热树脂层包括至少部分地覆盖所述多个半导体器件中的至少两个半导体器件的一体耦接部分。
17.根据权利要求16所述的半导体封装,其中,所述散热树脂层的至少部分地覆盖所述多个半导体器件的部分被一体地耦接。
18.一种半导体封装,包括:
柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;
第一布线,在所述柔性绝缘衬底的所述第一表面上;
第二布线,在所述柔性绝缘衬底的所述第二表面上;
多个过孔,将所述第一布线耦接到所述第二布线;
多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;
多个焊料凸块,设置在所述多个半导体器件与所述第一布线之间;
第一阻焊剂,至少部分地覆盖所述第一布线的至少第一部分;
第二阻焊剂,至少部分地覆盖所述第二布线的至少第二部分;以及
散热树脂层,至少部分地覆盖所述多个半导体器件,
其中,所述多个焊料凸块包括沿所述多个半导体器件的短边设置的短边部分焊料凸块和沿所述多个半导体器件的长边设置的长边部分焊料凸块,
其中,所述短边部分焊料凸块使用所述多个过孔之中的相应过孔而耦接到所述第二布线,所述相应过孔直接设置在所述短边部分焊料凸块的下方,并且
其中,所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
19.根据权利要求18所述的半导体封装,还包括:
金属带,耦接到所述第二阻焊剂。
20.一种半导体封装,包括:
柔性绝缘衬底,包括第一表面和与所述第一表面相对的第二表面;
第一布线,在所述柔性绝缘衬底的所述第一表面上;
第二布线,在所述柔性绝缘衬底的所述第二表面上;
多个过孔,将所述第一布线耦接到所述第二布线;
多个半导体器件,在所述柔性绝缘衬底的所述第一表面上;
多个焊料凸块,设置在所述多个半导体器件与所述第一布线之间;
第一阻焊剂,至少部分地覆盖所述第一布线的至少第一部分;
第二阻焊剂,至少部分地覆盖所述第二布线的至少第二部分;
散热树脂层,至少部分地覆盖所述多个半导体器件中的至少一个半导体器件;以及
金属带,至少部分地覆盖所述多个半导体器件中的其余半导体器件,
其中,所述多个焊料凸块包括沿所述多个半导体器件的短边设置的短边部分焊料凸块和沿所述多个半导体器件的长边设置的长边部分焊料凸块,
其中,所述短边部分焊料凸块使用所述多个过孔之中的相应过孔而耦接到所述第二布线,所述相应过孔直接设置在所述短边部分焊料凸块的下方,并且
其中,所述散热树脂层包括导热聚合物化合物,所述导热聚合物化合物包括导热填料、以及环氧基树脂和硅基热固性聚合物中的至少一种。
CN202311483021.9A 2022-11-15 2023-11-08 包括散热层的半导体封装 Pending CN118053824A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0153042 2022-11-15
KR10-2023-0092987 2023-07-18
KR1020230092987A KR20240071297A (ko) 2022-11-15 2023-07-18 반도체 패키지

Publications (1)

Publication Number Publication Date
CN118053824A true CN118053824A (zh) 2024-05-17

Family

ID=91048955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311483021.9A Pending CN118053824A (zh) 2022-11-15 2023-11-08 包括散热层的半导体封装

Country Status (1)

Country Link
CN (1) CN118053824A (zh)

Similar Documents

Publication Publication Date Title
US7915727B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
US20090008771A1 (en) Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US6830960B2 (en) Stress-relieving heatsink structure and method of attachment to an electronic package
US20020041027A1 (en) Semiconductor device
US20040217485A1 (en) Stacked flip chip package
TWI501360B (zh) 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
US7589421B2 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
US8441115B2 (en) Semiconductor device with exposed thermal conductivity part
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR20090080429A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치
TWI509756B (zh) 薄膜覆晶封裝結構
US7479695B2 (en) Low thermal resistance assembly for flip chip applications
CN118053824A (zh) 包括散热层的半导体封装
US20240162111A1 (en) Semiconductor package including heat dissipation layers
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR20240071297A (ko) 반도체 패키지
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
US20080088039A1 (en) Substrate with heat-dissipating dummy pattern for semiconductor packages
US20220246530A1 (en) Chip-on-film package and display apparatus including the same
US20240014092A1 (en) Semiconductor package
US20220139799A1 (en) Chip on film package and display apparatus including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication