KR101450950B1 - 드라이버 패키지 - Google Patents

드라이버 패키지 Download PDF

Info

Publication number
KR101450950B1
KR101450950B1 KR1020110100909A KR20110100909A KR101450950B1 KR 101450950 B1 KR101450950 B1 KR 101450950B1 KR 1020110100909 A KR1020110100909 A KR 1020110100909A KR 20110100909 A KR20110100909 A KR 20110100909A KR 101450950 B1 KR101450950 B1 KR 101450950B1
Authority
KR
South Korea
Prior art keywords
driver
heat
lines
substrate
radiation member
Prior art date
Application number
KR1020110100909A
Other languages
English (en)
Other versions
KR20130036682A (ko
Inventor
김진형
김승태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110100909A priority Critical patent/KR101450950B1/ko
Priority to US13/433,178 priority patent/US8773859B2/en
Priority to CN201210347941.3A priority patent/CN103035169B/zh
Publication of KR20130036682A publication Critical patent/KR20130036682A/ko
Application granted granted Critical
Publication of KR101450950B1 publication Critical patent/KR101450950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

드라이버 패키지는, 개구에 서로 이격된 제1 및 제2 신호 라인을 포함하는 기판; 기판 상에 방열 부재; 및 열을 방열 부재로 방출시키기 위해 방열 부재 상에 배치된 드라이버 IC를 포함한다.

Description

드라이버 패키지{Driver package}
실시예는 표시장치에 채용된 드라이버 패키지에 관한 것이다.
정보를 표시하기 위한 표시장치가 널리 개발되고 있다.
표시장치는 액정표시장치, 유기발광 표시장치, 전기영동 표시장치, 전계방출 표시장치, 플라즈마 표시장치를 포함한다.
표시장치는 영상을 표시하는 표시 패널과 표시 패널을 구동하기 위한 드라이버를 포함하는 패키지를 포함한다.
표시 패널의 사이즈가 증가됨에 따라 필름 상에 드라이버용 IC, 즉 칩을 실장하는 드라이버 패키지가 제안되었다. 이런 형태의 패키지를 COF(chip on film)이라 불린다.
표시 패널의 사이즈가 증가됨에 따라 드라이버의 주파수와 구동 전압이 증가되게 되고, 이에 따라 드라이버의 내부 발열이 증가된다. 이러한 내부 발열의 증가로 인해 드라이버의 오동작은 물론 심할 경우 드라이버의 파괴되는 문제가 발생되어 드라이버의 신뢰성에 상당한 악영향을 줄 수 있다.
실시예는 원활한 방열을 통해 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있는 패키지를 제공한다.
실시예에 따르면, 드라이버 패키지는, 개구에 서로 이격된 제1 및 제2 신호 라인을 포함하는 기판; 상기 기판 상에 제1 방열 부재; 및 열을 상기 제1 방열 부재로 방출시키기 위해 상기 제1 방열 부재 상에 배치된 드라이버 IC를 포함한다.
실시예는 드라이버 IC에서 생성된 열이 제2 방열 부재 및 제1 방열 부재를 경유하여 인쇄회로기판으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
실시예는 드라이버 IC에서 생성된 열이 방열 충진재와 방열 부재의 열을 경유하여 인쇄회로기판으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
실시예는 드라이버 IC에서 생성된 열은 제2 방열 부재, 제1 방열 부재 및 제1 및 제2 방열 라인을 경유하여 인쇄회로기판으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
도 1은 실시예에 따른 표시 장치를 도시한 도면이다.
도 2는 제1 실시예에 따른 제1 드라이버 패키지를 도시한 평면도이다.
도 3은 제1 실시예에 따른 제1 드라이버 패키지를 도시한 단면도이다.
도 4는 도 3의 드라이버 IC를 도시한 도면이다.
도 5는 제2 실시예에 따른 제1 드라이버 패키지를 도시한 단면도이다.
도 6은 제3 실시예에 따른 제1 드라이버 패키지를 도시한 평면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 실시예에 따른 표시 장치를 도시한 도면이다.
실시예에 따른 표시 장치는 액정표시장치, 유기발광 표시장치, 전기영동 표시장치, 전계방출 표시장치, 플라즈마 표시장치를 포함할 수 있다.
도 1을 참조하면, 실시예에 따른 표시 장치는, 표시 패널(10), 제1 드라이버 패키지(20), 제2 드라이버 패키지(40) 및 인쇄회로기판(PCB)(30)를 포함할 수 있다.
상기 표시 패널(10)은 다수의 스캔 라인과 다수의 데이터 라인의 교차에 의해 정의된 다수의 화소 영역을 포함할 수 있다. 다수의 화소 영역은 예컨대 매트릭스로 배열될 수 있다.
다수의 스캔 라인은 상기 제1 드라이버 패키지(20)에 전기적으로 연결되고, 다수의 데이터 라인은 상기 제2 드라이버 패키지(40)에 전기적으로 연결될 수 있다.
스캔 라인으로 공급된 스캔 신호에 의해 라인 별로 화소 영역이 선택되고, 데이터 라인으로공급된 데이터 신호에 의해 상기 선택된 화소 영역에 영상이 표시될 수 있다.
상기 제1 드라이버 패키지(20)는 다수의 스캔 라인들에 공급될 스캔 신호를 순차적으로 생성할 수 있다.
이를 위해, 상기 제1 드라이버 패키지(20)는 스캔 신호를 생성하기 위한 제1 드라이버 IC(25)를 포함할 수 있다.
상기 제2 드라이버 패키지(40)는 다수의 데이터 라인으로 공급될 데이터 신호를 생성할 수 있다.
이를 위해, 상기 제2 드라이버 패키지(40)는 데이터 신호를 생성하기 위한 제2 드라이버 IC(45)를 포함할 수 있다.
상기 제1 드라이버 IC(25)와 제2 드라이버 IC(45)는 상기 표시 패널(10)의 사이즈가 증가함에 따라 상기 표시 패널(10)에 공급해야 할 구동 전압, 예컨대 스캔 신호와 데이터 신호와 구동 주파수가 증가될 수 있다. 이러한 구동 전압과 구동 주파수의 증가는 상기 제1 및 제2 드라이버 IC(25, 45)의 내부 발열을 증가시킬 수 있다.
실시예는 상기 제1 및 제2 드라이버 IC(25, 45)의 내부 발열을 신속히 외부로 방출하여 줄 수 있는 방안을 제안한다.
이하의 도 2 내지 도 6의 설명은 모두 상기 제1 드라이버 패키지(20)로 한정되고 있지만, 실시예는 제2 드라이버 패키지(40)에도 제1 드라이버 패키지(20)와 동일하게 적용될 수 있다. 따라서, 이하에서 설명될 제1 드라이버 패키지(20)에서의 방열 구조에 대한 설명은 제2 드라이버 패키지(40)에도 동일하게 적용될 수 있다.
도 2 및 도 3을 참조하면, 상기 제1 드라이버 패키지(20)는 기판 부재(22), 제1 드라이버 IC(25), 제1 방열 부재(101) 및 제2 방열 부재(125)를 포함할 수 있다.
상기 기판 부재(22)는 기판(111), 도전 패턴 라인 및 절연막(115)을 포함할 수 있다.
상기 기판(111)은 플렉서블한 특성을 갖는 재질로 형성될 수 있다. 예컨대, 상기 기판(111)은 플라스틱 재질, 유리 재질 또는 얇은 포일(foil) 형태의 금속 재질일 수 있다.
상기 도전 패턴 라인은 전기가 흐를 수 있는 도전성 재질로 형성될 수 있다. 상기 도전 패턴 라인은 Au, Al, Ag, Ti, Cu, Ni, Pt, Mo, W, Ta 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
상기 도전 패턴 라인은 상기 기판(111) 상에 도전막이 형성된 후, 이를 패터닝하여 형성될 수 있다.
상기 도전 패턴 라인은 제1 및 제2 신호 라인(103, 107) 및 제1 및 제2 그라운드 라인(105a, 105b)을 포함할 수 있다.
상기 제1 신호 라인(103)과 상기 제1 및 제2 그라운드 라인(105a, 105b)은 상기 인쇄회로기판(30)에 전기적으로 연결될 수 있다.
도 1의 구조에서 제1 드라이버 패키지(20)의 상기 기판 부재(22)의 제1 신호 라인(103)과 제1 및 제2 그라운드 라인(105a, 105b)은 표시 패널(10)에 형성된 별도의 도전 패턴 라인과 제2 드라이버 패키지(40)를 경유하여 상기 인쇄회로기판(30)에 전기적으로 연결될 수 있다.
제1 신호 라인(103)은 상기 인쇄회로기판(30)에서 제공된 스캔 제어 신호를 상기 제1 드라이버 IC(25)로 제공하여 주는 역할을 할 수 있다.
상기 제1 및 제2 그라운드 라인(105a, 105b)은 전압의 기준을 정해주는 역할을 하거나 열을 방출하는 통로 역할을 할 수 있다.
상기 제2 신호 라인(107)은 상기 표시 패널(10)의 스캔 라인과 전기적으로 연결될 수 있다. 따라서, 상기 제2 신호 라인(107)은 상기 제1 드라이버 IC(25)에서 생성된 신호, 예컨대 스캔 신호를 상기 표시 패널(10)의 스캔 라인으로 제공하여 주는 역할을 할 수 있다.
상기 절연막(115)은 상기 도전 패턴 라인이 외부에 노출되지 않도록 하여, 상기 도전 패턴 라인의 불량, 예컨대 상기 도전 패턴 라인의 단락을 방지하여 주는 역할을 할 수 있다.
상기 기판 부재(22)의 중앙 영역에서 상기 절연막(115)이 제거되어 제1 및 제2 신호 라인(103, 107)과 제1 및 제2 그라운드 라인(105a, 105b)이 노출된 개구(opening)가 형성될 수 있다.
상기 개구에서 상기 제1 신호 라인(103)과 상기 제1 및 제2 그라운드 라인(105a, 105b)과 상기 제2 신호 라인(107)은 공간적으로 서로 이격되도록 배치될 수 있다.
상기 제1 드라이버 IC(25)가 상기 기판 부재(22)의 상기 개구에 실장될 수 있다. 이에 따라, 상기 제1 드라이버 IC(25)의 일측은 상기 제1 신호 라인(103)과 상기 제1 및 제2 그라운드 라인(105a, 105b)에 전기적으로 연결되고, 상기 제1 드라이버 IC(25)의 타측은 상기 제2 신호 라인(107)과 전기적으로 연결될 수 있다.
이를 위해, 제1 및 제2 범프(127a, 127b)가 사용될 수 있다.
즉, 상기 제1 범프(127a)를 이용하여 상기 1 신호 라인(103)과 상기 제1 및 제2 그라운드 라인(105a, 105b)과 상기 제1 드라이버 IC(25)의 일측이 전기적으로 연결될 수 있다. 상기 제2 범프(127b)를 이용하여 상기 제2 신호 라인(107)과 상기 제1 드라이버 IC(25)의 타측이 전기적으로 연결될 수 있다.
도 1의 구조에서 제2 드라이버 패키지(40)의 기판 부재(22)의 제1 신호 라인(103)과 제1 및 제2 그라운드 라인(105a, 105b)은 상기 인쇄회로기판(30)에 직접 전기적으로 연결될 수 있다.
상기 개구에서 상기 제1 신호 라인(103)과 상기 제2 신호 라인(107) 사이에 제1 방열 부재(101)가 배치될 수 있다.
상기 제1 방열 부재(101)는 상기 제1 및 제2 신호 라인(107) 및 상기 제1 및 제2 그라운드 라인(105a, 105b)과 동일한 물질로 동일한 층에 동일한 공정에 의해 동시에 형성될 수 있다.
즉, 상기 제1 방열 부재(101)는 전기가 흐를 수 있는 도전성 재질로 형성될 수 있다.
따라서, 상기 제1 방열 부재(101)는 상기 제1 및 제2 신호 라인(103, 107)과 전기적으로 절연되도록 형성될 수 있다. 이를 위해, 상기 제1 및 제2 신호 라인(103, 107)은 상기 제1 방열 부재(101)로부터 이격되도록 배치될 수 있다.
상기 제1 및 제2 그라운드 라인(105a, 105b)은 상기 제1 방열 부재(101)는 전기적으로 연결될 수 있다.
상기 제1 방열 부재(101)는 상기 제1 드라이버 패키지(20)에서 생성된 열을 상기 제1 및 제2 그라운드 라인(105a, 105b)을 통해 외부, 예컨대 상기 인쇄회로기판(30)으로 방출시킬 수 있다.
상기 제1 방열 부재(101)는 상기 제1 및 제2 그라운드 라인(105a, 105b)과 동일한 물질로 동일한 층에 동일한 공정에 의해 동시에 형성될 수 있다.
상기 제1 방열 부재(101)는 열 도전성을 갖는 수지 재질, 예컨대 에폭시나 실리콘일 수 있다.
상기 제1 방열 부재(101)는 액상의 수지재를 상기 개구의 상기 기판 부재(22) 상에 형성한 다음, 이를 경화하여 단단하게 형성할 수 있다.
또는 상기 제1 방열 부재(101)는 수지재로 이루어진 테이프를 상기 개구의 상기 기판 부재(22) 상에 부착하여 형성할 수 있다.
한편, 도 4에 도시한 바와 같이, 상기 제1 방열 부재(101)와 접하도록 상기 제1 드라이버 IC(25)의 배면에 제2 방열 부재(125)가 형성 또는 부착될 수 있다.
상기 제2 방열 부재(125)는 수지재, 예컨대 에폭시나 실리콘으로 이루어진 테이프를 상기 제1 드라이버 IC(25)의 배면에 부착하여 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 드라이버 IC(25)를 제1 및 제2 범프(127a, 127b)를 이용하여 상기 기판 부재(22)의 개구에 실장될 때, 상기 제1 드라이버 IC(25)의 제2 방열 부재(125)는 상기 기판 부재(22)의 개구에 형성된 제1 방열 부재(101)에 면대면으로 접촉될 수 있다.
따라서, 상기 제1 드라이버 IC(25)에서 생성된 열은 상기 제2 방열 부재(125)를 경유하여 상기 기판 부재(22) 상의 제1 방열 부재(101)로 전달되고, 상기 제1 방열 부재(101)에서 상기 제1 및 제2 그라운드 라인(105a, 105b)을 경유하여 상기 인쇄회로기판(30)으로 방출될 수 있다.
제1 실시에는 기판 부재(22)의 개구 상에 형성된 제1 방열 부재(101)와 상기 제1 방열 부재(101)와 면 접촉되고 제1 드라이버 IC(25)의 배면에 배치된 제2 방열 부재(125)에 의해, 제1 드라이버 IC(25)의 열이 제2 방열 부재(125), 제1 방열 부재(101) 및 제1 및 제2 그라운드 라인(105a, 105b)을 경유하여 인쇄회로기판(30)으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
도 5는 제2 실시예에 따른 제1 드라이버 패키지(20)를 도시한 단면도이다.
제2 실시예는 제1 실시예의 제2 방열 부재(125) 대신에 상기 기판 부재(22)와 상기 제1 드라이버 IC(25) 사이에 방열 충진재(130)를 형성하는 것을 제외하고는 제1 실시예와 실질적으로 동일하다.
따라서, 제2 실시예는 제1 실시예와 동일한 기능을 가는 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 이에 대한 상셍한 설명은 생략한다.
도 5를 참조하면, 제2 실시예에 따른 제1 드라이버 패키지(20)는 기판 부재(22), 제1 드라이버 IC(25), 방열 부재 및 방열 충진재(130)를 포함할 수 있다.
상기 방열 충진재(130)는 상기 기판 부재(22)와 상기 제1 드라이버 IC(25) 사이에 형성될 수 있다.
상기 방열 충진재(130)는 적어도 상기 기판 부재(22)의 개구 이상을 커버하도록 형성될 수 있다. 다시 말해, 상기 방열 충진재(130)는 상기 기판 부재(22)의 개구에 의해 노출된 상기 제1 및 제2 신호 라인(103, 107) 및 제1 및 제2 그라운드 라인(105a, 105b), 상기 방열 부재 및 기판(111) 상에 형성될 뿐만 아니라 상기 개구에 인접한 절연막(115)의 에지 영역 상에 형성될 수 있다.
상기 방열 충진재(130)는 상기 제1 드라이버 IC(25)와 상기 제1 및 제2 신호 라인(103, 107) 사이의 전기적인 쇼트를 방지하기 위해, 절연성과 열 전도성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 방열 충진재(130)는 에폭시 재질이나 실리콘 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 기판 부재(22) 상에 제1 및 제2 범프(127a, 127b)와 함께 열 전도성 충진재를 형성한 다음, 상기 제1 드라이버 IC(25)를 가압시켜 제1 및 제2 범프(127a, 127b)를 매개로 하여 상기 제1 드라이버 IC(25)와 상기 기판 부재(22)의 제1 및 제2 신호 라인(103, 107)을 전기적으로 연결시킨 후, 열이나 레이저를 이용한 경화 공정에 의해 상기 방열 충진재(130)를 경화시킬 수 있다.
열의 방출을 극대화하기 위해 상기 방열 충진재(130)는 제1 드라이버 IC(25)와 가능한 많은 면적으로 접촉되도록 형성될 수 있다. 이를 위해, 상기 방열 충진재(130)는 상기 제1 드라이버 IC(25)의 배면의 전 영역에 접촉되도록 형성될 수 있다.
제2 실시예는 상기 제1 드라이버 IC(25)에서 생성된 열이 방열 충진재(130)를 경유하여 방열 부재로 전달되고, 상
기 방열 부재의 열은 제1 및 제2 그라운드 라인(105a, 105b)을 경유하여 인쇄회로기판(30)으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
도 6은 제3 실시예에 따른 제1 드라이버 패키지(20)를 도시한 평면도이다.
제3 실시예는 제1 실시에의 제1 및 제2 그라운드 라인(105a, 105b) 대신에 별도의 방열 라인(109a, 109b)이 제1 방열 부재(101)에 연결되는 것을 제외하고는 제1 실시예 및 제2 실시예와 실질적으로 동일하다.
따라서, 제3 실시예는 제1 실시예 및 제2 실시예와 동일한 기능을 가는 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.
도 6을 참조하면, 제3 실시예에 따른 제1 드라이버 패키지(20)는 기판 부재(22), 제1 드라이버 IC(25) 및 제1 및 제2 방열 부재(101, 125)를 포함할 수 있다.
상기 기판 부재(22)는 기판(111), 도전 패턴 라인 및 절연막(115)을 포함할 수 있다.
상기 기판 부재(22)의 개구에 제1 방열 부재(101)가 형성될 수 있다.
상기 도전 패턴 라인은 제1 및 제2 신호 라인(103, 107), 제1 및 제2 방열 라인(109a, 109b) 및 제1 및 제2 그라운드 라인(105a, 105b)을 포함할 수 있다.
상기 제1 신호 라인(103)과 상기 제1 및 제2 그라운드 라인(105a, 105b)은 상기 제1 드라이버 IC(25)의 일측에 전기적으로 연결되고, 상기 제2 신호 라인(107)은 상기 제1 드라이버 IC(25)의 타측에 전기적으로 연결될 수 있다.
하지만, 제1 실시예와 다르게, 상기 제1 및 제2 그라운드 라인(105a, 105b)은 상기 제1 방열 부재(101)와 연결되지 않고 상기 제1 방열 부재(101)로부터 이격되도록 형성될 수 있다.
대신에, 제3 실시예에서는 상기 제1 및 제2 방열 라인(109a, 109b)이 상기 제1 방열 부재(101)와 연결될 수 있다. 따라서, 상기 제1 방열 부재(101)는 상기 제1 드라이버 패키지(20)에서 생성된 열을 상기 제1 및 제2 방열 라인(109a, 109b)을 통해 외부, 예컨대 상기 인쇄회로기판(30)으로 방출시킬 수 있다.
상기 제1 및 제2 방열 라인(109a, 109b)은 상기 제1 방열 부재(101), 제1 및 제2 신호 라인(103, 107) 및 제1 및 제2 제1 및 제2 그라운드 라인(105a, 105b)과 동일한 물질로 동일한 층에 동일한 공정에 의해 동시에 형성될 수 있다.
한편, 상기 제1 방열 부재(101)는 열 도전성을 갖는 수지 재질, 예컨대 에폭시나 실리콘으로 형성될 수도 있다.
가능한 방열 성능을 극대화하기 위해 상기 제1 및 제2 방열 라인(109a, 109b)의 선폭은 제1 및 제2 신호 라인(107) 각각의 선폭보다 크도록 형성될 수 있다.
상기 기판 부재(22)의 점유 마진에 여유가 있는 경우, 상기 제1 및 제2 방열 라인(109a, 109b)의 선폭은 가능한 한 크도록 형성함으로써, 제1 및 제2 방열 라인(109a, 109b)이 방열 성능을 극대화할 수 있다.
제3 실시예는 제1 드라이버 IC(25)에서 생성된 열은 제2 방열 부재(125), 제1 방열 부재(101) 및 제1 및 제2 방열 라인(109a, 109b)을 경유하여 인쇄회로기판(30)으로 신속히 방출됨으로써, 드라이버의 오동작 및 드라이버의 파괴를 방지할 수 있다.
10: 표시 패널 20: 제1 드라이버 패키지
22: 기판 부재 25: 제1 드라이버 IC
30: 인쇄회로기판 (PCB) 40: 제2 드라이버 패키지
45: 제2 드라이버 IC 101: 제1 방열 부재
103: 제1 신호 라인 105a, 105b: 그라운드 라인
107; 제2 신호 라인 109a, 109b: 방열 라인
111: 기판 115: 절연막
125: 제2 방열 부재 127a, 127b: 범프
130: 방열 충진재

Claims (15)

  1. 개구에 서로 이격된 제1 및 제2 신호 라인을 포함하는 기판;
    상기 기판 상에 제1 방열 부재; 및
    열을 상기 제1 방열 부재로 방출시키기 위해 상기 제1 방열 부재 상에 배치된 드라이버 IC를 포함하고,
    상기 제1 방열 부재와 상기 드라이버 IC 사이에 방열 충진재를 포함하며, 상기 방열 충진재는 절연성과 열 전도성을 갖는 수지재로 형성되는 드라이버 패키지.
  2. 제1항에 있어서,
    상기 방열 부재는 상기 제1 및 제2 신호 라인으로부터 이격되어 상기 개구에 형성되는 드라이버 패키지.
  3. 제1항에 있어서,
    상기 제1 방열 부재는 상기 제1 및 제2 신호 라인과 동일한 물질을 포함하는 드라이버 패키지.
  4. 제1항에 있어서,
    상기 제1 방열 부재는 열 전도성을 갖는 수지재로 형성되는 드라이버 패키지.
  5. 제1항에 있어서,
    상기 기판은 상기 제1 방열 부재에 연결된 제1 및 제2 그라운드 라인을 포함하는 드라이버 패키지.
  6. 제1항에 있어서,
    상기 기판은 상기 제1 및 제2 신호 라인보다 더 큰 폭을 갖는 제1 및 제2 방열 라인을 포함하는 드라이버 패키지.
  7. 제6항에 있어서,
    상기 제1 및 제2 방열 라인은 상기 제1 방열 부재에 연결되는 드라이버 패키지.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 방열 충진재는 적어도 상기 제1 방열 부재를 커버하도록 형성되는 드라이버 패키지.
  13. 제1항에 있어서,
    상기 방열 충진재는 상기 드라이버 IC의 배면의 전 영역에 접촉하도록 형성되는 드라이버 패키지.
  14. 삭제
  15. 제1항에 있어서,
    상기 방열 충진재는 제1 및 제2 신호 라인, 제1 방열 부재 및 기판의 상부 일부를 덮도록 형성되는 드라이버 패키지.
KR1020110100909A 2011-10-04 2011-10-04 드라이버 패키지 KR101450950B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110100909A KR101450950B1 (ko) 2011-10-04 2011-10-04 드라이버 패키지
US13/433,178 US8773859B2 (en) 2011-10-04 2012-03-28 Driver package
CN201210347941.3A CN103035169B (zh) 2011-10-04 2012-09-18 显示设备及其驱动器组件以及传递热的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100909A KR101450950B1 (ko) 2011-10-04 2011-10-04 드라이버 패키지

Publications (2)

Publication Number Publication Date
KR20130036682A KR20130036682A (ko) 2013-04-12
KR101450950B1 true KR101450950B1 (ko) 2014-10-16

Family

ID=47992395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100909A KR101450950B1 (ko) 2011-10-04 2011-10-04 드라이버 패키지

Country Status (3)

Country Link
US (1) US8773859B2 (ko)
KR (1) KR101450950B1 (ko)
CN (1) CN103035169B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721793B2 (en) 2020-02-18 2023-08-08 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427764B1 (ko) * 2015-11-03 2022-07-29 엘지디스플레이 주식회사 표시장치용 구동부 및 그 제조방법
CN111331860B (zh) * 2018-11-02 2021-10-01 北部湾大学 板形工件包边方法
CN110718515A (zh) * 2019-09-30 2020-01-21 深圳市华星光电技术有限公司 覆晶薄膜
TWI796932B (zh) * 2021-09-16 2023-03-21 友達光電股份有限公司 顯示裝置
CN116636315A (zh) * 2021-11-18 2023-08-22 京东方科技集团股份有限公司 驱动设备、显示设备和制造驱动设备的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000030091A (ko) * 1999-11-17 2000-06-05 배영하 방열금속을 삽입한 인쇄회로기판
JP2000340610A (ja) * 1999-05-28 2000-12-08 Nec Corp 半導体フェースダウン実装構造および半導体フェースダウン実装方法
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름
US7969741B2 (en) * 2005-08-30 2011-06-28 Panasonic Corporation Substrate structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310039B2 (ja) * 2000-09-29 2009-08-05 エーユー オプトロニクス コーポレイション Ｉｃの放熱構造および表示装置
JP3960115B2 (ja) * 2001-05-24 2007-08-15 松下電器産業株式会社 携帯用電力増幅器
JP4173717B2 (ja) * 2002-10-31 2008-10-29 ダイキン工業株式会社 駆動用集積回路の温度センサ取付構造
JP2004325363A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 実装済みプリント基板の検査方法およびプリント基板
JP2005347436A (ja) * 2004-06-02 2005-12-15 Funai Electric Co Ltd ドライバｉｃの放熱構造及び発熱部品の放熱構造。
DE102004042563A1 (de) 2004-09-02 2006-03-23 Infineon Technologies Ag Halbleiter-Bauelement mit verbesserter Wärmeableitung
KR100669327B1 (ko) * 2004-10-11 2007-01-15 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP4556174B2 (ja) * 2004-12-15 2010-10-06 日本電気株式会社 携帯端末機器及び放熱方法
KR100637492B1 (ko) * 2005-02-22 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
US7221055B2 (en) * 2005-05-23 2007-05-22 Texas Instruments Incorporated System and method for die attach using a backside heat spreader
CN101213663B (zh) * 2005-06-30 2010-05-19 费查尔德半导体有限公司 半导体管芯封装及其制作方法
KR100681398B1 (ko) 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR100688792B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
JP2010003718A (ja) * 2008-06-18 2010-01-07 Panasonic Corp 放熱基板とその製造方法及びこれを用いたモジュール
CN101359106A (zh) * 2008-09-12 2009-02-04 友达光电股份有限公司 显示面板及其应用
CN101740582B (zh) * 2008-11-26 2011-07-27 财团法人工业技术研究院 晶体管阵列下板
JP5374166B2 (ja) * 2009-01-09 2013-12-25 キヤノン株式会社 薄型パネル表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340610A (ja) * 1999-05-28 2000-12-08 Nec Corp 半導体フェースダウン実装構造および半導体フェースダウン実装方法
KR20000030091A (ko) * 1999-11-17 2000-06-05 배영하 방열금속을 삽입한 인쇄회로기판
US7969741B2 (en) * 2005-08-30 2011-06-28 Panasonic Corporation Substrate structure
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721793B2 (en) 2020-02-18 2023-08-08 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20130083487A1 (en) 2013-04-04
KR20130036682A (ko) 2013-04-12
CN103035169A (zh) 2013-04-10
US8773859B2 (en) 2014-07-08
CN103035169B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
US10181507B2 (en) Display tile structure and tiled display
US10877332B2 (en) Displays with minimized border regions having an apertured TFT layer for signal conductors
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
KR101450950B1 (ko) 드라이버 패키지
US9293434B2 (en) Electronic device mounted on a substrate
JP6082922B2 (ja) 表示装置
KR101996653B1 (ko) 평판표시장치
CN104134679A (zh) 有机发光二极管显示装置及其制造方法
US20200235128A1 (en) Display module and repairing method of the same
JP2010080491A (ja) 電子部品の実装構造
WO2019111477A1 (ja) 表示装置
JP2019174807A (ja) 電子装置
TWI467522B (zh) 積體顯示模組
WO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
JP4455074B2 (ja) 電気光学装置
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
JP2007129156A (ja) 半導体装置
US6914379B2 (en) Thermal management in electronic displays
KR20080075282A (ko) 회로 필름과 이를 이용한 평판표시장치
USRE41914E1 (en) Thermal management in electronic displays
KR101388976B1 (ko) 테이프 캐리어 패키지
JP2007042868A (ja) 半導体装置
JP2011187217A (ja) 有機ｅｌモジュール
JP4370994B2 (ja) 実装基板、および表示装置
KR20240120979A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6