JP2000340610A - 半導体フェースダウン実装構造および半導体フェースダウン実装方法 - Google Patents

半導体フェースダウン実装構造および半導体フェースダウン実装方法

Info

Publication number
JP2000340610A
JP2000340610A JP11149856A JP14985699A JP2000340610A JP 2000340610 A JP2000340610 A JP 2000340610A JP 11149856 A JP11149856 A JP 11149856A JP 14985699 A JP14985699 A JP 14985699A JP 2000340610 A JP2000340610 A JP 2000340610A
Authority
JP
Japan
Prior art keywords
heat
conductive base
printed board
electrode
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11149856A
Other languages
English (en)
Inventor
Hideki Kaneko
秀樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11149856A priority Critical patent/JP2000340610A/ja
Publication of JP2000340610A publication Critical patent/JP2000340610A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、効率の良い放熱を実現して熱によ
る特性劣化ならびに破損の防止を図る半導体フェースダ
ウン実装構造および半導体フェースダウン実装方法を提
供することを課題とする。 【解決手段】 駆動ＩＣの外周に配置された信号電極と
熱良導性ベースプリント基板の配線パターンとをＳｎ／
Ｐｂ共晶ハンダを含む電極バンプで接続した電気的接続
構造を形成し駆動ＩＣを構成するトランジスタ素子上に
絶縁層を介して配置された放熱電極を熱良導性ベースプ
リント基板の熱良導性ベースが露出した部分にＩｎハン
ダを含む放熱バンプで接続した放熱構造を形成し、駆動
ＩＣの放熱電極上にハンダを含む放熱バンプを形成する
とともに、熱良導性ベースプリント基板のＡｕメッキさ
れた熱良導性ベース露出部にＳｎ／Ｐｂ共晶ハンダを含
む電極バンプを形成した構造を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フェースダウン実
装技術に係り、特に効率の良い放熱を実現して熱による
特性劣化ならびに破損の防止およびトランジスタ素子に
対する低ストレスで信頼性の高い接続を図る半導体フェ
ースダウン実装構造および半導体フェースダウン実装方
法に関する。
【０００２】
【従来の技術】図３は第１従来技術のＰＤＰ用駆動ＩＣ
の実装構造を説明するための構造断面図である。図３に
おいて、１は駆動ＩＣ（多結晶シリコン薄膜トランジス
タ駆動ＩＣ），２はトランジスタ素子、７はガラス基
板、１０はＡｌベースプリント基板、１６はＡｌ基板を
示している。図３を参照すると、従来の構成は、ＰＤＰ
用の駆動ＩＣ１（多結晶シリコン薄膜トランジスタ駆動
ＩＣ）は、駆動ＩＣ１のガラス基板７側から放熱する構
造を備えている。
【０００３】また他の従来技術としては、例えば、特開
昭６２−１４４３４６号公報（第２従来技術）に記載の
ものがある。すなわち、第２従来技術には、周辺に電極
バンプ、その内部に放熱電極を有する半導体チップとこ
れを回路基板に実装したものが開示されている。また他
の従来技術としては、例えば、特開平２−２４４６４８
号公報（第３従来技術）に記載のものがある。すなわ
ち、第３従来技術は、電子部品を対象とする第２従来技
術と同様の構成を備え、実装基板がメタルコア基板放熱
効果において優れていることが開示されている。また他
の従来技術としては、例えば、特開平８−１１５９４７
号公報（第４従来技術）に記載のものがある。すなわ
ち、第４従来技術は、構成がやや異なるが、やはりフリ
ップチップの放熱構造に関するもので、チップと実装基
板との間を電極バンプよりも低融点のハンダまたは低融
点金属で充填する構造が開示されている。
【０００４】
【発明が解決しようとする課題】一般的にＩＣの動作上
限温度は、トランジスタ素子のＰＮジャンクション温度
ＴjMAXで規定され、その値は、ＴjMAX１５０℃とされて
いる。ただし、この値は絶対最大定格であるため、７０
％程度の安全性を見込むとチップ許容温度は１０５℃と
なる。しかしながら、第１従来技術では、熱伝導率０．
６Ｋ［Ｗ／ｍ℃］のガラスを用いるため放熱性が劣りト
ランジスタ素子２がＴjMAXを越えてトランジスタ素子２
の劣化の原因となるという問題点があった。その理由
は、ガラスの熱伝導率が０．６Ｋ［Ｗ／ｍ℃］のためガ
ラス基板７側からの放熱ではＰＮジャンクション温度が
上昇するからである。
【０００５】また、第２乃至第４従来技術では、通常の
Ｓｎ／Ｐｂ共晶ハンダを放熱構造に用いるものが考えら
れるが、通常のＳｎ／Ｐｂ共晶ハンダではリフロー時や
使用時の環境で発生するストレスがトランジスタ素子に
悪影響を及ぼし、信頼性が低下するという問題点があっ
た。特に高耐圧のトランジスタ素子の発熱温度は、１０
０℃近傍まで上昇するため熱ストレスが大きくなるとい
う問題点もあった。
【０００６】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、効率の良い放熱を
実現して熱による特性劣化ならびに破損の防止およびト
ランジスタ素子に対する低ストレスで信頼性の高い接続
を図る半導体フェースダウン実装構造および半導体フェ
ースダウン実装方法を提供する点にある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、効率の良い放熱を実現して熱による特性劣化な
らびに破損の防止およびトランジスタ素子に対する低ス
トレスで信頼性の高い接続を図る半導体フェースダウン
実装構造であって、Ａｌ基板とプリント基板の多層構造
を有する熱良導性ベースプリント基板と、前記熱良導性
ベースプリント基板にフェースダウンで実装される駆動
ＩＣと、前記駆動ＩＣが前記熱良導性ベースプリント基
板にフェースダウンで実装される際に、前記駆動ＩＣの
外周に配置された信号電極と前記熱良導性ベースプリン
ト基板の配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む
電極バンプで接続した電気的接続構造を形成するととも
に、前記駆動ＩＣを構成するトランジスタ素子上に絶縁
層を介して配置された放熱電極を前記熱良導性ベースプ
リント基板の熱良導性ベースが露出した部分にＩｎハン
ダを含む放熱バンプで接続した放熱構造を有することを
特徴とする半導体フェースダウン実装構造に存する。ま
た請求項２に記載の発明の要旨は、効率の良い放熱を実
現して熱による特性劣化ならびに破損の防止およびトラ
ンジスタ素子に対する低ストレスで信頼性の高い接続を
図る半導体フェースダウン実装構造であって、Ａｌ基板
とプリント基板の多層構造を有する熱良導性ベースプリ
ント基板と、前記熱良導性ベースプリント基板にフェー
スダウンで実装される駆動ＩＣと、前記駆動ＩＣの放熱
電極上にハンダを含む放熱バンプを形成するとともに、
前記熱良導性ベースプリント基板のＡｕメッキされた熱
良導性ベース露出部にＳｎ／Ｐｂ共晶ハンダを含む電極
バンプを形成した構造を有することを特徴とする半導体
フェースダウン実装構造に存する。また請求項３に記載
の発明の要旨は、効率の良い放熱を実現して熱による特
性劣化ならびに破損の防止およびトランジスタ素子に対
する低ストレスで信頼性の高い接続を図る半導体フェー
スダウン実装構造であって、Ａｌ基板とプリント基板の
多層構造を有する熱良導性ベースプリント基板と、前記
熱良導性ベースプリント基板にフェースダウンで実装さ
れる駆動ＩＣと、前記駆動ＩＣが前記熱良導性ベースプ
リント基板にフェースダウンで実装される際に、前記駆
動ＩＣの外周に配置された信号電極と前記熱良導性ベー
スプリント基板の配線パターンとをＳｎ／Ｐｂ共晶ハン
ダを含む電極バンプで接続した電気的接続構造を形成す
るとともに、前記駆動ＩＣを構成するトランジスタ素子
上に絶縁層を介して配置された放熱電極を前記熱良導性
ベースプリント基板の熱良導性ベースが露出した部分に
Ｉｎハンダを含む放熱バンプで接続した放熱構造と、前
記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを形
成するとともに、前記熱良導性ベースプリント基板のＡ
ｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共晶
ハンダを含む電極バンプを形成した構造を有することを
特徴とする半導体フェースダウン実装構造に存する。ま
た請求項４に記載の発明の要旨は、効率の良い放熱を実
現して熱による特性劣化ならびに破損の防止およびトラ
ンジスタ素子に対する低ストレスで信頼性の高い接続を
図る半導体フェースダウン実装構造であって、Ａｌ基板
とプリント基板の多層構造を有する熱良導性ベースプリ
ント基板と、前記熱良導性ベースプリント基板にフェー
スダウンで実装されプラズマディスプレイ（ＰＤＰ）の
高耐圧に用いる駆動ＩＣと、前記駆動ＩＣが前記熱良導
性ベースプリント基板にフェースダウンで実装される際
に、前記駆動ＩＣの外周に配置された信号電極と前記熱
良導性ベースプリント基板の配線パターンとをＳｎ／Ｐ
ｂ共晶ハンダを含む電極バンプで接続した電気的接続構
造を形成するとともに、前記駆動ＩＣを構成するトラン
ジスタ素子上に絶縁層を介して配置された放熱電極を前
記熱良導性ベースプリント基板の熱良導性ベースが露出
した部分にＩｎハンダを含む放熱バンプで接続した放熱
構造を有することを特徴とする半導体フェースダウン実
装構造に存する。また請求項５に記載の発明の要旨は、
効率の良い放熱を実現して熱による特性劣化ならびに破
損の防止およびトランジスタ素子に対する低ストレスで
信頼性の高い接続を図る半導体フェースダウン実装構造
であって、Ａｌ基板とプリント基板の多層構造を有する
熱良導性ベースプリント基板と、前記熱良導性ベースプ
リント基板にフェースダウンで実装されプラズマディス
プレイ（ＰＤＰ）の高耐圧に用いる駆動ＩＣと、前記駆
動ＩＣの放熱電極上にハンダを含む放熱バンプを形成す
るとともに、前記熱良導性ベースプリント基板のＡｕメ
ッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共晶ハン
ダを含む電極バンプを形成した構造を有することを特徴
とする半導体フェースダウン実装構造に存する。また請
求項６に記載の発明の要旨は、効率の良い放熱を実現し
て熱による特性劣化ならびに破損の防止およびトランジ
スタ素子に対する低ストレスで信頼性の高い接続を図る
半導体フェースダウン実装構造であって、Ａｌ基板とプ
リント基板の多層構造を有する熱良導性ベースプリント
基板と、前記熱良導性ベースプリント基板にフェースダ
ウンで実装されプラズマディスプレイ（ＰＤＰ）の高耐
圧に用いる駆動ＩＣと、前記駆動ＩＣが前記熱良導性ベ
ースプリント基板にフェースダウンで実装される際に、
前記駆動ＩＣの外周に配置された信号電極と前記熱良導
性ベースプリント基板の配線パターンとをＳｎ／Ｐｂ共
晶ハンダを含む電極バンプで接続した電気的接続構造を
形成するとともに、前記駆動ＩＣを構成するトランジス
タ素子上に絶縁層を介して配置された放熱電極を前記熱
良導性ベースプリント基板の熱良導性ベースが露出した
部分にＩｎハンダを含む放熱バンプで接続した放熱構造
と、前記駆動ＩＣの放熱電極上にハンダを含む放熱バン
プを形成するとともに、前記熱良導性ベースプリント基
板のＡｕメッキされた熱良導性ベース露出部にＳｎ／Ｐ
ｂ共晶ハンダを含む電極バンプを形成した構造を有する
ことを特徴とする半導体フェースダウン実装構造に存す
る。また請求項７に記載の発明の要旨は、効率の良い放
熱を実現して熱による特性劣化ならびに破損の防止およ
びトランジスタ素子に対する低ストレスで信頼性の高い
接続を図る半導体フェースダウン実装方法であって、Ａ
ｌ基板とプリント基板の多層構造を有する熱良導性ベー
スプリント基板に駆動ＩＣをフェースダウンで実装する
際に、前記駆動ＩＣの外周に配置された信号電極と前記
熱良導性ベースプリント基板の配線パターンとをＳｎ／
Ｐｂ共晶ハンダを含む電極バンプで接続した電気的接続
構造を形成する工程と、前記駆動ＩＣを構成するトラン
ジスタ素子上に絶縁層を介して配置された放熱電極を前
記熱良導性ベースプリント基板の熱良導性ベースが露出
した部分にＩｎハンダを含む放熱バンプで接続した放熱
構造を形成する工程を有することを特徴とする半導体フ
ェースダウン実装方法に存する。また請求項８に記載の
発明の要旨は、効率の良い放熱を実現して熱による特性
劣化ならびに破損の防止およびトランジスタ素子に対す
る低ストレスで信頼性の高い接続を図る半導体フェース
ダウン実装方法であって、Ａｌ基板とプリント基板の多
層構造を有する熱良導性ベースプリント基板に駆動ＩＣ
をフェースダウンで実装する際に、前記駆動ＩＣの放熱
電極上にハンダを含む放熱バンプを形成する工程と、前
記熱良導性ベースプリント基板のＡｕメッキされた熱良
導性ベース露出部にＳｎ／Ｐｂ共晶ハンダを含む電極バ
ンプを形成する工程を有することを特徴とする半導体フ
ェースダウン実装方法に存する。また請求項９に記載の
発明の要旨は、効率の良い放熱を実現して熱による特性
劣化ならびに破損の防止およびトランジスタ素子に対す
る低ストレスで信頼性の高い接続を図る半導体フェース
ダウン実装方法であって、Ａｌ基板とプリント基板の多
層構造を有する熱良導性ベースプリント基板に駆動ＩＣ
をフェースダウンで実装する際に、前記駆動ＩＣの外周
に配置された信号電極と前記熱良導性ベースプリント基
板の配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む電極
バンプで接続した電気的接続構造を形成するとともに、
前記駆動ＩＣを構成するトランジスタ素子上に絶縁層を
介して配置された放熱電極を前記熱良導性ベースプリン
ト基板の熱良導性ベースが露出した部分にＩｎハンダを
含む放熱バンプで接続した放熱構造を形成する工程と、
前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
形成するとともに、前記熱良導性ベースプリント基板の
Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
晶ハンダを含む電極バンプを形成した構造を形成する工
程を有することを特徴とする半導体フェースダウン実装
方法に存する。また請求項１０に記載の発明の要旨は、
前記熱良導性ベースプリント基板の基板信号電極にスク
リーン印刷でＳｎ／Ｐｂハンダペーストを塗布後にリフ
ローして前記電極バンプを形成する工程と、前記駆動Ｉ
ＣのＩＣ放熱電極にＩｎハンダペーストをスクリーン印
刷で塗布する工程と、前記電極バンプが形成された前記
熱良導性ベースプリント基板とＩｎハンダが塗布された
前記駆動ＩＣを位置合わせして窒素雰囲気でリフローを
行う工程を有することを特徴とする請求項７乃至９のい
ずれか一項に記載の半導体フェースダウン実装方法に存
する。
【０００８】
【発明の実施の形態】以下に示す各実施の形態の特徴
は、プラズマディスプレイ（ＰＤＰ）の高耐圧に用いる
駆動ＩＣ（多結晶シリコン薄膜トランジスタ駆動ＩＣ）
と、Ａｌ（アルミニウム）基板とプリント基板の２層構
造であるＡｌベースプリント基板とをフェースダウンで
実装する際に、駆動ＩＣ（多結晶シリコン薄膜トランジ
スタ駆動ＩＣ）の外周に配置された信号電極とＡｌベー
スプリント基板の配線パターンとをＳｎ／Ｐｂ共晶ハン
ダ製の電極バンプで接続した電気的接続構造を形成する
とともに、駆動ＩＣ（多結晶シリコン薄膜トランジスタ
駆動ＩＣ）を構成するトランジスタ素子上に絶縁層を介
して配置された放熱電極をＡｌベースプリント基板のＡ
ｌベースが露出した部分にＩｎ（インジウム）ハンダ製
の放熱バンプで接続した放熱構造を形成することであ
る。また第２に、駆動ＩＣ（多結晶シリコン薄膜トラン
ジスタ駆動ＩＣ）の放熱電極上にハンダ製の放熱バンプ
を形成するとともに、Ａｌベースプリント基板のＡｕ
（金）メッキされたＡｌベース露出部にＳｎ（錫）／Ｐ
ｂ（鉛）共晶ハンダ製の電極バンプを形成した構造とす
ることである。これにより、効率の良い放熱が可能とな
り、その結果、熱による特性劣化や破損を防止できると
ともに、トランジスタ素子に対して低ストレスで信頼性
の高い接続ができるようになるといった効果を奏する。
以下、本発明の実施の形態を図面に基づいて詳細に説明
する。
【０００９】（第１の実施の形態）最初に、図面に基づ
き第１の実施の形態を説明する。図１は本発明の第１の
実施の形態にかかる半導体フェースダウン実装構造を備
えた半導体装置３０（ＰＤＰ）を説明するための構造断
面図であって、ガラス基板７上にトランジスタ素子２が
形成された駆動ＩＣ１（多結晶シリコン薄膜トランジス
タ駆動ＩＣ）と２層構造のＡｌベースプリント基板１０
との半導体フェースダウン実装構造を示している。図１
において、１は駆動ＩＣ（多結晶シリコン薄膜トランジ
スタ駆動ＩＣ）、５は放熱バンプ、１０はＡｌベースプ
リント基板、１２は電極バンプ、１６はＡｌ基板を示し
ている。また図２はフェースダウン実装前の駆動ＩＣ１
（多結晶シリコン薄膜トランジスタ駆動ＩＣ）とＡｌベ
ースプリント基板１０の拡大図である。図２において、
１は駆動ＩＣ（多結晶シリコン薄膜トランジスタ駆動Ｉ
Ｃ），２はトランジスタ素子、３はＩＣ放熱電極、４は
ＩＣ信号電極、５は放熱バンプ、６は絶縁層、７はガラ
ス基板、１１はプリント基板、１２は電極バンプ、１３
は基板信号電極、１４は接着剤、１５は基板放熱電極、
１６はＡｌ基板を示している。
【００１０】半導体装置３０（ＰＤＰ）は、本発明の半
導体フェースダウン実装構造で構成されており、駆動Ｉ
Ｃ１（多結晶シリコン薄膜トランジスタ駆動ＩＣ）、ト
ランジスタ素子２、ＩＣ放熱電極３，ＩＣ信号電極４、
放熱バンプ５、絶縁層６、ガラス基板７、Ａｌベースプ
リント基板１０、プリント基板１１、電極バンプ１２、
基板信号電極１３、接着剤１４、基板放熱電極１５、Ａ
ｌ基板１６を備えている。
【００１１】本実施の形態の半導体フェースダウン実装
構造は、図１，２に示すように、駆動ＩＣ１（多結晶シ
リコン薄膜トランジスタ駆動ＩＣ）とＡｌベースプリン
ト基板１０をフェースダウン実装した構造であって、電
気的接続を、駆動ＩＣ１（多結晶シリコン薄膜トランジ
スタ駆動ＩＣ）の外周に配置されたＩＣ信号電極４とＡ
ｌベースプリント基板１０の基板信号電極１３間のＳｎ
／Ｐｂ共晶ハンダ製の電極バンプ１２により行う。さら
に加えて、駆動ＩＣ１（多結晶シリコン薄膜トランジス
タ駆動ＩＣ）のトランジスタ素子２からの放熱を、トラ
ンジスタ素子２上に絶縁層６を介して配置されたＡｕ製
のＩＣ放熱電極３とＡｌベースプリント基板１０に形成
されたＡｕ製の基板放熱電極１５間の低融点のＩｎハン
ダ製の放熱バンプ５により行う。一般的に、Ｉｎハンダ
はＳｎ／Ｐｂ共晶ハンダに比べ軟質で耐熱疲労に対して
優れているため、駆動ＩＣ１（多結晶シリコン薄膜トラ
ンジスタ駆動ＩＣ）のトランジスタ素子２の発熱を低ス
トレスでＡｌベースプリント基板１０側に放熱を行うこ
とができる。
【００１２】次に半導体フェースダウン実装構造の動作
について説明する。駆動ＩＣ１（多結晶シリコン薄膜ト
ランジスタ駆動ＩＣ）は、熱伝導性の悪いガラス基板７
（熱伝導率０．６ｋ［Ｗ／ｍ℃］）上にトランジスタ素
子２を形成するため、従来の熱伝導の良いＳｉ（シリコ
ン）チップ（熱伝導率１６８ｋ［Ｗ／ｍ℃］）のように
Ｓｉチップ側から放熱することが困難であるため、上記
半導体フェースダウン実装構造を用いてトランジスタ素
子２側から放熱している。しかし、通常のＳｎ／Ｐｂ共
晶ハンダではリフロー時や使用時の環境で発生するスト
レスがトランジスタ素子２に悪影響を及ぼし、信頼性が
低下する。このため、放熱用のバンプに軟質金属のＩｎ
を基材としたハンダ、例えばＰｂ−５０Ｉｎハンダを使
用することで接続部の耐熱疲労性を向上できる。特に高
耐圧のトランジスタ素子２の発熱温度は１００℃近傍ま
で上昇し、熱ストレスが大きくなるためその効果は大き
い。
【００１３】次に本実施の形態の半導体フェースダウン
実装方法について説明する。本実施の形態の半導体フェ
ースダウン実装方法は、まず、Ａｌベースプリント基板
１０の基板信号電極１３にスクリーン印刷でＳｎ／Ｐｂ
ハンダペーストを塗布後、リフローして電極バンプ１２
を形成する。次に、駆動ＩＣ１（多結晶シリコン薄膜ト
ランジスタ駆動ＩＣ）のＩＣ放熱電極３にＩｎハンダペ
ーストをスクリーン印刷で塗布する。最後に電極バンプ
１２が形成されたＡｌベースプリント基板１０とＩｎハ
ンダが塗布された駆動ＩＣ１（多結晶シリコン薄膜トラ
ンジスタ駆動ＩＣ）を図１の構成になるように位置合わ
せを行い窒素雰囲気でリフローを行う。これにより、上
記半導体フェースダウン実装構造が形成されることにな
る。
【００１４】なお、本発明の半導体装置３０（ＰＤＰ）
は、図示していないが、駆動ＩＣ１（多結晶シリコン薄
膜トランジスタ駆動ＩＣ）の出力端子側をＰＤＰパネル
の端子にＦＰＣ（フレキシブル・プリント・ケーブル）
を介して電気的に接続し、入力端子側を信号処理基板に
ＦＰＣ（フレキシブル・プリント・ケーブル）を介して
電気的に接続し、ＰＤＰパネルに駆動信号を送ることで
ＰＤＰパネルを発光させている。
【００１５】以上説明したように第１の実施の形態によ
れば、以下に掲げる効果を奏する。まず第１の効果は、
効率の良い放熱が可能となり、その結果、熱による特性
劣化や破損を防止できることである。その理由は、Ｉｎ
ハンダを介してトランジスタ素子２側から直接放熱する
構造としたからである。そして第２の効果は、トランジ
スタ素子２に対して低ストレスで信頼性の高い接続がで
きることである。その理由は、ＩｎハンダはＳｎ／Ｐｂ
ハンダに比べ軟質で耐熱疲労に優れているためためであ
る。
【００１６】（第２の実施の形態）次に、本発明の第２
の実施の形態を説明する。本実施の形態の半導体フェー
スダウン実装構造は、ＰＤＰに代えて、ＴＦＴ（薄膜ト
ランジスタ）カラー液晶パネルのＣＯＧ実装に本発明の
半導体フェースダウン実装構造を適用した点に特徴を有
しており、ＴＦＴ（薄膜トランジスタ）カラー液晶パネ
ルにおいて高電圧で駆動しトランジスタ部分が高温とな
る場合に当該トランジスタ部分の放熱を行う際に大変有
効である。なお、ＴＦＴ（薄膜トランジスタ）カラー液
晶パネルのＣＯＧ実装時の半導体フェースダウン実装構
造は、ＰＤＰにおける半導体フェースダウン実装構造と
同様なので、重複した説明は省略する。
【００１７】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施形態
は適宜変更され得ることは明らかである。また上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００１８】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、効
率の良い放熱が可能となり、その結果、熱による特性劣
化や破損を防止できることである。その理由は、Ｉｎハ
ンダを介してトランジスタ素子側から直接放熱する構造
としたからである。そして第２の効果は、トランジスタ
素子に対して低ストレスで信頼性の高い接続ができるこ
とである。その理由は、ＩｎハンダはＳｎ／Ｐｂハンダ
に比べ軟質で耐熱疲労に優れているためためである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる半導体フェ
ースダウン実装構造を備えて半導体装置を説明するため
の構造断面図である。
【図２】フェースダウン実装前の駆動ＩＣ（多結晶シリ
コン薄膜トランジスタ駆動ＩＣ）とＡｌベースプリント
基板の拡大図である。
【図３】従来技術のＰＤＰ用駆動ＩＣの実装構造を説明
するための構造断面図である。
【符号の説明】
１…駆動ＩＣ ２…トランジスタ素子 ３…ＩＣ放熱電極 ４…ＩＣ信号電極 ５…放熱バンプ ６…絶縁層 ７…ガラス基板 １０…Ａｌベースプリント基板 １１…プリント基板 １２…電極バンプ １３…基板信号電極 １４…接着剤 １５…基板放熱電極 １６…Ａｌ基板 ３０…半導体装置

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、 前記熱良導性ベースプリント基板にフェースダウンで実
    装される駆動ＩＣと、 前記駆動ＩＣが前記熱良導性ベースプリント基板にフェ
    ースダウンで実装される際に、前記駆動ＩＣの外周に配
    置された信号電極と前記熱良導性ベースプリント基板の
    配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む電極バン
    プで接続した電気的接続構造を形成するとともに、前記
    駆動ＩＣを構成するトランジスタ素子上に絶縁層を介し
    て配置された放熱電極を前記熱良導性ベースプリント基
    板の熱良導性ベースが露出した部分にＩｎハンダを含む
    放熱バンプで接続した放熱構造を有することを特徴とす
    る半導体フェースダウン実装構造。
  2. 【請求項２】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、 前記熱良導性ベースプリント基板にフェースダウンで実
    装される駆動ＩＣと、 前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
    形成するとともに、前記熱良導性ベースプリント基板の
    Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
    晶ハンダを含む電極バンプを形成した構造を有すること
    を特徴とする半導体フェースダウン実装構造。
  3. 【請求項３】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、 前記熱良導性ベースプリント基板にフェースダウンで実
    装される駆動ＩＣと、 前記駆動ＩＣが前記熱良導性ベースプリント基板にフェ
    ースダウンで実装される際に、前記駆動ＩＣの外周に配
    置された信号電極と前記熱良導性ベースプリント基板の
    配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む電極バン
    プで接続した電気的接続構造を形成するとともに、前記
    駆動ＩＣを構成するトランジスタ素子上に絶縁層を介し
    て配置された放熱電極を前記熱良導性ベースプリント基
    板の熱良導性ベースが露出した部分にＩｎハンダを含む
    放熱バンプで接続した放熱構造と、 前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
    形成するとともに、前記熱良導性ベースプリント基板の
    Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
    晶ハンダを含む電極バンプを形成した構造を有すること
    を特徴とする半導体フェースダウン実装構造。
  4. 【請求項４】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、前記熱良導性ベースプリント基板
    にフェースダウンで実装されプラズマディスプレイ（Ｐ
    ＤＰ）の高耐圧に用いる駆動ＩＣと、 前記駆動ＩＣが前記熱良導性ベースプリント基板にフェ
    ースダウンで実装される際に、前記駆動ＩＣの外周に配
    置された信号電極と前記熱良導性ベースプリント基板の
    配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む電極バン
    プで接続した電気的接続構造を形成するとともに、前記
    駆動ＩＣを構成するトランジスタ素子上に絶縁層を介し
    て配置された放熱電極を前記熱良導性ベースプリント基
    板の熱良導性ベースが露出した部分にＩｎハンダを含む
    放熱バンプで接続した放熱構造を有することを特徴とす
    る半導体フェースダウン実装構造。
  5. 【請求項５】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、前記熱良導性ベースプリント基板
    にフェースダウンで実装されプラズマディスプレイ（Ｐ
    ＤＰ）の高耐圧に用いる駆動ＩＣと、 前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
    形成するとともに、前記熱良導性ベースプリント基板の
    Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
    晶ハンダを含む電極バンプを形成した構造を有すること
    を特徴とする半導体フェースダウン実装構造。
  6. 【請求項６】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装構造であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板と、 前記熱良導性ベースプリント基板にフェースダウンで実
    装されプラズマディスプレイ（ＰＤＰ）の高耐圧に用い
    る駆動ＩＣと、 前記駆動ＩＣが前記熱良導性ベースプリント基板にフェ
    ースダウンで実装される際に、前記駆動ＩＣの外周に配
    置された信号電極と前記熱良導性ベースプリント基板の
    配線パターンとをＳｎ／Ｐｂ共晶ハンダを含む電極バン
    プで接続した電気的接続構造を形成するとともに、前記
    駆動ＩＣを構成するトランジスタ素子上に絶縁層を介し
    て配置された放熱電極を前記熱良導性ベースプリント基
    板の熱良導性ベースが露出した部分にＩｎハンダを含む
    放熱バンプで接続した放熱構造と、 前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
    形成するとともに、前記熱良導性ベースプリント基板の
    Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
    晶ハンダを含む電極バンプを形成した構造を有すること
    を特徴とする半導体フェースダウン実装構造。
  7. 【請求項７】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装方法であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板に駆動ＩＣをフェースダウンで実装す
    る際に、前記駆動ＩＣの外周に配置された信号電極と前
    記熱良導性ベースプリント基板の配線パターンとをＳｎ
    ／Ｐｂ共晶ハンダを含む電極バンプで接続した電気的接
    続構造を形成する工程と、前記駆動ＩＣを構成するトラ
    ンジスタ素子上に絶縁層を介して配置された放熱電極を
    前記熱良導性ベースプリント基板の熱良導性ベースが露
    出した部分にＩｎハンダを含む放熱バンプで接続した放
    熱構造を形成する工程を有することを特徴とする半導体
    フェースダウン実装方法。
  8. 【請求項８】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装方法であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板に駆動ＩＣをフェースダウンで実装す
    る際に、前記駆動ＩＣの放熱電極上にハンダを含む放熱
    バンプを形成する工程と、前記熱良導性ベースプリント
    基板のＡｕメッキされた熱良導性ベース露出部にＳｎ／
    Ｐｂ共晶ハンダを含む電極バンプを形成する工程を有す
    ることを特徴とする半導体フェースダウン実装方法。
  9. 【請求項９】 効率の良い放熱を実現して熱による特性
    劣化ならびに破損の防止およびトランジスタ素子に対す
    る低ストレスで信頼性の高い接続を図る半導体フェース
    ダウン実装方法であって、 Ａｌ基板とプリント基板の多層構造を有する熱良導性ベ
    ースプリント基板に駆動ＩＣをフェースダウンで実装す
    る際に、前記駆動ＩＣの外周に配置された信号電極と前
    記熱良導性ベースプリント基板の配線パターンとをＳｎ
    ／Ｐｂ共晶ハンダを含む電極バンプで接続した電気的接
    続構造を形成するとともに、前記駆動ＩＣを構成するト
    ランジスタ素子上に絶縁層を介して配置された放熱電極
    を前記熱良導性ベースプリント基板の熱良導性ベースが
    露出した部分にＩｎハンダを含む放熱バンプで接続した
    放熱構造を形成する工程と、 前記駆動ＩＣの放熱電極上にハンダを含む放熱バンプを
    形成するとともに、前記熱良導性ベースプリント基板の
    Ａｕメッキされた熱良導性ベース露出部にＳｎ／Ｐｂ共
    晶ハンダを含む電極バンプを形成した構造を形成する工
    程を有することを特徴とする半導体フェースダウン実装
    方法。
  10. 【請求項１０】 前記熱良導性ベースプリント基板の基
    板信号電極にスクリーン印刷でＳｎ／Ｐｂハンダペース
    トを塗布後にリフローして前記電極バンプを形成する工
    程と、 前記駆動ＩＣのＩＣ放熱電極にＩｎハンダペーストをス
    クリーン印刷で塗布する工程と、 前記電極バンプが形成された前記熱良導性ベースプリン
    ト基板とＩｎハンダが塗布された前記駆動ＩＣを位置合
    わせして窒素雰囲気でリフローを行う工程を有すること
    を特徴とする請求項７乃至９のいずれか一項に記載の半
    導体フェースダウン実装方法。
JP11149856A 1999-05-28 1999-05-28 半導体フェースダウン実装構造および半導体フェースダウン実装方法 Pending JP2000340610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11149856A JP2000340610A (ja) 1999-05-28 1999-05-28 半導体フェースダウン実装構造および半導体フェースダウン実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11149856A JP2000340610A (ja) 1999-05-28 1999-05-28 半導体フェースダウン実装構造および半導体フェースダウン実装方法

Publications (1)

Publication Number Publication Date
JP2000340610A true JP2000340610A (ja) 2000-12-08

Family

ID=15484151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11149856A Pending JP2000340610A (ja) 1999-05-28 1999-05-28 半導体フェースダウン実装構造および半導体フェースダウン実装方法

Country Status (1)

Country Link
JP (1) JP2000340610A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035169A (zh) * 2011-10-04 2013-04-10 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035169A (zh) * 2011-10-04 2013-04-10 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法
US8773859B2 (en) 2011-10-04 2014-07-08 Lg Display Co., Ltd. Driver package
KR101450950B1 (ko) * 2011-10-04 2014-10-16 엘지디스플레이 주식회사 드라이버 패키지
CN103035169B (zh) * 2011-10-04 2016-03-09 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法

Similar Documents

Publication Publication Date Title
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
JP2974552B2 (ja) 半導体装置
JP3196762B2 (ja) 半導体チップ冷却構造
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP2012191002A (ja) 半導体装置
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
JP3152209B2 (ja) 半導体装置及びその製造方法
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
TWI509756B (zh) 薄膜覆晶封裝結構
CN107248539B (zh) 一种led封装工艺
JP2000305469A (ja) 表示装置
JP2005109254A (ja) 集積回路搭載基板およびこれを備えた表示装置
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
JP2000340610A (ja) 半導体フェースダウン実装構造および半導体フェースダウン実装方法
JP2002134567A (ja) チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
JP2865496B2 (ja) マルチチップモジュール
JPH0529502A (ja) プリント基板
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP2001332664A (ja) 半導体装置およびその製造方法
US20050167696A1 (en) Silicon nitride insulating substrate for power semiconductor module
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPS6395637A (ja) 半導体集積回路装置
JPH10135405A (ja) 配線基板モジュール