JP3152209B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3152209B2
JP3152209B2 JP19217398A JP19217398A JP3152209B2 JP 3152209 B2 JP3152209 B2 JP 3152209B2 JP 19217398 A JP19217398 A JP 19217398A JP 19217398 A JP19217398 A JP 19217398A JP 3152209 B2 JP3152209 B2 JP 3152209B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
heat
adhesive
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19217398A
Other languages
English (en)
Other versions
JP2000031355A (ja
Inventor
秀樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19217398A priority Critical patent/JP3152209B2/ja
Publication of JP2000031355A publication Critical patent/JP2000031355A/ja
Application granted granted Critical
Publication of JP3152209B2 publication Critical patent/JP3152209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、プラズマディスプレイ(Plas
ma Display:以下、「PDP」という)などのように、
高電圧で駆動されるほか、高効率の放熱が要求される用
途の半導体装置及びその製造方法に関する。
【0002】
【従来の技術】プラズマディスプレイは、ガラス板に微
細径の貫通孔を所定間隔に形成し、この貫通孔(放電セ
ル)のそれぞれにネオンガスや窒素等を封入し、上記ガ
ラス板の両面にガラス板を設け、両面のガラス板の一方
には垂直方向に一定間隔に微細幅の電極を、他方のガラ
ス板には水平方向に一定間隔に微細幅の電極を設けた構
造を有している。垂直及び水平の電極は、前記貫通孔の
配列に合致するように配列され、そして、両面のガラス
板の一方には、透明ガラスと透明電極が用いられてい
る。表示は、表示したい位置の放電セルにおいて直交す
る垂直電極と水平電極の間に数百ボルトの高電圧を印加
して発光させる。PDPは厚み(奥行き)を薄くできる
ため、ディスプレイの小型軽量化が要求されるノート型
パーソナルコンピュータ等の用途に適している。このよ
うな用途では、小型軽量化及び薄型化を図るため、駆動
部をディスプレィ部に一体化することが行われている。
しかし、PDPは高電圧が印加される構造のため、駆動
部の高耐圧化が必須となる。PDPの駆動回路には、高
耐圧の多結晶シリコン薄膜トランジスタ駆動IC(IC
は集積回路)が用いられている。
【0003】図4はPDP駆動用の従来の半導体装置を
示す。図4に示すように、ベース板31上には、ダイペ
ースト32によりガラス基板33が貼着されている。ガ
ラス基板33上には駆動回路を形成するIC34(高耐
圧の多結晶シリコン薄膜トランジスタを用いて構成され
ている)が設けられている。ガラス基板33の近傍の周
囲のベース板31上には、接着剤35を介してフレキシ
ブルプリント基板(以下、「FPC」という)36が設
けられている。FPC36の表面には電極36aが設け
られており、この電極36aとIC34上に設けられた
電極34aとがボンディングワイヤ37により接続され
る。この接続部を保護するため、IC34の全面及びF
PC36の一部が封止樹脂38により被覆されている。
【0004】図4の構成において、IC34に通電が行
われるとIC34は発熱する。その熱は図に示す放熱経
路39、すなわち、ガラス基板33及びダイペースト3
2を経てベース板31に伝熱して放熱が行われ、熱伝導
性に劣る封止樹脂38を通しては殆ど放熱は行われな
い。
【0005】一般に、ICの動作上限温度は、ICを構
成しているトランジスタ素子のPNジャンクション温度
(Tj MAX)で規定され、その値はPNジャンクシ
ョン温度の150℃とされている。ただし、この値は絶
対最大定格であるため、70%程度の安全性を見込む
と、チップ許容濃度は105℃となる。
【0006】放熱効果を高めるには、ICに直接的に放
熱部材を取り付ける構成が考えられる。その一例とし
て、特開平5−315481号公報に示される半導体装
置があり、配線層を兼ねるヒートシンク取付台座を絶縁
性接着剤を介して半導体チップに固定し、さらに前記ヒ
ートシンク取付台座上に高熱伝導絶縁性接着剤を用いて
ヒートシンクを固定する構成にし、熱的特性の向上を図
っている。
【0007】
【発明が解決しようとする課題】しかし、従来の半導体
装置によると、例えば、0.6K[W/m℃]の熱伝導
率のガラスをガラス基板33に用いた場合、その放熱性
が劣るために、IC34を構成しているトランジスタ素
子がPNジャンクション温度(Tj MAX)を越えて
しまい、IC34のトランジスタ素子を劣化させる要因
になっていた。
【0008】また、特開平5−315481号公報の半
導体装置によると、ヒートシンク側に伝熱した熱はヒー
トシンクから他に伝熱されないため、ヒートシンクを十
分な放熱面積にしておく必要があり、小型軽量化の面で
制約が生じる場合がある。また、ヒートシンク取付台座
が絶縁性接着剤を介して半導体チップに取り付けられる
ため、ヒートシンク取付台座が絶縁性接着剤を退けて容
易に半導体チップに接触し、半導体チップを損傷させ易
いという問題がある。
【0009】この問題を解決できる可能性のある技術と
して、特開平4−181796号公報及び特開平5−3
15481号公報に示すものがあり、基板とチップ部
品、または基板と液晶表示素子との固定を接着剤で行う
際、接着剤に弾性樹脂ボールを混ぜておき、この弾性樹
脂ボールが基板とチップ部品(または液晶表示素子)と
の間に介在させることで応力を吸収し、接着面からの接
着剤の流れ出しや、外観不良の低減等を図っている。し
かし、この構成では、弾性樹脂ボール入り接着剤が放熱
器を対象にしていないため、放熱器(放熱板)の接着に
用いる場合、接着剤を一定の厚みに保持するための手段
の開発、耐熱性等の条件に対する対策等が未解決になっ
ている。
【0010】本発明の目的は、放熱効率に優れ、熱によ
る特性劣化や破損を防止することのできる半導体装置及
びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第1の特徴して、配線パターン及び接続
用電極を有する基板が実装されたベース板と、前記基板
と電気的に接続された半導体チップと、前記半導体チッ
プが上面に設けられ、下面が前記ベース板上に接着剤を
用いて固定されたガラス基板と、前記半導体チップから
の発熱を放熱する放熱板と、接着に必要な厚みを確保で
きる直径及び弾性を有する複数の樹脂球体を接着剤に混
入させた接着層を介して前記ガラス基板の反対側で前記
半導体チップに固定された放熱板と、前記放熱板を前記
ベース板側へ圧下させて前記接着層を一定の厚みに保持
する固定手段と、を備えたことを特徴とする半導体装置
を提供する。
【0012】本発明は、上記の目的を達成するため、第
2の特徴して、配線パターン、接続用電極、及び半導体
チップ搭載用の開口が形成されているフレキシブル基板
をベース板上に接着固定し、半導体チップがフェースア
ップで取り付けられているガラス基板を前記フレキシブ
ル基板の前記開口部内の前記ベース板上にダイペースト
により固定し、前記フレキシブル基板上の電極と前記半
導体チップ上の電極とをボンディングワイヤで接続し、
接着に必要な厚みを確保できる直径及び弾性を有する樹
脂球体を接着剤に混入させた接着層を前記半導体チップ
の表面に塗布して第1の放熱板を固定し、前記第1の放
熱板上に高熱伝導性の接着剤を介して第2の放熱板を接
着固定し、前記第2の放熱板を前記ベース板側へ加圧す
る状態を保持して前記各接着剤を硬化させ、前記ボンデ
ィングワイヤによる接続部をモールド樹脂により封止す
ることを特徴とする半導体装置の製造方法を提供する。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図1は本発明による半導体装置
を示す。更に、図2は図1の半導体装置のA−A断面を
示し、図3は図1における放熱板とICの接合部の部分
を拡大した状態を示す。
【0014】図1に示す様に、ベース板1の片面には、
ダイペースト2を用いてガラス基板3が貼着されてい
る。ガラス基板3上には駆動回路を形成するIC4が設
けられている。このIC4とガラス基板3のIC4が搭
載されていない部分とが同一平面になるように、ガラス
基板3には、IC4を配設する凹部が形成されている。
ベース板1上のガラス基板3の周囲には、熱硬化性エポ
キシ樹脂等による接着剤5を介してFPC(フレキシブ
ルプリント基板)6が設けられている。このFPC6
は、中心部にIC4を配置できるように、IC4よりや
や大きい寸法の開口7が設けられている。
【0015】IC4上には、弾性樹脂ボール8(弾性を
有する微細径の樹脂球体)を混入させた接着層9を用い
て放熱板10が貼着され、更に、放熱板10にはシリコ
ン樹脂系等による高熱伝導樹脂剤11を用いて放熱板1
2が貼着されている。放熱板10はIC4よりやや大き
い程度、放熱板12はベース板1と同程度の大きさを有
している。弾性樹脂ボール8は、IC4と放熱板10が
直接に接触するのを防止するためのクッション材として
機能する。この弾性樹脂ボール8の材質は、高温時の2
00℃において900Kg/mm2 程度の高い弾性率
を持ち、かつ熱伝導性に優れるベンゾグアナミンが適し
ている。放熱板12に伝熱した熱を更にベース板1に伝
熱させるため、ベース板1の周辺部に一端が立設された
金属製の放熱用支柱13を放熱板12に介在させてい
る。半導体装置の組立性(生産性)を高めるために、放
熱用支柱13のそれぞれの他端(先端)は、放熱板12
に固定用ねじ14を用いて固定している。
【0016】なお、図1では図示を省略しているが、I
C4の出力端子側は不図示のPDPパネルの端子に接続
され、入力端子側はFPC6を介して信号処理基板に接
続される。PDPパネルにIC4から駆動信号を送るこ
とにより、PDPパネルが発光する。
【0017】図2に示すように、IC4の周辺部には電
極4aが設けられており、また、FPC6の表面には電
極6aが設けられている。電極6aと電極4aは、ボン
ディングワイヤ15で接続される。この接続部分を保護
するため、IC4の全面及びFPC6の一部を覆うよう
にして封止樹脂16が設けられる。
【0018】図3に示すように、接着層9に弾性樹脂ボ
ール8が混入されているために、IC4と放熱板10の
機械的な接触が防止される。したがって、放熱板10が
IC4に接触することによるIC4の損傷の発生が防止
される。
【0019】以上の構成において、IC4は多数のトラ
ンジスタ素子を用いて構成されているため、IC4に通
電が行われると、IC4は発熱する。この熱は、従来の
ようにガラス基板3に伝わるほか、放熱板10へも伝導
する。放熱板10に伝導した熱は、さらに高熱伝導樹脂
剤11を介して放熱板12に伝わる。既に説明したよう
に、IC4は、熱伝導性の悪いガラス基板3上に形成さ
れているため、熱伝導の良いシリコン材(熱伝導率16
8k〔W/m℃〕を用いている従来の半導体装置の様な
チップ側からの放熱が困難である。しかし、IC4の表
面に放熱板10を直接に取り付け、更に放熱板12を設
けた構造にしたことにより、効果的に放熱が行われる。
【0020】この場合に問題となるのは、放熱板10が
IC4に接触し、そのトランジスタ素子を損傷させる恐
れである。しかし、本発明では、放熱板10とIC4の
間に弾性樹脂ボール8が介在しているため、放熱板10
とIC4が直接に接触することはなく、トランジスタ素
子の損傷が防止される。そして、弾性樹脂ボール8を微
細なボールにして分散させたため、接着層9を一定の厚
みに保つことができるようになり、均一な放熱特性が得
られる。さらに、製造時には、接着層9の硬化時の加圧
が放熱用支柱13と固定用ねじ14を兼用できるため、
専用の加圧治具が不要になる。
【0021】
【実施例】次に、本発明の半導体装置の実施例について
説明する。半導体装置の構造は図1に示した通りであ
る。接着層9を形成する接着剤には、信頼性とコストの
バランスがとれたエポキシ樹脂を用いた。弾性樹脂ボー
ル8は、200℃の高温時においても弾性率900Kg
/mm2 という高い値をもつベンゾグアナミンを使用
した。弾性樹脂ボール8には、例えばアクリルやスチレ
ン系の樹脂材を用いることも考えられるが、高温時で軟
化し易いため、弾性樹脂ボール8には不適当である。ま
た、弾性樹脂ボール8の直径は、接着剤の基材であるエ
ポキシ樹脂の熱伝導性を考慮すると、接着層9は10μ
m以下にする必要がある。そこで、弾性樹脂ボール8の
直径は、最大で10μmとした。また、弾性樹脂ボール
8の接着層9の中に占める充填率と最適粒径について検
討した。充填率は、弾性樹脂ボールと接着剤9の比率
を、体積比で1:9にしたときに最良の結果が得られ
た。また、最適粒径は、直径8μm〜10μmのときに
最良の結果が得られた。さらに、接着層9は、150℃
以上の耐温度特性を有するエポキシ樹脂を用い、IC4
のPNジャンクション温度に起因する劣化の防止を図っ
た。
【0022】以上のように、本発明は、高耐圧が要求さ
れるPDPに用いる駆動ICの実装構造において、IC
4に放熱板10を直接取り付け、IC4側から放熱する
構造にし、かつ、吟味した弾性樹脂ボール8を混ぜた接
着層9を用いて放熱板10を接着したので、IC4側か
ら直接的に放熱が行え、効率の良い放熱特性の半導体装
置が得られる。さらに、弾性樹脂ボール8を含む接着層
9としたことで、均一な接着層を確保でき、かつ、放熱
板10の接触によるIC4の損傷を防止することが可能
になる。
【0023】上記実施の形態においては、接着層9の接
着剤にエポキシ樹脂を用いたが、本発明はこれに限定さ
れるものではなく、ほかに、ポリイミド樹脂を用いるこ
とができる。また、弾性樹脂ボール8にベンゾグアナミ
ンを用いたが、これに代え、弾性樹脂ボール7にフェノ
ールを用いても同様の効果が得られる。
【0024】また、PDPを例に説明したが、本発明は
PDPに限定されるものではなく、ガラス基板を用いた
多結晶シリコン薄膜トランジスタの駆動ICで高電圧回
路を駆動し、かつ半導体チップが高温になる半導体装置
に適用することができる。
【0025】さらに、弾性樹脂ボール8は、球体のほ
か、楕円形等であってもよい。ただし、放熱板10とI
C4の絶縁が必要なため、弾性樹脂ボール8が導電性を
もってはならない。
【0026】また、放熱板10と12を別部品とした
が、両者を一体加工(例えば、フライス加工、ダイキャ
スト加工等)にしてもよい。さらに、放熱板10を大面
積にすることが可能な場合には、放熱板12を用いない
構成にすることもできる。
【0027】次に、本発明の半導体装置の製造方法につ
いて説明する。本発明による半導体装置の製造方法は、
大別して以下の5つの工程からなる。第1の工程では、
熱硬化性エポキシ樹脂による接着剤5を用いてベース板
1上にFPC6を加熱接着する。第2の工程では、FP
C6の開口部内にダイペースト2を塗布し、上面にIC
4が形成済みのガラス基板3を加熱接着する。第3の工
程では、FPC6上の電極6aとIC4の電極4aをボ
ンディングワイヤ15により電気的に接続する。第4の
工程では、IC4上に弾性樹脂ボール8を含有した接着
層9を塗布し、放熱板10を貼着する。更に、シリコン
樹脂系の高熱伝導樹脂剤11を放熱板10の表面に塗布
し、放熱板12を貼着する。そして、放熱用支柱13と
固定ネジ14を用いて放熱板12を固定する。この後、
図2に示したように、ボンディングワイヤ16の保護の
ための封止樹脂15をボンディングワイヤ15を覆うよ
うにして被覆する。第5の工程では、第4の工程を終え
た半導体装置を高温槽等の加熱雰囲気に入れて加熱し、
接着層9を硬化させる。以上により半導体装置が完成す
る。
【0028】
【発明の効果】以上より明らかな如く、本発明の半導体
装置及びその製造方法によれば、半導体チップの素子面
側から放熱板を設け、この放熱板から直接に放熱したこ
とにより、効率の良い放熱が可能になり、熱による特性
劣化や破損を防止することが可能になる。放熱板の接着
固定に用いた接着剤は、弾性を持った樹脂球体を含有す
るため、放熱板と半導体チップとの接触を回避でき、半
導体チップの破損を防止することができる。
【0029】また、樹脂球体により接着層の厚みを制御
できるため、均一な放熱特性が得られる。
【0030】さらに、放熱用支柱と固定用ねじによる固
定手段により、第2の放熱板をベース板方向へ押圧し、
第1の放熱板を接着するための接着層の硬化を行う際に
従来必要とした加圧治具が不要になり、半導体装置の製
造コストの低減が可能になる。
【図面の簡単な説明】
【図1】本発明による半導体装置を示す正面断面図であ
る。
【図2】図1の半導体装置のA−A断面を示す断面図で
ある。
【図3】図1における第1の放熱板とICの接合部の部
分を拡大した断面図である。
【図4】従来の半導体装置の構成を示す正面断面図であ
る。
【符号の説明】
1,31 ベース板 2,32 ダイペースト 3,33 ガラス基板 4,34 IC(集積回路) 4a,6a,34a,36a 電極 5,35 接着剤 6,36 FPC(フレキシブルプリント基板) 7 空隙 8 弾性樹脂ボール 9 接着層 10 放熱板 11 高熱伝導樹脂剤 12 放熱板 13 放熱用支柱 14 固定用ねじ 15,37 ボンディングワイヤ 16,38 封止樹脂

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 配線パターン及び接続用電極を有する基
    板が実装されたベース板と、 前記基板と電気的に接続された半導体チップと、 前記半導体チップが上面に設けられ、下面が前記ベース
    板上に接着剤を用いて固定されたガラス基板と、 前記半導体チップからの発熱を放熱する放熱板と、 接着に必要な厚みを確保できる直径及び弾性を有する
    数の樹脂球体を接着剤に混入させた接着層を介して前記
    ガラス基板の反対側で前記半導体チップに固定された放
    熱板と、 前記放熱板を前記ベース板側へ圧下させて前記接着層を
    一定の厚みに保持する固定手段と、を備えたことを特徴
    とする半導体装置。
  2. 【請求項2】 前記樹脂球体は、8μm〜10μmの直
    径を有することを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 前記樹脂球体は、ベンゾグアナミンまた
    はフェノールを用いたことを特徴とする請求項1または
    2記載の半導体装置。
  4. 【請求項4】 前記接着層は、前記接着剤にエポキシ樹
    脂またはポリイミド樹脂を用いたことを特徴とする請求
    項1記載の半導体装置。
  5. 【請求項5】 前記固定手段は、前記ベース板に立設さ
    れた複数の支柱と、前記複数の支柱の各端部に螺設され
    る固定ネジと、を備えたことを特徴とする請求項1記載
    の半導体装置。
  6. 【請求項6】 前記放熱板は、前記半導体チップに接着
    された第1の放熱板と、該第1の放熱板より大きい面積
    の第2の放熱板を含むことを特徴とする請求項1記載の
    半導体装置。
  7. 【請求項7】 前記半導体チップは、高電圧型駆動回路
    であることを特徴とする請求項1記載の半導体装置。
  8. 【請求項8】 配線パターン、接続用電極、及び半導体
    チップ搭載用の開口が形成されているフレキシブル基板
    をベース板上に接着固定し、 半導体チップがフェースアップで取り付けられているガ
    ラス基板を前記フレキシブル基板の前記開口部内の前記
    ベース板上にダイペーストにより固定し、 前記フレキシブル基板上の電極と前記半導体チップ上の
    電極とをボンディングワイヤで接続し、 接着に必要な厚みを確保できる直径及び弾性を有する樹
    脂球体を接着剤に混入させた接着層を前記半導体チップ
    の表面に塗布して第1の放熱板を固定し、 前記第1の放熱板上に高熱伝導性の接着剤を介して第2
    の放熱板を接着固定し、 前記第2の放熱板を前記ベース板側へ加圧する状態を保
    持して前記各接着剤を硬化させ、 前記ボンディングワイヤによる接続部をモールド樹脂に
    より封止することを特徴とする半導体装置の製造方法。
  9. 【請求項9】 前記樹脂球体は、8μm〜10μmの直
    径を有することを特徴とする請求項8記載の半導体装置
    の製造方法。
  10. 【請求項10】 前記樹脂球体は、ベンゾグアナミンま
    たはフェノールを用いたことを特徴とする請求項8また
    は9記載の半導体装置の製造方法。
  11. 【請求項11】 前記接着層は、前記接着剤にエポキシ
    樹脂またはポリイミド樹脂を用いたことを特徴とする請
    求項8記載の半導体装置の製造方法。
JP19217398A 1998-07-07 1998-07-07 半導体装置及びその製造方法 Expired - Fee Related JP3152209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19217398A JP3152209B2 (ja) 1998-07-07 1998-07-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19217398A JP3152209B2 (ja) 1998-07-07 1998-07-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000031355A JP2000031355A (ja) 2000-01-28
JP3152209B2 true JP3152209B2 (ja) 2001-04-03

Family

ID=16286904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19217398A Expired - Fee Related JP3152209B2 (ja) 1998-07-07 1998-07-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3152209B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4079604B2 (ja) * 2001-05-30 2008-04-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6822867B2 (en) 2001-06-29 2004-11-23 Intel Corporation Electronic assembly with solderable heat sink and methods of manufacture
CN100433307C (zh) * 2004-01-16 2008-11-12 奇鋐科技股份有限公司 散热器固定结构
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5293477B2 (ja) * 2005-04-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4986435B2 (ja) 2005-10-12 2012-07-25 株式会社ソニー・コンピュータエンタテインメント 半導体装置、半導体装置の作成方法
CN101365317B (zh) * 2007-08-10 2010-09-29 华硕电脑股份有限公司 固定结构与散热装置
JP4649638B2 (ja) * 2008-03-24 2011-03-16 力成科技股▲ふん▼有限公司 散熱片の半導体パッケージ構造
KR101532618B1 (ko) * 2013-10-30 2015-07-09 하나 마이크론(주) 전자 부품의 제조 방법
US9863828B2 (en) * 2014-06-18 2018-01-09 Seiko Epson Corporation Physical quantity sensor, electronic device, altimeter, electronic apparatus, and mobile object
JP7200114B2 (ja) * 2017-09-25 2023-01-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2000031355A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
JP4176979B2 (ja) フラットパネル型表示装置
JP2974552B2 (ja) 半導体装置
US20190229033A1 (en) Power module and method for manufacturing the same
JP2001168562A (ja) 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
JP3152209B2 (ja) 半導体装置及びその製造方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
JPH07226457A (ja) 電子パッケージ及びその製造方法
JP2007305702A (ja) 半導体装置およびその製造方法
JP2009105366A (ja) 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体
US20070108594A1 (en) Semiconductor apparatus
JP4367376B2 (ja) 電力半導体装置
JP2001284524A (ja) 電力用半導体モジュール
JP2000305469A (ja) 表示装置
JPH06151657A (ja) 半導体装置及びその製造方法
JP2004253531A (ja) パワー半導体モジュールおよびその固定方法
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
JP2010251357A (ja) 半導体モジュール装置
JP2002083907A (ja) 半導体装置、基板、基板を用いた液晶ディスプレイ及びプラズマディスプレイ
KR20010009153A (ko) 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법
JPH09226280A (ja) カードモジュール
JPH11121660A (ja) 半導体装置およびその製造方法
JP3013612B2 (ja) 半導体装置
JP2001217358A (ja) マルチチップモジュールの空冷構造
JP2008118054A (ja) 駆動素子を実装した表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090126

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110126

LAPS Cancellation because of no payment of annual fees