JP4649638B2 - 散熱片の半導体パッケージ構造 - Google Patents

散熱片の半導体パッケージ構造 Download PDF

Info

Publication number
JP4649638B2
JP4649638B2 JP2008076808A JP2008076808A JP4649638B2 JP 4649638 B2 JP4649638 B2 JP 4649638B2 JP 2008076808 A JP2008076808 A JP 2008076808A JP 2008076808 A JP2008076808 A JP 2008076808A JP 4649638 B2 JP4649638 B2 JP 4649638B2
Authority
JP
Japan
Prior art keywords
heat dissipation
package structure
substrate
semiconductor package
dissipation piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008076808A
Other languages
English (en)
Other versions
JP2009231637A (ja
Inventor
秉勳 余
菁蔚 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2008076808A priority Critical patent/JP4649638B2/ja
Publication of JP2009231637A publication Critical patent/JP2009231637A/ja
Application granted granted Critical
Publication of JP4649638B2 publication Critical patent/JP4649638B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、散熱片の半導体パッケージ構造に関するものであって、特に、パッケージ体の反りを防止する散熱片の半導体パッケージ構造に関するものである。
ICパッケージは、半導体産業の後段加工工程であり、ウェハ切割、ダイボンド、ワイヤーボンド、モールド、プリント、パッケージに分けられ、主に、前段製造工程で加工されたウェハ上のICをチップ、ダイボンドに分割し、ピンを外接し、被覆する。近年、半導体チップの高度密集化により、熱量が増加しているが、パッケージ構造は軽薄短小の趨勢にあるので、熱量が小尺寸のパッケージ構造に集中し、熱流密度が高くなる。
パッケージ構造の散熱速度を効果的に増加するため、散熱片を有するパッケージ構造が多数発展していて、例えば、ヒートスラググリッドアレイHSBGA（Heat Slug Grid Array）等は、熱伝導係数が高い散熱片により、熱量をパッケージ構造の外部に伝導する。
図１は、公知のHSBGAのパッケージ構造は、チップ２０を設置する基板１０上で、ゲルにより散熱片３０を粘着し、パッケージ樹脂４０によりチップ２０と散熱片３０を被覆する。図で示されるように、散熱片３０は、露出部３２と内接部３４を有し、且つ、散熱片３０は内接部３４を利用して基板１０上に貼設し、露出部３２はパッケージ樹脂４０を露出する。しかし、散熱片３０と基板１０の粘着過程で、製造設備は振動を生じたり、或いは、操作不当により、散熱片３０はゲル固化前に、所定位置を偏移して、パッケージ完成品の不良率が高くなる。
上述の問題を解決するため、本発明は、散熱片を有する半導体パッケージ構造を提供し、散熱片の粘着工程での偏移を防止して、パッケージの製品歩留まりを向上させることを目的とする。
上述の目的を達成するため、本発明の実施例の散熱片を有する半導体パッケージ構造は、チップキャリア領域を有し、複数の穿孔がチップキャリア領域周辺に環繞設置される基板と、チップキャリア領域に設置され、基板と電気的に接続するチップと、チップ上方に設置され、穿孔により、上表面から基板の下表面に延伸する複数の支承部を有する散熱片と、チップと一部の基板、及び、散熱片を被覆するパッケージゲルと、からなる。
本発明の散熱片を有する半導体パッケージ構造は、散熱片の粘着工程の偏移を防止して、パッケージ製品の歩留まりを向上させる。この他、パッケージ構造は、散熱片上の複数の支承部により散熱功能を増加して、パッケージ後の反り程度を減少させる。
図２は、本発明の実施例による散熱片を有する半導体パッケージ構造を示す図である。図のように、散熱片を有する半導体パッケージ構造は基板１１０を有し、チップキャリア領域（図示しない）と複数の穿孔１１２がチップキャリア領域周縁に環繞設置される。図のように、チップキャリア領域は、基板１１０の上表面１１４の特定領域である。チップ１２０はチップキャリア領域に設置されると共に、基板１１０と電気的に接続され、図のように、このチップ１２０は、複数のリード線１５０を基板１１０と電気的に接続する媒介としているが、チップ１２０と基板１１０の接続方式はワイヤーボンディング形式に制限されるものではなく、フリップチップ方式等で実施してもよい。散熱片３０はチップ１２０上方に設置される。散熱片１３０は、複数の支承部１３２を有し、且つ、支承部１３２は、穿孔１１２により、上表面から基板１１０の下表面１１５に延伸する。パッケージゲル体１４０はチップ１２０、一部の基板１１０、及び、散熱片１３０を被覆する。
上述の説明を継続すると、実施例中、このパッケージ構造は、更に、複数の導電球１６０を露出した基板１１０下表面１１６に設置して、パッケージ構造がその他の外部装置に連接しやすい。また、図のように、散熱片１３０上の支承部１３２は棒状の支承部で、基板１１０上の穿孔１１２に挿入しやすい。実施例中、基板１１０上の穿孔１１２の数量は、散熱片１３０上の支承部１３２の数量以上である。つまり、穿孔１１２の数量が支承部１３２の数量に等しい時、棒状支承部１３２は穿孔１１２を穿過した後、鋳造でパッケージゲル体１４０により被覆し、パッケージゲル体１４０は穿孔１１２を流れて、基板１１０を突出する支承部１３２を被覆する。穿孔１１２の数量が支承部１３２の数量より覆い場合、一部のパッケージゲル体１４０は直接穿孔を流れて、支承ブロックを形成し、パッケージ構造がその他の外接装置と接続する時に、施力不均一により生じる亀裂問題、或いは、パッケージゲル固化時に生じる反りを防止する。
図３Ａで示されるもう一つの実施例によると、基板１１０上は更にウィンドウをチップキャリア領域内に設置して、ウィンドウ型半導体パッケージに適用する。図のように、複数のリード線１５２はウィンドウ１１８を穿過し、チップ１２０と基板１１０の下表面１１６に電気的に接続する。更に、効果的に、パッケージ体の厚さを縮小し、散熱効果を高めるため、散熱片１３０は絶縁導熱ゲルなどを直接チップ１２０上に貼設する。また、貼設方式も散熱片１３０を定位させる効果がある。もう一つの実施例中、散熱片１３０は、パッケージゲル体１４０外に一部露出する。この他、図３Ｂは、図３Ａの上視図であるが、穿孔１１２位置と形状は図中のものに制限されない。
上述の説明を継続すると、図４Ａのもう一つの実施例中、パッケージゲル体１４０と散熱片１３０の連結と摩擦力を増加して、散熱片が脱落するのを防止するため、このパッケージ構造は、更に、少なくとも一突出部１３４を支承部１３２に突出させている。突出部１３４と支承部１３２は一角度、例えば、鋭角、鈍角、或いは、直角を形成し、図中では直角を例とし、且つ、突出部１３４の形状は制限がなく、図４Ｂ中のパッケージ構造中で、もう一つの実施例の突出部１３４が示されているが、これに制限されない。また、もう一つの実施例中、表面処理方式は、粗雑面を散熱片１３０とパッケージゲル体１４０の接触部分（図示しない）に形成して、パッケージゲル体１４０と散熱片１３０の摩擦力を増加させる。
上述のように、本発明は、散熱片上の基板を穿過する支承部により、散熱面積を増加し、パッケージ工程中、或いは、工程後に発生する反り問題を改善する。支承部の形状と数量は制限されない。また、支承部は基板下表面から突出し、パッケージ後、パッケージゲルに被覆される散熱片の支承部は、パッケージ構造の支承を提供し、この構造は、パッケージ構造を外接装置に連接する時に生じるパッケージ体辺縁の亀裂問題を減少させる。この他、散熱片の支承部上に、少なくとも一突出部を形成するか、或いは、粗雑面をパッケージゲルと散熱片の接触面に形成して、パッケージゲルと散熱片の結合強度を強化し、且つ、突出部の形状と大きさは制限がなく、製造工程上フレキシブルである。
本発明は、散熱片を有する半導体パッケージ構造を提供し、散熱片の粘着工程の偏移を防止して、パッケージ製品の歩留まりを向上させる。この他、パッケージ構造は、散熱片上の複数の支承部により散熱功能を増加して、パッケージ後の反り程度を減少させる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知のHSBGAのパッケージ構造の断面図である。 本発明の散熱片を有する半導体構造の実施例を示す図である。 本発明の散熱片を有する半導体構造のもう一つの実施例を示す図である。 図３Ａの実施例の上視図である。 本発明の散熱片を有する半導体構造のもう一つの実施例を示す図である。 本発明の異なる実施例の突出部のパッケージ構造を示す図である。
符号の説明
１０、１１０ 基板
２０、１２０ チップ
３０、１３０ 散熱片
３２ 露出部
３４ 内接部
４０ パッケージ樹脂
１１２ 穿孔
１１４ 上表面
１１６ 下表面
１１８ ウィンドウ
１３２ 支承部
１３４ 突出部
１４０ パッケージゲル体
１５０、１５２ リード線
１６０ 導電球

Claims (7)

  1. 散熱片を有する半導体パッケージ構造であって、
    チップキャリア領域を有し、複数の穿孔がチップキャリア領域周辺に環繞設置される基板と、
    前記チップキャリア領域に設置され、前記基板と電気的に接続するチップと、
    前記チップ上方に設置され、前記穿孔により、上表面から前記基板の下表面に延伸する複数の支承部を有する散熱片と、
    前記チップと一部の基板、及び、前記散熱片を被覆するパッケージゲルと、
    からなることを特徴とする散熱片を有する半導体パッケージ構造。
  2. 前記基板上の前記穿孔数量は、前記散熱片の前記支承部の数量以上であることを特徴とする請求項１に記載の散熱片を有する半導体パッケージ構造。
  3. 前記基板上は、更に、ウィンドウを前記チップキャリア領域内に設置することを特徴とする請求項１に記載の散熱片を有する半導体パッケージ構造。
  4. 前記ウィンドウを穿過すると共に、前記チップと前記基板の下表面に電気的に接続する複数のリード線をさらに備えることを特徴とする請求項３に記載の散熱片を有する半導体パッケージ構造。
  5. 更に、少なくとも一つの突出部を前記支承部の表面に突出し、前記突出部は前記支承部と一角度を形成することを特徴とする請求項１に記載の散熱片を有する半導体パッケージ構造。
  6. 更に、粗雑面を前記散熱片表面上に形成することを特徴とする請求項１に記載の散熱片を有する半導体パッケージ構造。
  7. 更に、複数の導電球を露出した前記基板の下表面に設置することを特徴とする請求項１に記載の散熱片を有する半導体パッケージ構造。
JP2008076808A 2008-03-24 2008-03-24 散熱片の半導体パッケージ構造 Expired - Fee Related JP4649638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008076808A JP4649638B2 (ja) 2008-03-24 2008-03-24 散熱片の半導体パッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008076808A JP4649638B2 (ja) 2008-03-24 2008-03-24 散熱片の半導体パッケージ構造

Publications (2)

Publication Number Publication Date
JP2009231637A JP2009231637A (ja) 2009-10-08
JP4649638B2 true JP4649638B2 (ja) 2011-03-16

Family

ID=41246690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076808A Expired - Fee Related JP4649638B2 (ja) 2008-03-24 2008-03-24 散熱片の半導体パッケージ構造

Country Status (1)

Country Link
JP (1) JP4649638B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031355A (ja) * 1998-07-07 2000-01-28 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2009231637A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US10229892B2 (en) Semiconductor package and method for manufacturing a semiconductor package
US10008472B2 (en) Method for making semiconductor device with sidewall recess and related devices
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP5232394B2 (ja) 半導体装置の製造方法
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US8525336B2 (en) Semiconductor package and method of fabricating the same
US20110241187A1 (en) Lead frame with recessed die bond area
US7479704B2 (en) Substrate improving immobilization of ball pads for BGA packages
JP4649638B2 (ja) 散熱片の半導体パッケージ構造
US9165867B1 (en) Semiconductor device with lead frame contact solder balls and related methods
US20080006933A1 (en) Heat-dissipating package structure and fabrication method thereof
JP2006049694A (ja) 二重ゲージ・リードフレーム
US20140284803A1 (en) Semiconductor package and fabrication method thereof
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
US9190355B2 (en) Multi-use substrate for integrated circuit
JP4830884B2 (ja) 半導体装置
JP2009272359A (ja) 半導体パッケージ
JP5382889B2 (ja) パッケージ構造の製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2010021185A (ja) 半導体パッケージの基板およびそれを用いた半導体パッケージ
JP3760913B2 (ja) 半導体パッケージ用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees