JP2010021185A - 半導体パッケージの基板およびそれを用いた半導体パッケージ - Google Patents
半導体パッケージの基板およびそれを用いた半導体パッケージ Download PDFInfo
- Publication number
- JP2010021185A JP2010021185A JP2008177856A JP2008177856A JP2010021185A JP 2010021185 A JP2010021185 A JP 2010021185A JP 2008177856 A JP2008177856 A JP 2008177856A JP 2008177856 A JP2008177856 A JP 2008177856A JP 2010021185 A JP2010021185 A JP 2010021185A
- Authority
- JP
- Japan
- Prior art keywords
- group
- substrate
- semiconductor package
- opening
- finger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】基板本体310の表面311上に、第一組フィンガー321群、第二組フィンガー322群および第三組フィンガー323群を設ける。第一組フィンガー321群は第二組、第三組フィンガー322、323郡との間に位置する。はんだマスク層330は表面311に形成され、第一組、第二組、第三組フィンガー321、322、323群をそれぞれ露出する第一開口331、第二開口332および第三開口333を有する。第一排気溝部340は、はんだマスク層330の露出表面に形成され、はんだマスク層330を貫通せず、第一開口331に接続して表面311の側辺313、314に伸び、第二開口332と第三開口333とに連結しない。このように、ガスを外部へ排出する通路を有するため、ダイアタッチング剤の気泡の残留を防止できる。
【選択図】図3C
Description
ダイアタッチング作業中に外部へ排出できる無障害かつオーバーフローの無いガス通路を提供することにより気泡残留問題を解決し、更に従来の半導体パッケージにおけるダイアタッチング作業中のダイアタッチング剤のオーバーフロー問題も有効に解決することができる。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群は配線群とずれて重ならなくてよい。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群の一底面を配線群より高くしてよい。
またさらに本発明に係る半導体パッケージの基板において、配線群の露出がないように少なくとも一つの第一排気溝部は少なくとも一つの配線群と交差して重なってよい。
またさらに本発明に係る半導体パッケージの基板において、はんだマスク層の露出表面に少なくとも一つの連結溝部を形成することができ、この連結溝部は第一排気溝部群と連結して綱目状の通路を構成している。
またさらに本発明に係る半導体パッケージの基板において、基板本体の前記表面は一つの第一縁部、一つの第二縁部および一つの第三縁部を有する。第二縁部は第三縁部に平行し、第一縁部は第二縁部と第三縁部とに接続し、第二組フィンガー群は基板本体の前記表面の第二縁部に配列し、第三組フィンガー群は基板本体の前記表面の第三縁部に配列し、第一組フィンガー群は第二組フィンガー群の再配置フィンガーにされることができ、基板本体の前記表面の中央に配列している。
またさらに本発明に係る半導体パッケージの基板において、少なくとも一つの第三排気溝部は第一開口と連結してよく、且つ基板本体の前記表面の一つの第四縁部へ伸びている。
またさらに本発明に係る半導体パッケージの基板において、第二開口と第三開口とは第二縁部と第三縁部との開放型周辺ギャップにそれぞれ連結してよい。
またさらに本発明に係る半導体パッケージの基板において、はんだマスク層は更に複数のオーバーフロー貯蔵槽を有し、このオーバーフロー貯蔵槽群は第一排気溝部群の延伸端部群と接続している。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群をレーザー法で形成することができる。
上述した技術により、本発明に係る半導体パッケージの基板および半導体パッケージは、下記の効果を奏する。
(1)はんだマスク層を貫通しないように半導体パッケージの基板のダイアタッチング表面に形成した排気溝部群はダイアタッチング作業中にガスを外部へ排出する通路を提供して気泡残留の問題を避ける。
(5)配線は第一組フィンガーと第二組フィンガーとを同時に接続することにより、小サイズチップは第一組フィンガーを介し直接半導体パッケージの基板と電気的に相互接続することができ、第二組フィンガーにワイヤボンディングする必要がなく、ボンディングワイヤの長さの短縮を可能とする。
(第1実施形態)
本発明の第1実施形態による半導体パッケージの基板を図3A、図3Bおよび図3Cに示す。図3Aは、半導体パッケージの基板の平面図、図3Bは断面図、図3Cは立体図である。この半導体パッケージの基板300は主に一つの基板本体310、複数の第一組フィンガー321、複数の第二組フィンガー322、複数の第三組フィンガー323および一つのはんだマスク層330から構成される。
第一組フィンガー321群、第二組フィンガー322群および第三組フィンガー323群は銅を用いて製造したワイヤボンディングパッドであってもよい。本実施形態においては、半導体実装作業中にボンディングワイヤと電気接続する結合力を増強させるため、第一組フィンガー321群、第二組フィンガー322群および第三組フィンガー323群の表面に一つのメッキ層380を形成し、メッキ層380の材質としては銀、ニッケル/金、錫、ニッケル/パラジウム/金、錫と鉛との合金、錫とビスマスの合金等の何れかを採用することができる。
なお、配線350群ははんだマスク層330に被覆されることにより、第一排気溝部340群に露出しないと共に、第一排気溝部340群の内にメッキ層380を形成する必要がなく、メッキ面積が減少してコストダウンの実現が可能になり、かつ第一排気溝部340群の閉塞を避けることもできる。
図4Bに示すように、半導体パッケージは更に一つの封止体44を有し、この封止体44は半導体パッケージの基板300の上に形成されて大サイズチップ30、第一ボンディングワイヤ42群および第二ボンディングワイヤ43群を密封している。ここで、ダイアタッチング剤41は大サイズチップ30の下にある第一排気溝部340群の部分区域に充填され、封止体44は第一排気溝部340群の残り区域に充填される。
一方、ダイアタッチング剤41が第二開口332および第三開口333まで流れることを第一排気溝部340群の延伸端部341群により遮断することができ、そのため、第二組フィンガー322群と第三組フィンガー323群とはダイアタッチング剤41のオーバーフローに汚染されるのを避けることが可能となる。
本発明の第2実施形態による半導体パッケージの基板を図6Aおよび図6Bに示す。図6Aは半導体パッケージの基板の平面図、図6Bは断面図である。この半導体パッケージの基板400の基本構成は第1実施形態と同様な主要素子を持つため、ここでは同じ図号を用いて説明していく。半導体パッケージの基板400の主要素子は、基板本体310、第一組フィンガー321群、第二組フィンガー322群、第三組フィンガー323群およびはんだマスク層330を有する。
図6Bに示すように、第一組フィンガー321群は第二組フィンガー322群と第三組フィンガー323群との間に位置し、はんだマスク層330の第一開口331は第一組フィンガー321群を露出し、そして、第二組フィンガー322群と第三組フィンガー323群とをそれぞれ露出するため、はんだマスク層330は更に一つの第二開口332と一つの第三開口333とを有する。
本発明の第3実施形態による半導体パッケージの基板を図7に示す。図7は半導体パッケージの基板の平面図である。この半導体パッケージの基板500の基本構成は第1実施形態と同様な主要素子を持つため、ここでは同じ符号を用いて説明する。半導体パッケージの基板500の主要素子は基板本体310、第一組フィンガー321群、第二組フィンガー322群、第三組フィンガー323群およびはんだマスク層330を有する。はんだマスク層330の第一開口331、第二開口332および第三開口333は第一組フィンガー321群、第二組フィンガー322群および第三組フィンガー323群をそれぞれ露出している。
図8に示すように、本発明の第4実施形態による半導体パッケージの基板は、はんだマスク層330が更に複数のオーバーフロー貯蔵溝部335を有する点が第1実施形態と異なる。このオーバーフロー貯蔵溝部335群は第一排気溝部340群の延伸端部341群に接続して、はんだマスク層330を貫通してもしなくてもよい。オーバーフロー貯蔵溝部335群の形状は円形や矩形にしてもよい。一つの具体例において、オーバーフロー貯蔵溝部335群は、はんだマスク層330を貫通するダミー開口になってよく、ダイアタッチング作業中に、たとえダイアタッチング剤のオーバーフローが延伸端部341群の遮断可能範囲を超えても、オーバーフロー貯蔵溝部335群を用いダイアタッチング剤のオーバーフロー範囲を拡大させない作用がある。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定され、この保護範囲を基準として、本発明の精神と範囲内に触れるどのような変更や修正も本発明の保護範囲に属する。
Claims (12)
- 表面を有する一つの基板本体と、
前記基板本体の前記表面に設置される複数の第一組フィンガーと、
前記基板本体の前記表面に設置される複数の第二組フィンガーと、
前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
を備えることを特徴とする半導体パッケージの基板。 - 更に複数の配線を有し、前記配線群は前記基板本体の前記表面に形成されて前記第一組フィンガー群と前記第二組フィンガーとに接続し、かつ前記はんだマスク層に被覆され、前記第一排気溝部群の一つの底面は前記配線群より高くなり、少なくとも一つの前記第一排気溝部は少なくとも一本の配線と交差して重なるが、前記配線群を露出しないことを特徴とする請求項1に記載の半導体パッケージの基板。
- 少なくとも一つの連結溝部は前記はんだマスク層の前記露出表面に形成され、前記第一排気溝部群と連結して綱目状の通路を構成することを特徴とする請求項1に記載の半導体パッケージの基板。
- 隣り合う前記第一排気溝部群の延伸端部はU形状のように相互接続していることを特徴とする請求項1に記載の半導体パッケージの基板。
- 前記基板本体の前記表面には一つの第一縁部、一つの第二縁部および一つの第三縁部を有し、
前記第二縁部は前記第三縁部に平行し、
前記第一縁部は前記第二縁部と前記第三縁部とに接続し、
前記第二組フィンガー群は前記基板本体の前記表面の前記第二縁部に配列し、
前記第三組フィンガー群は前記基板本体の前記表面の前記第三縁部に配列し、
前記第一組フィンガー群は前記第二組フィンガー群の再配置フィンガーとして前記基板本体の前記表面の中央配列していることを特徴とする請求項2に記載の半導体パッケージの基板。 - 前記第二開口および前記第三開口は前記第二縁部および前記第三縁部の密閉型周辺開口にそれぞれ隣接していることを特徴とする請求項5に記載の半導体パッケージの基板。
- 前記第二開口および前記第三開口は前記第二縁部および前記第三縁部の開放型周辺ギャップにそれぞれ連結していることを特徴とする請求項5に記載の半導体パッケージの基板。
- 前記はんだマスク層は更に複数のオーバーフロー貯蔵溝部を有し、前記オーバーフロー貯蔵溝部群は前記第一排気溝部群の延伸端部群に接続していることを特徴とする請求項1に記載の半導体パッケージの基板。
- 表面を有する一つの基板本体と、
前記基板本体の前記表面に設置される複数の第一組フィンガーと、
前記基板本体の前記表面に設置される複数の第二組フィンガーと、
前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
を備える半導体パッケージの基板と、
前記半導体パッケージの基板上に設置されて前記第一組フィンガー群を被覆し、かつ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する一つのチップと、
前記チップの背面を前記半導体パッケージの基板の前記はんだマスク層に接着し、更に前記第一開口と前記第一排気溝部群とに充填される一つのダイアタッチング剤と、
前記チップの前記第一ボンディングパッド群と前記半導体パッケージの基板の前記第二組フィンガー群との電気接続に用いられる複数の第一ボンディングワイヤと、
前記チップの前記第二ボンディングパッド群と前記半導体パッケージの基板の前記第三組フィンガー群との電気接続に用いられる複数の第二ボンディングワイヤと、
を備えることを特徴とする半導体パッケージ。 - 表面を有する一つの基板本体と、
前記基板本体の前記表面に設置される複数の第一組フィンガーと、
前記基板本体の前記表面に設置される複数の第二組フィンガーと、
前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
を備える半導体パッケージの基板と、
前記半導体パッケージの基板上に設置されて前記第一組フィンガー群と前記第三組フィンガー群との間に位置し、かつ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する一つのチップと、
前記チップの背面を前記半導体パッケージの基板の前記はんだマスク層に接着し、前記第一開口に充填されない一つのダイアタッチング剤と、
前記チップの前記第一ボンディングパッド群と前記半導体パッケージの基板の前記第一組フィンガー群との電気接続に用いられる複数の第一ボンディングワイヤと、
前記チップの前記第二ボンディングパッド群と前記半導体パッケージの基板の前記第三組フィンガー群との電気接続に用いられる複数の第二ボンディングワイヤと、
を備えることを特徴とする半導体パッケージ。 - 更に一つのダミチップを有し、前記ダミチップは前記半導体パッケージの基板上に設置されて前記第一組フィンガー群と前記第二組フィンガー群との間に位置して封止体に密封されることを特徴とする請求項10に記載の半導体パッケージ。
- 表面を有する一つの基板本体と、
前記基板本体の前記表面に設置される複数のフィンガーと、
前記基板本体の前記表面に形成され、前記フィンガー群を露出するため一つの中央開口と少なくとも一つの周辺開口を有する一つのはんだマスク層と、
前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記中央開口に接続して前記基板本体の前記表面の側辺に伸びるが、前記周辺開口に連結しない複数の排気溝部と、
を備える半導体パッケージの基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177856A JP4755225B2 (ja) | 2008-07-08 | 2008-07-08 | 半導体パッケージの基板およびそれを用いた半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177856A JP4755225B2 (ja) | 2008-07-08 | 2008-07-08 | 半導体パッケージの基板およびそれを用いた半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021185A true JP2010021185A (ja) | 2010-01-28 |
JP4755225B2 JP4755225B2 (ja) | 2011-08-24 |
Family
ID=41705828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177856A Expired - Fee Related JP4755225B2 (ja) | 2008-07-08 | 2008-07-08 | 半導体パッケージの基板およびそれを用いた半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755225B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018126336A1 (zh) * | 2017-01-03 | 2018-07-12 | 深圳市汇顶科技股份有限公司 | 一种封装芯片的基板结构 |
JP2020136431A (ja) * | 2019-02-18 | 2020-08-31 | 株式会社東芝 | 半導体デバイスの製造方法および半導体デバイス |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
-
2008
- 2008-07-08 JP JP2008177856A patent/JP4755225B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018126336A1 (zh) * | 2017-01-03 | 2018-07-12 | 深圳市汇顶科技股份有限公司 | 一种封装芯片的基板结构 |
JP2020136431A (ja) * | 2019-02-18 | 2020-08-31 | 株式会社東芝 | 半導体デバイスの製造方法および半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP4755225B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105990309B (zh) | 封装基板及应用其的封装结构 | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
JP2006287235A (ja) | 積層されたダイのパッケージ | |
CN102456648B (zh) | 封装基板的制法 | |
JP4291209B2 (ja) | 半導体装置の製造方法 | |
US20070284715A1 (en) | System-in-package device | |
JP2010238979A (ja) | 半導体装置およびその製造方法 | |
US10304767B2 (en) | Semiconductor device | |
US20060103021A1 (en) | BGA package having substrate with exhaust hole | |
JP4755225B2 (ja) | 半導体パッケージの基板およびそれを用いた半導体パッケージ | |
US20100019373A1 (en) | Universal substrate for semiconductor packages and the packages | |
JP2008085002A (ja) | 半導体装置およびその製造方法 | |
US10553558B2 (en) | Semiconductor device | |
KR100631403B1 (ko) | 방열판을 장착한 반도체 패키지 및 그 제조 방법 | |
JP2014165491A (ja) | 基板ストリップ | |
TW201417231A (zh) | 封裝基板及晶片封裝構件 | |
JP5149688B2 (ja) | 半導体パッケージ | |
TWI505422B (zh) | 分散晶片角隅應力之窗口型球格陣列封裝構造 | |
US8058725B2 (en) | Package structure and package substrate thereof | |
KR100533761B1 (ko) | 반도체패키지 | |
JP2001267452A (ja) | 半導体装置 | |
JP2012094731A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005209899A (ja) | 中継部材、及び中継部材を用いたマルチチップパッケージ | |
TWI362090B (en) | Universal substrate for semiconductor packages and the package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110421 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110421 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |