JP2001085848A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2001085848A
JP2001085848A JP26432599A JP26432599A JP2001085848A JP 2001085848 A JP2001085848 A JP 2001085848A JP 26432599 A JP26432599 A JP 26432599A JP 26432599 A JP26432599 A JP 26432599A JP 2001085848 A JP2001085848 A JP 2001085848A
Authority
JP
Japan
Prior art keywords
wiring
layer
parallel
group
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26432599A
Other languages
English (en)
Inventor
Masaru Nomoto
勝 野本
Shigeto Takeda
茂人 武田
Masaki Ikuji
正樹 生地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26432599A priority Critical patent/JP2001085848A/ja
Publication of JP2001085848A publication Critical patent/JP2001085848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 平行配線群を有する多層配線基板では、広面
積の接地導体層によって信号配線のインピーダンスを変
化させずにEMIノイズの対策を施すことが困難であっ
た。 【解決手段】 信号配線S1を含む第1の平行配線群L
1を有する第1の絶縁層I1上に、第1の平行配線群L
1と直交する、信号配線S2を含む第2の平行配線群L
2を有する第2の絶縁層I2を積層し、第1および第2
の平行配線群L1・L2を貫通導体群で電気的に接続し
て成る積層配線体を具備するとともに、この上に平行配
線群L2に対向する接地導体層GLを有する第3の絶縁
層I3を積層して成り、かつ接地導体層GLと対向する
第2の平行配線群L2の配線層の厚みt2を対向してい
ない第1の平行配線群L1の配線層の厚みt1より小さ
くした多層配線基板である。信号配線のインピーダンス
のミスマッチングを引き起こすことなくEMIノイズの
対策が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
【0002】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。
【0006】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の平行配線群を有する多層配線基板についても、搭載
される半導体素子等の電子部品の高周波化に伴い、EM
I(電磁的干渉)ノイズが問題とされるようになってい
る。このEMIノイズとは、各種電子機器から不要な電
磁波が放射されることにより、この電磁波が電子機器内
もしくは周辺の他の電子機器の電子回路に対して侵入し
て電磁的な干渉を生じ、これが電子回路にノイズとして
影響を与えるものであり、電子機器が誤動作を引き起こ
す原因となるものである。
【0008】このEMIノイズの対策としては、通常は
次のような3つのレベルでの対策が考えられる。第1に
電子機器等のシステムレベルでは、電子機器を構成する
筐体の内側等に電波吸収剤をコーティングする等の方法
により、電磁波を遮断するといった対策がある。第2に
電子回路が構成されるボードレベルでは、電子回路中に
EMIフィルタやコンデンサ等のEMI対策部品を使用
するといった対策がある。第3に半導体素子等の電子部
品を搭載もしくは収容する多層配線基板やパッケージ等
のパッケージレベルでは、内部の配線層をベタパターン
といわれる広面積の接地導体層で覆ってEMIノイズを
シールドするといった対策がある。
【0009】特に、近年はMPU(Microprocessing Un
it)に代表される半導体集積回路の高周波化が進み、数
GHzで動作する半導体素子が実現されつつある。その
一方で、半導体素子の高周波化や高密度化に伴い、EM
Iノイズの増加が懸念されている。これは、MPU等の
デジタルデバイスでは数GHzの立ち上がりを持つ信号
にその基本周波数の数倍から十数倍の高調波成分が含ま
れているからであり、EMIノイズの主な要因の一つは
この高調波成分が電磁波として放射される現象によるか
らである。
【0010】このような高調波成分の放射を防ぐ対策と
しては、ベタパターン状の広面積の接地導体層で配線層
の上下を完全に覆ってシールドすることが考えられる。
【0011】しかしながら、上記のような積層した平行
配線群から成る従来の多層配線基板においては、配線層
の配線方向は互いに直交するいわゆるX方向とY方向と
で構成されることから、広面積の接地導体層が存在しな
いため、パッケージレベルでのEMI対策が施されてい
ないという問題点があった。そのため、周辺の電子機器
からの不要な電磁波ノイズが侵入して半導体素子等の誤
動作を引き起こしたり、あるいは配線から不要な電磁波
ノイズを放射して周辺の電子機器等に悪影響を与えてし
まうことがあるという問題点があった。
【0012】また、EMIノイズの対策として平行配線
群の上下に広面積の接地導体層を配置した場合には、絶
縁層を介してこの接地導体層と対向する信号配線が接地
導体層との間に容量成分を持つため、信号配線間でのイ
ンピーダンスマッチング(例えば50Ω)を考慮して配設
された信号配線のインピーダンスが所期の値よりも小さ
な値となってしまい、接地導体層と対向する信号配線と
他の配線層の信号配線との間でインピーダンスのミスマ
ッチングが生じてノイズ発生や高周波信号の伝送損失の
発生・搭載される半導体素子等の電子部品の誤動作の発
生などの原因となるという問題点があった。
【0013】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、交互に積層された平行配線群で配
線間のクロストークノイズを低減させることができると
ともに、電気特性を劣化させることなくEMIノイズに
対する対策を施した、高速で作動する半導体素子等の電
子部品を搭載する電子回路基板やパッケージ等に好適な
多層配線基板を提供することにある。
【0014】
【課題を解決するための手段】本発明の多層配線基板
は、信号配線を含む第1の平行配線群を有する第1の絶
縁層上に、前記第1の平行配線群と直交する、信号配線
を含む第2の平行配線群を有する第2の絶縁層を積層
し、前記第1および第2の平行配線群を貫通導体群で電
気的に接続して成る積層配線体を具備するとともに、こ
の積層配線体の上および/または下に前記平行配線群に
対向する接地導体層を有する第3の絶縁層を積層して成
り、かつ前記接地導体層と対向する前記第1または第2
の平行配線群の配線層の厚みを対向していない前記第1
または第2の平行配線群の配線層の厚みより小さくした
ことを特徴とするものである。
【0015】また、本発明の多層配線基板は、上記構成
において、前記接地導体層と対向する前記第1または第
2の平行配線群の配線層の厚みを対向していない前記第
1または第2の平行配線群の配線層の厚みの0.25〜0.8
倍としたことを特徴とするものである。
【0016】さらに、本発明の多層配線基板は、上記各
構成において、前記第1および第2の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とするものであ
る。
【0017】本発明の多層回路基板によれば、信号配線
を含む平行配線群を互いに直交配置して貫通導体群で接
続して成る積層配線体の上および/または下に平行配線
群に対向する接地導体層を有する第3の絶縁層を積層し
て成り、かつ接地導体層に対向する第1または第2の平
行配線群の配線層の厚みを対向していない第1または第
2の平行配線群の配線層の厚みより小さくしたことか
ら、積層配線体における第1の平行配線群と第2の平行
配線群とがそれぞれ直交しているため、各平行配線群間
におけるクロストークノイズを減少させて最小とするこ
とができる。また、接地導体層に対向する平行配線群中
の信号配線が接地導体層との間に余分な容量成分を持つ
ことがないため、信号配線のインピーダンスのミスマッ
チングが発生することがない。さらに、接地導体層は平
行配線群と対向してこれらを覆うように積層したもので
あることから、EMIノイズに対して十分なシールド効
果を有する接地導体層として機能させることができる。
【0018】また、接地導体層と対向する第1または第
2の平行配線群の配線層の厚みを対向していない第1ま
たは第2の平行配線群の配線層の厚みの0.25〜0.8 倍と
した場合には、信号配線に容量成分が発生することによ
る悪影響を実用上問題ない程度に抑えることができると
ともに、信号配線に対するインピーダンスのミスマッチ
ングを高周波信号の伝送特性に悪影響を与えることのな
い範囲に抑えることができ、しかも接地導体層によるE
MIノイズのシールド効果を高めつつ多層配線基板の不
必要な大型化を防止して高集積化・高密度化にも対応す
ることができるものとなる。
【0019】これにより、本発明の多層配線基板によれ
ば、積層配線体により配線間のクロストークノイズを低
減させることができるとともに、所定の位置に接地導体
層を配置してそれと対向する平行配線群の配線層の厚み
を対向していない平行配線群の配線層の厚みより小さく
したことにより、電気特性を劣化させることなくEMI
ノイズに対する対策を施すことができ、高速で作動する
半導体素子等の電子部品を誤動作させることなく正確か
つ安定に動作させることができる。
【0020】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
【0021】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の、
(c)は接地導体層(第3の絶縁層)の平面図をそれぞ
れ示している。また、図2はこれらを積層して成る積層
配線体を含む本発明の多層配線基板の実施の形態の一例
を示す、図1のA−A’線に対応する要部断面図であ
り、図3は同じく図1のB−B’線に対応する要部断面
図である。
【0022】これらの図において、I1〜I3はそれぞ
れ第1〜第3の絶縁層であり、L1およびL2はそれぞ
れ第1および第2の絶縁層I1・I2の上面に略平行に
配設された第1および第2の平行配線群、GLはこの例
では第3の絶縁層I3を介して第2の平行配線群L2の
上に配置された接地導体層である。なお、第1の平行配
線群L1と第2の平行配線群L2とは所定の箇所で貫通
導体群(図示せず)により電気的に接続されて多層回路
を構成している。これらにより本発明の多層配線基板に
係る積層配線体が構成されている。また、I4は接地導
体層GLの上に積層され、多層配線基板の表面層となる
第4の絶縁層である。
【0023】P1・P2はそれぞれ第1・第2の平行配
線群L1・L2中の電源配線、G1・G2はそれぞれ第
1・第2の平行配線群L1・L2中の接地配線、S1・
S2はそれぞれ第1・第2の平行配線群L1・L2中の
信号配線を示している。
【0024】なお、同じ平面に配設された複数の信号配
線S1・S2はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1・
P2はそれぞれ異なる電源を供給するものとしてもよい
ことは言うまでもない。
【0025】このような多層配線基板には、例えばその
表面にMPU(Micro Processing Unit )・ASIC
(Application Specific Integrated Circuit )・DS
P(Digital Signal Processor)のような半導体素子等
の電子部品が搭載される。これらの電子部品は、例えば
いわゆるバンプ電極によりこの多層配線基板の表面に実
装されて、あるいは接着剤・ろう材等により搭載部に取
着されるとともにボンディングワイヤ等を介して、接地
導体層GLとは電気的に絶縁された貫通導体等により例
えば第2の平行配線群L2と電気的に接続される。な
お、外部電気回路との接続部ならびに搭載される半導体
素子等の電子部品との接続部は図示していない。
【0026】この例で多層配線基板の表面層となる第4
の絶縁層I4は必要に応じて形成されるものであり、例
えば接地導体層GLが第3の絶縁層I3中に配設される
場合などには必ずしも形成する必要はない。
【0027】また、この例では第1・第2の平行配線群
L1・L2は、信号配線S1・S2に電源配線P1・P
2または接地配線G1・G2がそれぞれ隣接するように
配設されている。これにより、同じ絶縁層I1・I2上
の信号配線S1・S2間を電磁的に遮断して、同じ平面
上の左右の信号配線S1・S2間のクロストークノイズ
を良好に低減することができる。さらに、信号配線S1
・S2に必ず電源配線P1・P2または接地配線G1・
G2を隣接させることで、同じ平面上の電源配線P1・
P2と信号配線S1・S2および接地配線G1・G2と
信号配線S1・S2との相互作用が最大となり、電源配
線P1・P2および接地配線G1・G2のインダクタン
スを減少させることができる。このインダクタンスの減
少により、電源ノイズおよび接地ノイズを効果的に低減
することができる。
【0028】貫通導体群は、各絶縁層I1・I2等を貫
通して上下の配線同士あるいは配線と半導体素子または
多層配線基板の表面に取着された外部接続端子等とを電
気的に接続するものであり、通常はスルーホール導体や
ビア導体等が用いられ、接続に必要な箇所に形成され
る。
【0029】本発明の多層配線基板の積層配線体におい
ては、信号配線S1を含む第1の平行配線群L1は第1
の方向に略平行に配線され、この上に積層される同じく
信号配線S2を含む第2の平行配線群L2は第1の方向
と直交する第2の方向に略平行に配設されており、これ
らの各配線が第2の絶縁層I2を貫通する貫通導体群で
電気的に接続されて、積層配線体を構成している。
【0030】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが直交するよう
に積層されていることから、それら平行配線群L1・L
2の配線間におけるクロストークノイズを減少させて最
小とすることができる。
【0031】また、この積層配線体の上には、第3の絶
縁層I3を間に挟んで第2の平行配線群L2に対向する
接地導体層GLが積層配置されている。この接地絶縁層
GLは、多層配線基板の仕様に応じて同様の積層配線体
を積層して多層化した積層配線体の下に配置してもよ
く、その上下に配置してもよい。
【0032】そして、本発明の多層配線基板によれば、
図2および図3に示すように、接地導体層GLに対向す
る第1または第2の平行配線群L1・L2の配線層の厚
みt2を、接地導体層GLに対向していない第1または
第2の平行配線群L1・L2の配線層の厚みt1より小
さく(t2<t1)している。この例では、接地導体層
GLに対向している第2の平行配線群L2の配線層の厚
みt2を接地導体層GLに対向していない第1の平行配
線群L1の配線層の厚みt2よりも小さくすることによ
り上記のように設定している。これにより接地導体層G
Lと第2の平行配線群L2の特に信号配線S2との間の
不要な結合を、同じ積層体内において上下に位置する第
1および第2の平行配線群L1・L2間における結合と
同程度にまで低減させることができ、信号配線S2が余
分な容量成分を持つことを抑制して、信号配線S2のイ
ンピーダンスのミスマッチングの発生を十分に低減させ
ることができる。
【0033】本発明の多層配線基板においてこのように
接地導体層GLと対向する第1または第2の平行配線群
L1・L2の配線層の厚みt2を、接地導体層GLと対
向していない第1または第2の平行配線群L1・L2の
配線層の厚みt1より小さく(t2<t1)する場合、
厚みt2は厚みt1より0.25〜0.8 倍の範囲内とすると
よく、より好ましくは0.4 〜0.8 倍の範囲内とするとよ
い。このように設定することにより、上記の作用効果を
有しつつ抵抗値の上昇を防ぐことができる。厚みt2が
厚みt1の0.25倍未満の場合には、信号配線S1・S2
の抵抗値が大きくなる傾向がある。また、厚みt2が厚
みt1の0.8 倍を超えると、信号配線S1・S2が余分
な容量成分を持つこととなる傾向がある。
【0034】例えば、各絶縁層I1〜I3に比誘電率が
約10の同じ誘電体材料を用いて、絶縁層の厚み100 μ
m、配線幅100 μm、基本となる配線厚み15μm、配線
間の間隔100 μmとし、接地導体層GLと対向する配線
層の厚みt2を5μmとした場合、高周波の電気特性上
で問題となるEMIノイズが積層配線体に侵入し、ある
いは積層配線体から放射することがなく、EMIノイズ
に対して十分なシールド効果を有する接地導体層として
機能させることができるとともに、接地導体層GLと対
向する第2の平行配線群L2の信号配線S2の特性イン
ピーダンスZ0 を第1の平行配線群L1の信号配線S1
の特性インピーダンスZ0 とマッチングさせることがで
きる。
【0035】なお、以上の構成は、図2および図3にお
いて第1の平行配線群L1の下方にも接地導体層を積層
する場合や、第1の平行配線群L1より下方の配線層と
して同様の平行配線群を用いてその下方にも接地導体層
を積層する場合に、これらについても適用することがで
きる。
【0036】本発明の多層配線基板においては、接地導
体層と対向しない側の積層配線体の上下には、種々の配
線構造の多層配線部を積層して多層配線基板を構成する
ことができる。例えば、積層配線体と同様に平行配線群
を直交させて積層した構成の配線構造、あるいはストリ
ップ線路構造の配線構造、その他、マイクロストリップ
線路構造・コプレーナ線路構造等を多層配線基板に要求
される仕様等に応じて適宜選択して用いることができ
る。
【0037】また例えば、ポリイミド絶縁層と銅蒸着に
よる導体層といったものを積層して電子回路を構成して
もよい。また、チップ抵抗・薄膜抵抗・コイルインダク
タ・クロスコンデンサ・チップコンデンサ・電解コンデ
ンサといったものを取着して半導体素子収納用パッケー
ジを構成してもよい。
【0038】また、第1〜第3の絶縁層I1〜I3を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・多
角形状等の形状であってもよい。
【0039】なお、第1および第2の平行配線群L1・
L2は、第1および第2の絶縁層I1・I2の表面に形
成するものに限られず、それぞれの絶縁層I1・I2の
内部に形成したものであってもよい。
【0040】また、図2に示す例に対して、接地導体層
GLを第3の絶縁層I3の内部に形成した場合には、第
4の絶縁層I4は必ずしも必要ではない。また、接地導
体層GLは第3の絶縁層I3の表面に形成して多層配線
基板の表面に露出させるようにしてもよい。
【0041】本発明の多層配線基板において、第1〜第
3の絶縁層I1〜I3および第4の絶縁層I4の各絶縁
層は、例えばセラミックグリーンシート積層法によっ
て、酸化アルミニウム質焼結体や窒化アルミニウム質焼
結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト
質焼結体・ガラスセラミックス等の無機絶縁材料を使用
して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂
・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁
材料を使用して、あるいはセラミックス粉末等の無機絶
縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して
成る複合絶縁材料などの電気絶縁材料を使用して形成さ
れる。
【0042】これら絶縁層は、例えば酸化アルミニウム
質焼結体から成る場合であれば、酸化アルミニウム・酸
化珪素・酸化カルシウム・酸化マグネシウム等の原料粉
末に適当な有機バインダ・溶剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
を採用してシート状となすことによってセラミックグリ
ーンシートを得て、しかる後、これらのセラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに各平行
配線群および各貫通導体群ならびに導体層となる金属ペ
ーストを所定のパターンに印刷塗布して上下に積層し、
最後にこの積層体を還元雰囲気中、約1600℃の温度で焼
成することによって製作される。
【0043】これら絶縁層の厚みとしては、使用する材
料の特性に応じて、要求される仕様に対応する機械的強
度や電気的特性・貫通導体群の形成の容易さ等の条件を
満たすように適宜設定される。
【0044】また、第1および第2の平行配線群L1・
L2やその他の配線層および接地導体層GLならびに貫
通導体群等は、例えばタングステンやモリブデン・モリ
ブデン−マンガン・銅・銀・銀−パラジウム等の金属粉
末メタライズ、あるいは銅・銀・ニッケル・クロム・チ
タン・金・ニオブやそれらの合金等の金属材料の薄膜な
どから成る。
【0045】例えば、タングステンの金属粉末メタライ
ズから成る場合であれば、タングステン粉末に適当な有
機バインダ・溶剤等を添加混合して得た金属ペーストを
絶縁層となるセラミックグリーンシートに所定のパター
ンに印刷塗布し、これをセラミックグリーンシートの積
層体とともに焼成することによって、各絶縁層の上面に
配設される。
【0046】また,金属材料の薄膜から成る場合であれ
ば、例えばスパッタリング法・真空蒸着法またはメッキ
法により金属層を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成される。第1および第2
の平行配線群L1・L2の各配線の幅および配線間の間
隔は、使用する材料の特性に応じて、要求される仕様に
対応する電気的特性や絶縁層I1・I2への配設の容易
さ等の条件を満たすように適宜設定される。
【0047】なお、各平行配線群L1・L2や接地導体
層GLの厚みは1〜20μm程度として、上記の配線層の
厚みt1・t2についての条件を満たすように設定する
ことが好ましい。この厚みが1μm未満となると配線の
抵抗が大きくなるため、配線群による半導体素子への良
好な電源供給や安定したグランドの確保・良好な信号の
伝搬が困難となる傾向が見られる。他方、20μmを超え
るとその上に積層される絶縁層による被覆が不十分とな
って絶縁不良となる場合がある。
【0048】貫通導体群の各貫通導体は、横断面形状が
円形のものの他にも楕円形や正方形・長方形等の矩形、
その他の異形状のものを用いてもよい。その位置や大き
さは、使用する材料の特性に応じて、要求される仕様に
対応する電気的特性や絶縁層への形成・配設の容易さ等
の条件を満たすように適宜設定される。
【0049】例えば、絶縁層に酸化アルミニウム質焼結
体を用い、平行配線群にタングステンの金属メタライズ
を用いた場合であれば、絶縁層の厚みを200 μmとし、
配線の線幅を100 μm、配線間の間隔を150 μm、貫通
導体の大きさを100 μmとすることによって、信号配線
のインピーダンスを50Ωとし、上下の平行配線群間を高
周波信号の反射を抑えつつ電気的に接続することができ
る。
【0050】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、上述の実施例では本発明を半導体素子を搭載する多
層配線基板として説明したが、これを半導体素子を収容
する半導体素子収納用パッケージに適用するものとして
もよい。あるいは、放熱を考慮した窒化アルミニウム質
焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラ
スセラミックス質焼結体を用いたものとしてもよい。
【0051】
【発明の効果】本発明の多層配線基板によれば、信号配
線を含む平行配線群を互いに直交配置して貫通導体群で
接続して成る積層配線体の上および/または下に平行配
線群に対向する広面積の接地導体層を有する第3の絶縁
層を積層して成り、かつ接地導体層と対向する第1また
は第2の平行配線群の配線層の厚みを対向していない第
1または第2の平行配線群の配線層の厚みより小さくし
たことから、積層配線体における第1の平行配線群と第
2の平行配線群とがそれぞれ直交しているため、各平行
配線群間におけるクロストークノイズを減少させて最小
とすることができる。また、平行配線群中の信号配線が
接地導体層との間に余分な容量成分を持つことがないた
め、信号配線のインピーダンスのミスマッチングが発生
することがない。さらに、接地導体層は平行配線群と対
向してこれらを覆うように積層したものであることか
ら、EMIノイズに対して十分なシールド効果を有する
接地導体層として機能させることができる。
【0052】また、接地導体層と対向する第1または第
2の平行配線群の配線層の厚みを対向していない第1ま
たは第2の平行配線群の配線層の厚みの0.25〜0.8 倍と
した場合には、信号配線に容量成分が発生することによ
る悪影響を実用上問題ない程度に抑えることができると
ともに、信号配線に対するインピーダンスのミスマッチ
ングを高周波信号の伝送特性に悪影響を与えることのな
い範囲に抑えることができ、しかも接地導体層によるE
MIノイズのシールド効果を高めつつ多層配線基板の不
必要な大型化を防止して高集積化・高密度化にも対応す
ることができるものとなる。
【0053】以上のように、本発明によれば、積層配線
体において交互に積層された平行配線群でもって配線間
のクロストークノイズを低減させることができるととも
に、所定の位置に接地導体層を配置してそれと対向する
平行配線群の配線層の厚みを対向していない平行配線群
の配線層の厚みより小さくしたことにより、電気特性を
劣化させることなくEMIノイズに対する対策を施すこ
とができ、高速で作動する半導体素子等の電子部品を誤
動作させることなく正確かつ安定に動作させることがで
きる、電子回路基板や半導体素子収納用パッケージ等に
好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図1】(a)〜(c)は、それぞれ本発明の多層配線
基板に係る積層配線体の実施の形態の一例を示す第1の
絶縁層、第2の絶縁層および接地導体層(第3の絶縁
層)の平面図である。
【図2】図1に示す積層配線体を含む本発明の多層配線
基板の実施の形態の一例を示す、図1のA−A’線に対
応する要部断面図である。
【図3】図1に示す積層配線体を含む本発明の多層配線
基板の実施の形態の一例を示す、図1のB−B’線に対
応する要部断面図である。
【符号の説明】
I1〜I4・・・・絶縁層 L1、L2・・・・平行配線群 P1、P2・・・・電源配線 G1、G2・・・・接地配線 S1、S2・・・・信号配線 GL・・・・・・・接地導体層 t1・・・・・・・接地導体層と対向していない第1の
平行配線群の配線層の厚み t2・・・・・・・接地導体層と対向している第2の平
行配線群の配線層の厚み
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E321 AA31 BB25 GG09 5E346 BB01 BB06 BB15 EE14 FF21 GG09 GG19 GG28 HH02 HH03 5J014 AA01

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号配線を含む第1の平行配線群を有す
    る第1の絶縁層上に、前記第1の平行配線群と直交す
    る、信号配線を含む第2の平行配線群を有する第2の絶
    縁層を積層し、前記第1および第2の平行配線群を貫通
    導体群で電気的に接続して成る積層配線体を具備すると
    ともに、該積層配線体の上または下に前記平行配線群に
    対向する接地導体層を有する第3の絶縁層を積層して成
    り、かつ前記接地導体層と対向する前記第1または第2
    の平行配線群の配線層の厚みを対向していない前記第1
    または第2の平行配線群の配線層の厚みより小さくした
    ことを特徴とする多層配線基板。
  2. 【請求項2】 前記接地導体層と対向する前記第1また
    は第2の平行配線群の配線層の厚みを対向していない前
    記第1または第2の平行配線群の配線層の厚みの0.2
    5〜0.8倍としたことを特徴とする請求項1記載の多
    層配線基板。
  3. 【請求項3】 前記第1および第2の平行配線群は、そ
    れぞれ複数の信号配線と、各信号配線に隣接する電源配
    線または接地配線とを有することを特徴とする請求項1
    または請求項2記載の多層配線基板。
JP26432599A 1999-09-17 1999-09-17 多層配線基板 Pending JP2001085848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26432599A JP2001085848A (ja) 1999-09-17 1999-09-17 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26432599A JP2001085848A (ja) 1999-09-17 1999-09-17 多層配線基板

Publications (1)

Publication Number Publication Date
JP2001085848A true JP2001085848A (ja) 2001-03-30

Family

ID=17401627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26432599A Pending JP2001085848A (ja) 1999-09-17 1999-09-17 多層配線基板

Country Status (1)

Country Link
JP (1) JP2001085848A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120204141A1 (en) * 2009-10-12 2012-08-09 International Business Machines Corporation Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120204141A1 (en) * 2009-10-12 2012-08-09 International Business Machines Corporation Noise Coupling Reduction and Impedance Discontinuity Control in High-Speed Ceramic Modules
US8288657B2 (en) 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US8645889B2 (en) * 2009-10-12 2014-02-04 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules

Similar Documents

Publication Publication Date Title
JP3878795B2 (ja) 多層配線基板
JP3935638B2 (ja) 多層配線基板
JP3798978B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JP3792472B2 (ja) 多層配線基板
JP3798919B2 (ja) 多層配線基板
JP2001077541A (ja) 多層配線基板
JP2001085848A (ja) 多層配線基板
JP2001077542A (ja) 多層配線基板
JP2001085849A (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP3754865B2 (ja) 多層配線基板
JP2005108893A (ja) 配線基板
JP3940537B2 (ja) 多層配線基板
JP3754863B2 (ja) 多層配線基板
JP2001127385A (ja) 多層配線基板
JP3754864B2 (ja) 多層配線基板
JP3784244B2 (ja) 多層配線基板
JP2006093325A (ja) 配線基板
JP2001127386A (ja) 多層配線基板
JP3754866B2 (ja) 多層配線基板
JP3752409B2 (ja) 多層配線基板
JP2001007518A (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP2001127204A (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307