JP2005108893A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2005108893A
JP2005108893A JP2003336309A JP2003336309A JP2005108893A JP 2005108893 A JP2005108893 A JP 2005108893A JP 2003336309 A JP2003336309 A JP 2003336309A JP 2003336309 A JP2003336309 A JP 2003336309A JP 2005108893 A JP2005108893 A JP 2005108893A
Authority
JP
Japan
Prior art keywords
conductor
differential
ground
wiring board
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003336309A
Other languages
English (en)
Other versions
JP4373752B2 (ja
Inventor
Koki Kawabata
幸喜 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003336309A priority Critical patent/JP4373752B2/ja
Publication of JP2005108893A publication Critical patent/JP2005108893A/ja
Application granted granted Critical
Publication of JP4373752B2 publication Critical patent/JP4373752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 差動伝送線路と差動貫通導体との接続における特性インピーダンス不整合から生じる高周波信号の反射損失を非常に小さなものに抑制することができ、その結果、半導体素子の作動性を良好なものとできる配線基板を提供すること。
【解決手段】 配線基板1は、絶縁基板2に、互いに平行に形成された一対の貫通導体から成る差動貫通導体9と、差動貫通導体9を同心円状に取り囲むように形成された複数の接地貫通導体10と、接地貫通導体10に沿って差動貫通導体9を同心円状に取り囲む開口部12が形成された接地導体層4bとが設けられており、接地導体層4bは、開口部12の開口縁が接地貫通導体10の中心を通るようにして形成されている。
【選択図】 図2

Description

本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するのに好適な、差動伝送線路を有する配線基板に関するものである。
従来、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、従来の配線基板の例の断面図である図4および図4の配線基板に形成された差動貫通導体の周囲の開口部周辺の要部拡大平面図である図5に示すように、高速な高周波信号を正確かつ効率よく伝播させるために、差動伝送線路48と外部入出力用電極411との接続には差動貫通導体49を用いている。差動伝送線路48に接続される差動貫通導体49は、一対の信号貫通導体59(59a,59b)から構成され、その周囲を接地貫通導体510で同心円状に取り囲むことによって擬似同軸構造を形成している。この差動貫通導体49の特性インピーダンスは、差動貫通導体49に接続される差動伝送線路48の特性インピーダンスと一致するように、配線基板42の絶縁層42a〜42fの材料や、差動貫通導体49および接地導体510の直径を変更したり、更にこれらの相対位置を互いに変更することによって決定されている。
なお、図4において、41は配線基板、43は信号配線群、44(44a,44b,44c)は接地導体層、45は半導体素子、46は導体バンプ、47は電極パッド、410は接地貫通導体である。また、図5において、52dは絶縁層、54bは接地導体層、512は接地導体層54bに形成された開口部である。
特開2001−53397号公報 特開2000−138433号公報
しかしながら、従来の配線基板41においては、差動伝送線路48と外部入出力電極411との接続に用いられる差動貫通導体49が接地導体層54bに設けられた開口部512を貫通する際に、差動貫通導体49と接地導体層54bとの間に電気的な容量成分が生じることから、接地導体層54b付近の差動貫通導体49の特性インピーダンスが低くなっていた。その結果、差動貫通導体49自体あるいは差動伝送線路48と差動貫通導体49との接続において特性インピーダンスの不整合が起こり、高周波信号の反射損失が大きくなって高周波信号の伝送性が劣化し、半導体素子45の作動性が損なわれるという問題点を有していた。
本発明は上記問題点に鑑み完成されたものであり、その目的は、差動伝送線と外部入出力電極とを接続する差動貫通導体を有する配線基板において、差動伝送線路部と差動貫通導体との接続における特性インピーダンス不整合から生じる高周波信号の反射損失を非常に小さなものに抑制することができ、その結果、半導体素子の作動性を良好なものとできる配線基板を提供することにある。
本発明の配線基板は、絶縁基板に、互いに平行に形成された一対の貫通導体から成る差動貫通導体と、該差動貫通導体を同心円状に取り囲むように形成された複数の接地貫通導体と、該接地貫通導体に沿って前記差動貫通導体を同心円状に取り囲む開口部が形成された接地導体層とが設けられており、該接地導体層は、前記開口部の開口縁が前記接地貫通導体の中心を通るようにして形成されていることを特徴とするものである。
本発明の配線基板は、上記構成において好ましくは、前記差動貫通導体と前記接地貫通導体との間隔は、前記差動貫通導体から成る伝送路の特性インピーダンスが前記差動貫通導体に接続される差動伝送線路の特性インピーダンスと同じとなるように設定されていることを特徴とするものである。
本発明の配線基板は、互いに平行に形成された一対の貫通導体から成る差動貫通導体と、差動貫通導体を同心円状上に取り囲むように形成された複数の接地貫通導体と、接地貫通導体に沿って差動貫通導体を同心円状に取り囲む開口部が形成された接地導体層とが設けられており、接地導体層は、開口部の開口縁が接地貫通導体の中心を通るようにして形成されていることから、接地導体層の開口部を介して差動貫通導体と接地導体層との間に発生する容量成分を減少させることができるとともに、接地導体層と接地貫通導体とが接していることから接地貫通導体がより安定した接地導体として作用する。これにより、特性インピーダンスの不連続性が抑えられるので、差動貫通導体と差動伝送線路部との接続における特性インピーダンスの不整合による高周波信号の反射損失を抑えることが可能となる。
本発明の配線基板は、好ましくは、差動貫通導体と接地貫通導体との間隔は、差動貫通導体から成る伝送路の特性インピーダンスが差動貫通導体に接続される差動伝送線路の特性インピーダンスと同じとなるように設定されていることから、差動貫通導体に接続される差動伝送線路と差動貫通導体との間の特性インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度にきわめて小さく抑えることが可能となる。
これらのことにより、本発明の配線基板によれば、差動貫通導体自体および差動伝送線路と差動貫通導体との間の高周波信号の反射損失を極めて小さなものとすることができるので、本発明の配線基板に搭載される半導体素子の高周波領域における作動性を非常に良好なものとすることができる。
本発明の配線基板について以下に図面を参照しつつ詳細に説明する。図1は本発明の配線基板の実施の形態の一例を示す断面図であり、図2は図1の配線基板における差動貫通導体9の周辺部の要部拡大平面図である。
本発明の配線基板1においては、絶縁基板2を構成する絶縁層2a〜2fは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層2c上には信号配線群3が形成され、絶縁層2b,2d上には信号配線群3に対向させて広面積の接地導体層4a,4bが形成されており、信号配線群3の各信号配線はストリップ線路構造を有している。接地導体層4a,4bは、配線基板1の仕様に応じて入れ換えて配置されることもある。
また、信号配線群3の各信号配線の配線幅および信号配線群3と接地導体層4a,4bとの間に介在する絶縁層2b,2cの厚みを適宜設定することで、信号配線群3の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群3を形成することが可能となる。信号配線群3の特性インピーダンスは一般的には50Ωに設定される。
なお、信号配線群3に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
図1の例では、配線基板1の上面には高速で動作するIC,LSI等の半導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子5が搭載され、錫−鉛(Sn−Pb)合金等の半田や金(Au)等から成る導体バンプ6および半導体素子5を接続するための電極パッド7を介して差動伝送線路8に電気的に接続されている。また、配線基板1の下面には、半導体素子5に信号の入出力および電源供給を行なうための外部接続用電極11が形成されている。
また、差動伝送線路8は、絶縁層2cの上面に接地導体層4a,4bとの間に形成されたストリップ構造の一対の信号線路から成り、外部と信号の入出力を行なうために差動貫通導体9を介して外部接続用電極11に電気的に接続され、また、差動貫通導体9、電極パッド7および錫−鉛(Sn−Pb)合金等の半田や金(Au)等から成る導体バンプ6を介して半導体素子5の電極に電気的に接続されている。
本発明の差動貫通導体9について、図2を用いて詳細に説明する。差動貫通導体9は互いに平行に形成された一対の信号貫通導体9a,9bから構成され、開口部12によって接地導体4bと電気的に絶縁されており、差動貫通導体9の上端は差動伝送線路8に電気的に接続され、下端は外部接続用電極11に電気的に接続されている。
また、開口部12は、絶縁層2d上の接地導体層4bと信号貫通導体9a,9bとを絶縁しているとともに、開口縁が接地貫通導体10の中心を通るようにして形成されている。この構成により、接地導体層4bの開口部12を介して差動貫通導体9と接地導体層4bとの間に発生する容量成分を減少させることができるとともに、接地導体層4bと接地貫通導体10とが接していることから接地貫通導体10がより安定した接地導体として作用する。これにより、特性インピーダンスの不連続性が抑えられるので、差動貫通導体9と差動伝送線路部8との接続における特性インピーダンスの不整合による高周波信号の反射損失を抑えることが可能となる。
また、差動伝送線路8の特性インピーダンスと差動貫通導体9の特性インピーダンスとが同じになるように、差動貫通導体9および接地貫通導体10の直径を調整したり、更にはこれらの相対位置を調整すればよい。
本発明において好ましくは、差動貫通導体9と接地貫通導体10との間隔は、差動貫通導体9から成る伝送路の特性インピーダンスが差動貫通導体9に接続される差動伝送線路8の特性インピーダンスと同じとなるように設定されていることから、差動貫通導体9に接続される差動伝送線路8と差動貫通導体9との間の特性インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度にきわめて小さく抑えることが可能となる。
なお、差動貫通導体9から成る伝送路とは、たとえば差動貫通導体9と接地貫通導体10と絶縁基板2とから構成される伝送路である。
本発明において好ましくは、差動貫通導体9と接地貫通導体10との間隔は、差動貫通導体9から成る伝送路の特性インピーダンスが差動貫通導体9に接続される差動伝送線路8の特性インピーダンスと同じとなるように設定されているが、一般に、同軸構造の貫通胴体の特性インピーダンスは、絶縁層2b,2c、信号貫通導体9a,9bの径、信号貫通導体9a,9bと接地貫通導体10との間の距離で決定されるが、信号貫通導体9a,9bの径のみの調整によって特性インピーダンスを整合する場合、信号貫通導体9a,9bの径の加工精度やデザインルールによって所望の特性インピーダンス値からずれた値となりやすい。したがって、差動貫通導体9と接地貫通導体10との間隔を調整する方が、所望の特性インピーダンス値を得るのが容易である。
次に、図3に基き本発明における差動伝送線路8について説明する。図3は本発明の配線基板1の実施の形態の一例における差動伝送線路8の周辺部を示す要部拡大断面図である。図3において、差動伝送線路8は互いに平行に形成された一対の信号伝送線路8a,8bから成る。そして、差動伝送線路8は、信号伝送線路8a,8bの配線幅,配線間隔,配線厚みおよび接地導体層4a,4bとの間に介在する絶縁層2b,2cの厚みを適宜設定することにより、差動伝送線路8の特性インピーダンスを任意の値に設定することができる。その結果、良好な伝送特性を有する差動伝送線路8を形成することが可能となる。差動伝送線路8の特性インピーダンスは一般的には100Ωに設定される。
また、信号配線群3および差動伝送線路8の構造は、信号配線群3に対向して電源配線層もしくは接地導体層を形成して成るマイクロストリップ線路構造の他に、信号配線群3の上下に電源配線層もしくは接地導体層を形成して成るストリップ線路構造、また信号配線群3の各信号配線に隣接して所定間隔をもって電源配線層もしくは接地導体層を形成して成るコプレーナ線路構造であってもよく、配線基板1に要求される仕様等に応じて適宜選択して構成することができる。
また、配線基板1にチップ抵抗,薄膜抵抗,コイルインダクタ,クロスインダクタ,チップコンデンサまたは電解コンデンサ等といったものを搭載して、電子回路モジュール等を構成してもよい。
また、各絶縁層2a〜2fの平面視における形状は、正方形状や長方形状の他に、菱形状,六角形状または八角形状等の形状であってもよい。
そして、このような本発明の配線基板1は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
本発明の配線基板1において、絶縁層2a〜2fは例えばセラミックグリーンシート積層法によって形成される。この場合、絶縁層2a〜2fは、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体またはガラスセラミックス等の無機絶縁材料を使用して形成される。また、絶縁層2a〜2fは、ポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
これらの絶縁層2a〜2fは以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム,酸化珪素,酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに信号配線群3および各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約1600℃の温度で焼成することによって製作される。
また、絶縁層2a〜2fがエポキシ樹脂から成る場合であれば、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性樹脂あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
これらの絶縁層2a〜2fの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
また、信号配線群3、差動伝送線路8および接地導体層4は、例えばタングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn),銅(Cu),銀(Ag)または銀−パラジウム(Ag−Pd)等の金属粉末メタライズ、あるいは銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等の金属材料の薄膜等により形成すればよい。
具体的には、信号配線群3や電源配線層4をWの金属粉末メタライズで形成する場合、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層2a〜2fと成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
また、信号配線群3や電源配線層4を金属材料の薄膜で形成する場合、例えばスパッタリング法,真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
このような配線基板1は、信号配線群3が配設されている絶縁層2a〜2fの比誘電率に応じて、信号配線群3および差動伝送線路8の各信号配線の配線幅,配線厚み,配線間隔を適宣設定することで、信号配線群3の各信号配線の特性インピーダンス値および差動伝送線路8の特性インピーダンス値を所望の値とすることができる。
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、差動貫通導体が接続される差動伝送線路は配線基板の表層に形成されてもよい。さらに、差動貫通導体が電気的に接続される二次実装部は、コネクタやワイヤボンディングパッド等でもよい。また、差動貫通導体は、配線基板上の異なる絶縁層上に形成された差動伝送線路同士の接続に用いてもよい。
本発明の図1の配線基板1を以下のようにして作製した。酸化アルミニウム質焼結体から成る各厚みが0.2mmの絶縁層2a〜2fを上述したセラミックグリーンシート積層法によって積層し形成することにより、絶縁基板2を作製した。このとき、信号配線群3、差動伝送線路8、接地導体層4、差動貫通導体9および接地貫通導体10を、上述のWの金属粉末メタライズで形成した。
そして、この場合、図2に示すように、比誘電率が5.2の絶縁基板2dに、各直径が75μmで互いの間隔が0.31mmの一対の信号貫通導体9a,9bから構成された差動貫通導体9を同心円状に取り囲むように、各直径が75μmで互いの間隔が0.31mmの10本の接地貫通導体10を形成した。差動貫通導体9と接地貫通導体10との間の間隔は、310μmとした。また、接地導体層4bと差動貫通導体9とを絶縁する開口部12の開口縁が接地貫通導体10の中心を通るようにして形成した。
上記構成の差動貫通導体9について、40GHzの高周波信号を信号貫通導体9a,9bに位相差180度で入力したところ、差動貫通導体9における特性インピーダンスが
101.7Ω、差動伝送線路8における特性インピーダンスが100Ωとなり、特性インピーダンスの不整合による高周波信号の反射損失を抑えることが可能となった。すなわち、差動貫通導体9と差動伝送線路8との接続部における高周波信号の反射レベルは−41dB程度となり、きわめて小さい値であった。
また、比較例1として、開口部12の開口縁が接地貫通導体10の中心よりも110μm内側を通るように形成した配線基板においては、差動貫通導体9と差動伝送線路8との接続部における高周波信号の反射レベルは−25dB程度と大きくなった。
比較例2として、開口部12の開口縁が接地貫通導体10の中心よりも110μm外側を通るように形成した配線基板においては、差動貫通導体9と差動伝送線路8との接続部における高周波信号の反射レベルは−28dB程度と大きくなった。
本発明の配線基板の実施の形態の一例を示す断面図である。 本発明の配線基板の実施の形態の一例を示す要部拡大平面図である。 本発明の配線基板の実施の形態の一例を示す部分拡大断面図である。 従来の配線基板の一例を示す断面図である。 従来の配線基板の一例を示す要部拡大平面図である。
符号の説明
1・・・配線基板
2・・・絶縁基板
2a〜2f・・・絶縁層
3・・・信号配線群
4・・・接地導体層
5・・・半導体素子
6・・・導体バンプ
7・・・電極パッド
8・・・差動伝送線路
9・・・差動貫通導体
9a、9b・・・信号貫通導体
10・・・接地貫通導体
11・・・外部接続用電極
12・・・開口部

Claims (2)

  1. 絶縁基板に、互いに平行に形成された一対の信号貫通導体から成る差動貫通導体と、該差動貫通導体を同心円状に取り囲むように形成された複数の接地貫通導体と、該接地貫通導体に沿って前記差動貫通導体を同心円状に取り囲む開口部が形成された接地導体層とが設けられており、該接地導体層は、前記開口部の開口縁が前記接地貫通導体の中心を通るようにして形成されていることを特徴とする配線基板。
  2. 前記差動貫通導体と前記接地貫通導体との間隔は、前記差動貫通導体から成る伝送路の特性インピーダンスが前記差動貫通導体に接続される差動伝送線路の特性インピーダンスと同じとなるように設定されていることを特徴とする請求項1記載の配線基板。
JP2003336309A 2003-09-26 2003-09-26 配線基板 Expired - Fee Related JP4373752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336309A JP4373752B2 (ja) 2003-09-26 2003-09-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336309A JP4373752B2 (ja) 2003-09-26 2003-09-26 配線基板

Publications (2)

Publication Number Publication Date
JP2005108893A true JP2005108893A (ja) 2005-04-21
JP4373752B2 JP4373752B2 (ja) 2009-11-25

Family

ID=34532484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336309A Expired - Fee Related JP4373752B2 (ja) 2003-09-26 2003-09-26 配線基板

Country Status (1)

Country Link
JP (1) JP4373752B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006307063A (ja) * 2005-04-28 2006-11-09 Idemitsu Kosan Co Ltd エポキシ樹脂組成物及びそれを用いた光学電子部材
JP2007258358A (ja) * 2006-03-22 2007-10-04 Aica Kogyo Co Ltd 多層プリント配線板
JP2008524845A (ja) * 2004-12-17 2008-07-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルーコネクションを含む高周波用多層プリント回路基板
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
JP2015106599A (ja) * 2013-11-29 2015-06-08 京セラサーキットソリューションズ株式会社 配線基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577206U (ja) * 1980-06-16 1982-01-14
JPS6032805U (ja) * 1983-08-10 1985-03-06 三菱電機株式会社 同軸/ストリップ線路変換器
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JPH05129793A (ja) * 1991-11-01 1993-05-25 Tdk Corp 多層誘電体基板回路の端子
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2001044716A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp ストリップライン給電装置
JP2001053397A (ja) * 1999-08-09 2001-02-23 Nec Corp 両面プリント配線板
JP2002141711A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 差動ストリップ線路垂直変換器および光モジュール
JP2003198213A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 高周波用配線基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577206U (ja) * 1980-06-16 1982-01-14
JPS6032805U (ja) * 1983-08-10 1985-03-06 三菱電機株式会社 同軸/ストリップ線路変換器
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JPH05129793A (ja) * 1991-11-01 1993-05-25 Tdk Corp 多層誘電体基板回路の端子
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2001044716A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp ストリップライン給電装置
JP2001053397A (ja) * 1999-08-09 2001-02-23 Nec Corp 両面プリント配線板
JP2002141711A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 差動ストリップ線路垂直変換器および光モジュール
JP2003198213A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 高周波用配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524845A (ja) * 2004-12-17 2008-07-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルーコネクションを含む高周波用多層プリント回路基板
JP2006307063A (ja) * 2005-04-28 2006-11-09 Idemitsu Kosan Co Ltd エポキシ樹脂組成物及びそれを用いた光学電子部材
JP2007258358A (ja) * 2006-03-22 2007-10-04 Aica Kogyo Co Ltd 多層プリント配線板
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
JP2015106599A (ja) * 2013-11-29 2015-06-08 京セラサーキットソリューションズ株式会社 配線基板

Also Published As

Publication number Publication date
JP4373752B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP2009111658A (ja) 多層配線基板
JP5155582B2 (ja) 配線基板および電子装置
JP2005243864A (ja) 配線基板
JP2008311682A (ja) 配線基板
JP5318360B2 (ja) 配線基板および電子装置
JP2009004809A (ja) 配線基板
JP4373752B2 (ja) 配線基板
JP4340131B2 (ja) 配線基板
JP4601369B2 (ja) 配線基板
JP2004289094A (ja) 配線基板
JP4349827B2 (ja) 配線基板
JP4557768B2 (ja) 半導体装置
JP4511294B2 (ja) 配線基板
JP3935638B2 (ja) 多層配線基板
JP2004253746A (ja) 配線基板
JP2002217545A (ja) 多層配線基板
JP3825293B2 (ja) 多層配線基板
JP2009088153A (ja) 多層配線基板および電子装置
JP2002043762A (ja) 多層配線基板
JP2008186965A (ja) 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置
JP2001007518A (ja) 多層配線基板
JP2001127385A (ja) 多層配線基板
JP2001007525A (ja) 多層配線基板
JP2002057461A (ja) 多層配線基板
JP2001007247A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees