KR20020005482A - 비가역 회로소자 및 통신 장치 - Google Patents

Abstract

본 발명은, 정합회로를 구성하는 회로소자를 인쇄기판 상에 실장함으로써 발생하는 생산가의 상승, 신뢰성의 저하 및 장치의 대형화 등의 문제점을 해소하는 비가역 회로소자 및 이 비가역 회로소자를 구비하는 통신 장치를 제공한다. 이 비가역 회로소자는, 상호 교차하는 제 1 중심도체 및 제 2 중심도체와 페라이트를 결합하여 구성되는 페라이트 조립체(ferrite assembly); 상기 페라이트 조립체에 정자계(magnetostatic field)를 인가하는 자석; 및 요크(yoke)를 포함한다. 또한, 이비가역 회로소자에서는, 상기 페라이트 조립체가 실장된 유전체 적층기판에, 상기 제 1 중심도체 및 상기 제 2 중심도체에 접속되고, 정합회로를 구성하는 회로소자가 형성된다.

Description

비가역 회로소자 및 통신 장치{Nonreciprocal circuit device and communication apparatus}

본 발명은 마이크로파 대역 등에서 사용되는 아이솔레이터(isolator) 등의 비가역 회로소자 및 이 아이솔레이터를 구비하는 통신장치에 관한 것이다.

종래의 2-포트형(two-port type) 비가역 회로소자는, 커패시터와 저항 등의 회로소자를 개별적으로 준비하고; 상기 회로소자를 인쇄기판 상의 소정의 위치에 배치하여 조립하고; 페라이트(ferrite) 및 상기 페라이트 상에서 서로 교차하도록 배치된 2개의 중심도체를 포함하는 페라이트 조립체(ferrite assembly)를 상기 인쇄기판 상에 배치함으로써, 구성된다.

상술한 커패시터는, 유전체 기판의 양면에 전극을 형성하고, 이 전극들을 각각 소정의 크기로 절단함으로써 구성된다. 저항 소자로서는, 통상적으로 칩형 저항기를 사용한다.

종래의 2-포트형 비가역 회로소자에서, 각 회로소자를 인쇄기판 상의 소정의 위치에 정확하게 배치하여 이 회로소자들을 설치하는 것은 다수의 공정과 많은 작업 시간을 필요로 하고, 저가로 대량 생산하는 것 또한 어렵다. 또한, 필요한 각 커패시터의 용량값을 비가역 회로소자의 작동 주파수와 용도에 따라서 변화시킬 필요가 있으므로, 유전체 기판의 절단 치수가 다양해야 하고, 이로 인해 커패시터 소자의 관리는 복잡해진다. 또한, 다수의 회로소자를 설치하므로, 접속점이 증가하여, 신뢰성의 저하를 초래한다. 아울러, 각 회로소자들이 배치될 면적을 인쇄기판 상에 제공할 필요가 있으므로, 인쇄기판의 소형화가 어려워진다. 이로 인해, 비가역 회로소자의 소형화에 대한 시장의 요구를 충족시키는 것이 어렵게 된다.

따라서, 본 발명의 목적은, 상술한 회로소자들을 인쇄기판 상에 실장할 필요가 없게 함으로써 상술한 문제점들을 해결하여, 낮은 가격으로도 대량 생산이 가능하고, 커패시터 소자의 관리의 복잡성을 해소하며, 접속점의 감소로 인해 신뢰성의 확보를 용이하게 하고, 기판 면적의 감소로 인해 전체적으로 소형화가 가능한 비가역 회로소자 및 이 비가역 회로소자를 구비하는 통신 장치를 제공하는 것이다.

도 1은 본 발명의 제 1 실시형태에 따른 아이솔레이터를 도시하는 분해 사시도이다.

도 2a 내지 도 2d는 도 1에 도시된 아이솔레이터의 유전체 적층기판의 구조를 도시하는 사시도이다.

도 3은 도 1에 도시된 아이솔레이터의 등가 회로도이다.

도 4a 내지 도 4c는 본 발명의 제 2 실시형태에 따른 아이솔레이터의 구성을 도시한다.

도 5a 및 도 5b는 본 발명의 제 3 실시형태에 따른 아이솔레이터의 구성을 도시한다.

도 6은 본 발명의 제 4 실시형태에 따른 통신 장치의 구성을 도시하는 블록도이다.

<도면의 주요 부분에 대한 간단한 설명>

1 ... 페라이트 조립체 3a, 3b ... 영구 자석

4 ... 유전체 적층기판 6 ... 요크(케이스)

8 ... 구멍 10 ... 페라이트

11 ... 제 1 중심도체 12 ... 제 2 중심도체

15 ... 관통홀 전극 16 ... 돌기부

C11, C12, C21, C22 ... 커패시터 R ... 저항기

본 발명에 따른 비가역 회로소자는, 서로 전기적으로 절연된 상태에서 상호 교차하도록 배치되는 제 1 중심도체 및 제 2 중심도체와 페라이트를 결합하여 구성되는 페라이트 조립체; 상기 페라이트 조립체에 정자계(magnetostatic field)를 인가하는 자석; 요크(yoke); 및 상기 제 1 중심도체 및 상기 제 2 중심도체에 접속되고, 정합회로를 구성하는 회로소자;를 포함한다. 이 비가역 회로소자에서, 상기 회로소자는 상기 페라이트 조립체가 실장된 유전체 적층기판의 유전체, 및 상기 유전체 적층기판의 소정의 층에 형성된 전극으로 구성된다.

따라서, 페라이트 조립체가 실장된 기판에서 정합회로를 구성하는 회로소자를 형성함으로써, 칩형상의 커패시터와 칩 저항을 인쇄기판 상에 개별적으로 실장시에 수반되는 상술한 문제점을 해소한다.

본 발명에 따른 비가역 회로소자에서는, 상기 유전체 적층기판에 복수개의 커패시터가 형성되는 것이 바람직하다. 특히, 2-포트형 비가역 회로소자에서는, 정합회로에 요구되는 다수의 커패시터를 단일의 유전체 적층기판에 조립함으로써, 생산성이 향상되고, 커패시터 소자의 관리의 복잡성이 해소되며, 신뢰성이 향상되어, 이에 의해 비가역 회로소자의 전체적인 소형화 및 가격 저하의 효과가 강화된다.

본 발명에 따른 비가역 회로소자에서는, 상기 유전체 적층기판이, 상기 페라이트 조립체의 페라이트 부분과 상기 유전체 적층기판이 걸어 맞추어지는 리세스(recess) 또는 구멍(hole)을 가지고 있는 것이 바람직하다. 이에 의해, 비가역 회로소자의 내부에 페라이트 조립체의 고정이 용이하고, 고정을 위한 특별한 부재가 필요하지 않게 되며, 상기 리세스 또는 구멍에 걸어 맞추어지는 페라이트 부분의 치수에 의해 전체적인 높이가 줄어든다.

또한, 본 발명에서는, 상기 페라이트 조립체가 상기 페라이트 주위를 상기 제 1 및 제 2 중심도체로 감음으로써 형성되고; 상기 유전체 적층기판은, 상기 페라이트 조립체의 중심도체 부분과 상기 유전체 적층기판이 걸어 맞추어지는 리세스 또는 구멍을 가지고 있는 것이 바람직하다. 이에 의해, 비가역 회로소자의 내부에 페라이트 조립체의 고정이 용이하고, 상기 리세스 또는 구멍에 걸어 맞추어지는 중심도체 부분의 치수에 의해 페라이트의 전체적인 높이도 줄어든다.

또한, 본 발명에서는, 상기 페라이트 조립체, 상기 자석 및 상기 요크가 상기 유전체 적층기판 상에 이 순서로 배치되고; 상기 유전체 적층기판의 측면에는 관통홀(through hole) 전극이 형성되며; 상기 요크 상에 형성된 돌출부는 상기 관통홀 전극과 걸어 맞추어지는 것이 바람직하다. 이에 의해, 유전체 적층기판과 요크와의 접지(ground) 접속이 용이해지고, 이 접속부가 유전체 적층기판의 측면으로부터 외부로 돌출하는 것이 방지된다.

또한, 본 발명에서는, 상기 요크 상의 상기 돌출부와 상기 관통홀 전극을 함께 땜납하는 것이 바람직하다. 이에 의해, 전기적 결합과 기계적 결합을 동시에 얻게 된다.

또한, 본 발명에서는, 상기 유전체 적층기판의 상면에 상기 중심도체에 접속되는 전극이 형성되는 것이 바람직하다. 이에 의해, 페라이트 조립체의 중심도체들이 유전체 적층기판의 상면에 용이하게 표면실장될 수 있다.

또한, 본 발명에서는, 상기 유전체 적층기판의 바닥면에 외부회로에 접속되는 전극이 형성되는 것이 바람직하다. 이에 의해, 이 전극을, 비가역 회로소자가 실장될 회로기판 상에 표면실장될 때의 단자로서 사용할 수 있다.

본 발명은 상술한 구성들로 구성된 비가역 회로소자를 사용하고, 예를 들어 송신신호를 증폭하는 회로의 출력부 등에 형성되는 통신 장치를 제공한다.

본 발명의 상기 목적, 그 외의 목적, 특징 및 이점은 첨부된 도면을 참조하여 하기에서 기술할 본 발명의 바람직한 실시형태를 통해서 명확해 질 것이다.

본 발명의 제 1 실시형태에 따른 아이솔레이터의 구성을 도 1 내지 도 3을참조하여 기술할 것이다.

도 1은 이 아이솔레이터를 도시하는 분해 사시도이다. 여기에서, 참조번호 1은 페라이트(10) 주위를 제 1 중심도체(11)와 제 2 중심도체(12)로 감음으로써 형성되는 페라이트 조립체를 나타내고, 제 1 중심도체(11)와 제 2 중심도체(12)는 절연 피막된 도선으로 형성된다.

참조번호 3a, 3b는 페라이트(10)에 정자계를 인가하는 영구자석을 나타낸다. 참조번호 6은 자기 회로를 구성하고 케이스(case)를 겸용하는 요크를 나타낸다. 참조번호 4는 유전체 적층기판을 나타내고, 이 적층기판(4)의 상면에는 페라이트 조립체(1)의 중심도체를 적층기판(4)에 접속시키는 전극(E10, E11, E12)이 형성된다. 페라이트 조립체(1)의 제 1 중심도체(11)의 한쪽측 단부(P1)와 제 2 중심도체(12)의 한쪽측 단부(P2)는 각각 전극(E11, E12)에 접속되고, 다른쪽측 단부(G1, G2)는 각각 전극(E10)에 접속된다.

도 2a 내지 도 2d는 상기 유전체 적층기판(4)의 구조를 도시하는 사시도이다. 도 2a는 유전체 적층기판의 전체적인 사시도이고, 도 2b는 유전체 적층기판을 뒤집은 상태에서의 상부 사시도이다. 이 유전체 적층기판(4)은 유전체층이 3층, 전극이 4층으로 구성된 유전체 세라믹 다층기판이다. 도 2c는 중간의 유전체층의 상면을 도시하는 사시도이고, 도 2d는 하층의 유전체층의 상면을 도시하는 사시도이다.

도 2d에 도시된 전극(E21, E22)과 도 2c에 도시된 전극(E31, E32) 사이에서 발생하는 각 정전용량을 커패시터로서 사용한다. 또한, 도 2d에 도시된 전극(E19,E20)과 도 2c에 도시된 전극(E31, E32) 사이에서 발생하는 각 정전용량을 커패시터로서 사용한다. 전극(E31)의 한쪽 말단과 전극(E32)의 한쪽 말단 사이에는, 참조부호 R로 나타낸 저항막이 저항기로서 형성된다. 도 2a에 도시된 표면 상의 전극(E11, E12)은 관통홀(through hole)을 통해 도 2c에 도시된 전극(E31, E32)에 각각 도전적으로 접속된다. 전극(E10)과 전극(E20)도 또한 관통홀을 통해 도전적으로 접속된다. 전극(E19)과 전극(E20)은 기판의 단면을 통해서 기판의 바닥면 상의 단자전극(E1, E4)과 단자전극(E3, E6)에 각각 도전적으로 접속된다. 또한, 전극(E21, E22)도 기판의 단면으로부터 바닥면까지 단자전극(E5, E2)에 각각 도전적으로 접속된다.

도 3은 상기 아이솔레이터의 회로도이다.

중심도체(11, 12)의 각각의 한쪽 말단은 접지된다. 중심도체(11)의 다른쪽 말단과 입력단자 사이에서 커패시터(C21)가 직렬로 접속된다. 중심도체(12)의 다른쪽 말단과 출력단자 사이에서 커패시터(C22)가 직렬로 접속된다. 또한, 중심도체(11)의 다른쪽 말단과 접지 사이에서 커패시터(C11)가 중심도체(11)와 병렬로 접속된다. 중심도체(12)의 다른쪽 말단과 접지 사이에서 커패시터(C12)가 중심도체(12)와 병렬로 접속된다. 또한, 중심도체(11, 12)의 다른쪽 단부들을 가로질러 저항기(R)가 접속된다.

신호 전송이 순방향(forward direction)으로 주어지면, 저항기(R)의 양 말단에서는 위상 및 진폭이 동일할 것이고, 저항기(R)에는 전류가 흐르지 않을 것이며, 그 결과 입력단자로부터의 입력신호가 그대로 출력단자로부터 출력될 것이다.

반면에, 신호 입사가 역방향으로 주어지면, 페라이트(10)를 관통하는 고주파 자계의 방향이 상기 순방향 전송의 경우와는 역방향이 되고, 따라서 저항기(R)의 양 말단에서 상호 역 위상의 신호가 발생하여, 저항기(R)에서 전력이 소비된다. 그 결과, 이상적으로는 입력단자로부터 신호가 출력되지 않는다. 그러나, 실제로는, 신호의 순방향 전송시와 신호의 역방향 입사시에, 상기 저항기의 양 말단들간의 위상 차이가 중심도체(11)와 중심도체(12)의 교차 각도 및 패러데이(Faraday) 회전에 의한 편파면(polarized wave surface)의 회전 각도에 따라서 변화한다. 그러므로, 페라이트(10)에 인가되는 정자계의 강도와 중심도체(11, 12)의 교차 각도는, 삽입 손실이 감소하고 아울러 높은 비가역(절연) 특성을 얻도록, 설정된다.

상술한 작동은, 입출력 임피던스와 아이솔레이터의 임피던스의 정합이 이루어진다는 전제를 토대로하고 있다. 그러나, 페라이트(10)를 소형화하는 경우에, 중심도체(11, 12)의 길이가 짧아지고, 그 짧아진 부분에 해당하는 임피던스 성분도 감소한다. 그 결과, 아이솔레이터가 원하는 주파수에서 작동하는 경우에, 임피던스 정합이 달성될 수 없다.

따라서, 페라이트(10) 주위를 중심도체(11, 12)로 감음으로써, 소형의 페라이트판을 사용하는 경우에도, 중심도체의 인덕턴스는 커진다. 그러나, 중심도체로 감음으로써 중심도체의 인덕턴스 증가가 급격해지므로, 아이솔레이터의 임피던스가 입출력 임피던스(통상, 50Ω)보다 높게 되는 경우가 발생하고, 이로 인해 입출력 단자를 가로질러 서로 병렬로 접속되는 커패시터(C11, C12)의 사용만으로는 임피던스 정합을 달성할 수 없다. 따라서, 입출력 단자에 직렬로 소정 용량의커패시터(C21, C22)가 접속된다.

상기 중심도체(11, 12)로서는, 절연 피막면을 가지고 있는 동선을 사용한다. 절연 피막의 재료로서는, 폴리이미드(polyimide), 폴리아미도이미드 (polyamidoimide), 폴리에스터이미드(polyesterimide), 폴리에스터, 폴리우레탄 등을 사용한다. 또한, 이 동선의 직경은 0.1mm 이하로 설정한다.

이상의 설명한 예에서, 중심도체의 일례로서 동선을 예로 들었지만, 구리 이외에 은, 금 등의 또 다른 금속 또는 이들 금속 중의 하나를 함유하는 합금의 금속선을 중심도체로서 사용하여도 된다.

다음으로, 본 발명의 제 2 실시형태에 따른 아이솔레이터의 구성을 도 4a 내지 도 4c를 참조하여 설명한다. 도 4a는 유전체 적층기판의 사시도이고, 도 4b는 아이솔레이터의 한쪽 자석과 페라이트 조립체간의 배치 관계를 도시하는 종단면도이다. 또한, 도 4c는 도 4b에 도시된 아이솔레이터와 동일한 부분에 대해서, 도 4b의 아이솔레이터의 구성 이외의 구성을 도시하는 종단면도이다.

도 4a에 도시된 바와 같이, 유전체 적층기판(4)의 대략 중앙부에는 구멍(8)이 형성된다. 이 유전체 적층기판(4)과 요크(6)로 형성되는 공간에 페라이트 조립체를 배치할 때에, 도 4b에 도시된 바와 같이 페라이트(10)의 한쪽 코너(corner) 부분은 유전체 적층기판(4)의 구멍(8)에 걸어 맞추어진다. 이에 의해, 페라이트 조립체가 유전체 적층기판(4)과 요크(6) 사이에 고정되게 배치되어서, 페라이트 조립체가 2개의 자석(3a, 3b)의 중간 위치에 위치되고, 아울러 페라이트(10)의 주면이 2개의 자석(3a, 3b)의 주면과 평행하게 된다.

도 4c에 나타낸 예에서는, 페라이트 조립체가 유전체 적층기판(4)과 요크(6) 사이에 고정되게 배치되어서, 페라이트(10) 주위를 감는 중심도체(11, 12) 중의 한 중심도체(11)가 유전체 적층기판(4)에 형성된 구멍(8)에 걸어 맞추어진다. 중심도체(11, 12)가 이렇게 페라이트(10) 주위를 감음으로써, 중심도체(11)는 이 중심도체의 단면 직경의 부분에 의해 페라이트(10)의 단면으로부터 돌출한다. 이러한 구조에 의해, 페라이트(10) 주위의 무용한 공간이 불필요하게 되고, 이에 의해 한정된 공간 내에 소정 크기의 페라이트 조립체를 수납할 수 있다.

다음으로, 본 발명의 제 3 실시형태에 따른 아이솔레이터의 구성을 도 5a 및 도 5b를 참조하여 설명한다. 도 5a는 요크(6)의 구조, 및 요크(6)와 유전체 적층기판(4)간의 위치 관계를 도시하는 사시도이고, 도 5b는 요크(6)와 유전체 적층기판(4)이 조립된 상태에서의 측면도이다.

도 5a 및 도 5b에서, 유전체 적층기판(4)의 단면에서의 단자전극은 관통홀 전극이다. 이러한 관통홀 전극은, 유전체 적층기판(4)을 마더기판(motherboard)으로부터 절단하기 전에, 인접해 있는 기판들에 걸쳐 연장하도록 관통홀을 형성하고, 이 관통홀들을 통과하는 선을 따라서 이 관통홀들을 분할함으로써, 유전체 적층기판(4)의 단면에 형성된다.

요크(6)에는, 유전체 적층기판(4)에 형성된 관통홀 전극(15)의 형성부와 걸어 맞추어지는 돌기부(16)가 형성된다. 유전체 적층기판(4)의 관통홀 전극(15)은 접지전극에 도전적으로 접속되고, 도 5b에 도시된 바와 같이, 요크(6)의 돌기부(16)와 관통홀 전극(15)의 리세스는 서로 걸어 멎추어진 상태에서 함께 땜납되어서, 돌기부와 리세스 사이의 기계적 결합과 전기적 접지 접속이 동시에 달성된다.

다음으로, 본 발명의 제 4 실시형태에 따른 통신 장치의 구성을 도 6을 참조하여 설명한다. 도 6에서, 참조문자 ANT는 송수신 안테나를, 참조문자 DPX는 듀플렉서를 나타낸다. 참조문자 BPFa 및 BPFb는 각각 대역통과 필터를, 참조문자 AMPa 및 AMPb는 각각 증폭회로를, 참조문자 MIXa 및 MIXb는 각각 믹서를 나타낸다. 참조문자 OSC는 오실레이터를, 참조문자 SYN은 주파수 신시사이저(synthesizer)를, 참조문자 ISO는 아이솔레이터를 나타낸다.

MIXa는 입력된 IF(intermediate frequency) 신호와, SYN으로부터 출력된 신호를 혼합하고, BPFa는 MIXa로부터 혼합된 출력신호들 중의 전송 주파수 대역만을 통과시키고, AMPa는 이들 신호를 전력 증폭하여, 이들 신호를 ISO와 DPX를 통해서 ANT로 전송한다. 반면에, AMPb는 DPX로부터 나온 수신신호를 증폭한다. BPFb는 AMPb로부터 출력된 수신신호들 중의 수신 주파수 대역만을 통과시킨다. MIXb는 SYN으로부터 출력된 주파수 신호와 수신신호를 혼합하고, IF 신호를 출력한다.

도 6에 도시된 아이솔레이터 부분에는, 상기에 나타낸 구조를 가지는 아이솔레이터를 사용한다.

소형화, 박막화, 신뢰성 향상 및 가격 저하를 달성할 수 있는 상기 아이솔레이터를 사용함으로써, 전체적으로 박형화, 경량화를 실현할 수 있고 신뢰성 향상 및 가격 저하가 달성되는 휴대용 전화 등의 통신 장치를 제공하게 된다.

이제까지의 설명으로 확실한 바와 같이, 본 발명에 따르면, 칩형상의 커패시터와 칩 저항을 인쇄기판 상에 개별적으로 실장할 필요가 없게 된다. 이로 인해, 낮은 가격으로도 대량 생산이 실현되고, 커패시터 소자의 관리의 복잡성을 해소하며, 접속점의 상당수의 감소로 인해 신뢰성이 향상되어, 전체적으로 소형화와 가격 저하가 가능하게 된다.

본 발명에 따르면, 특히, 2-포트형 비가역 회로소자에서는, 정합회로에 요구되는 다수의 커패시터를 단일의 유전체 적층기판에 조립함으로써, 생산성이 향상되고, 커패시터 소자의 관리의 복잡성이 해소되며, 유전체 적층기판의 신뢰성이 향상되어, 이에 의해 전체적인 소형화 및 가격 저하의 효과가 강화된다.

또한, 본 발명에 따르면, 유전체 적층기판에 페라이트 조립체의 페라이트 부분과 유전체 적층기판이 걸어 맞추어지는 리세스 또는 구멍을 형성함으로써, 비가역 회로소자의 내부에 페라이트 조립체의 고정이 용이하고, 고정을 위한 특별한 부재가 필요하지 않게 되며, 상기 리세스 또는 구멍에 걸어 맞추어지는 페라이트 부분의 치수에 의해 전체적인 높이가 줄어든다.

또한, 본 발명에 따르면, 페라이트 조립체는 페라이트 주위를 제 1 및 제 2 중심도체로 감음으로써 형성되고, 유전체 적층기판은 페라이트 조립체의 중심도체 부분과 유전체 적층기판이 걸어 맞추어지는 리세스 또는 구멍을 가지고 있다. 이에 의해, 비가역 회로소자의 내부에 페라이트 조립체의 고정이 용이하고, 상기 리세스 또는 구멍에 걸어 맞추어지는 중심도체 부분의 치수에 의해 페라이트의 전체적인 높이도 줄어든다.

본 발명에 따르면, 페라이트 조립체, 자석 및 요크가 유전체 적층기판 상에 아래로부터 위로 이 순서대로 배치되고, 또한 유전체 적층기판의 측면에는 관통홀 전극이 형성되며, 요크측에는 상기 관통홀 전극과 걸어 맞추어지는 돌출부가 형성된다. 이러한 구성에 의해, 유전체 적층기판과 요크와의 접지 접속이 용이해지고, 이 접속부가 유전체 적층기판의 측면으로부터 외부로 돌출하는 것이 방지되며, 비가역 회로소자의 소형화가 실현된다.

또한, 본 발명에 따르면, 요크의 돌출부와 관통홀 전극을 함께 땜납함으로써, 전기적 결합과 기계적 결합을 동시에 얻게 된다.

또한, 본 발명에 따르면, 유전체 적층기판의 상면에 중심도체와 유전체 적층기판을 접속시키는 전극을 형성함으로써, 페라이트 조립체의 중심도체들을 유전체 적층기판의 상면에 용이하게 표면실장할 수 있다.

본 발명에 따르면, 유전체 적층기판의 바닥면에 외부회로와 유전체 적층기판을 접속시키는 전극을 형성함으로써, 이 전극들 그 자체를 비가역 회로소자가 실장될 회로기판 상에 표면실장될 때의 단자로서 사용할 수 있다.

본 발명에 따르면, 상술한 비가역 회로소자를 예를 들어 송신신호를 증폭하는 회로의 출력부 등에 형성함으로써, 소형화, 박막화, 신뢰성 향상 및 가격 저하를 달성할 수 있는 상기 아이솔레이터를 사용함으로써, 전체적으로 박형화, 경량화를 실현할 수 있고 신뢰성 향상 및 가격 저하가 달성되는 휴대용 전화 등의 통신 장치를 제공하게 된다.

이제까지는, 본 발명의 바람직한 실시형태들에 대해서 기술하였지만, 본 발명은 하기에 청구되는 특허청구범위를 벗어나지 않는 범위 내에서 본 발명의 바람직한 실시형태들에 기술된 요지를 실시하는 다양한 변형이 가능하다. 그러므로, 본 발명의 범위는 하기의 특허청구범위에 의해서만 제한된다는 것이 이해된다.

Claims (9)

1. 서로 전기적으로 절연된 상태에서 상호 교차하도록 배치되는 제 1 중심도체 및 제 2 중심도체와 페라이트를 결합하여 구성되는 페라이트 조립체(ferrite assembly);

   상기 페라이트 조립체에 정자계(magnetostatic field)를 인가하는 자석;

   요크(yoke); 및

   상기 제 1 중심도체 및 상기 제 2 중심도체에 접속되고, 정합회로를 구성하는 회로소자;를 포함하는 비가역 회로소자로서,

   상기 회로소자는 상기 페라이트 조립체가 실장된 유전체 적층기판의 유전체, 및 상기 유전체 적층기판의 소정의 층에 형성된 전극으로 구성되는 것을 특징으로 하는 비가역 회로소자.
2. 제 1항에 있어서, 상기 유전체 적층기판에 형성된 상기 회로소자는 복수개의 커패시터를 포함하는 것을 특징으로 하는 비가역 회로소자.
3. 제 1항에 있어서, 상기 유전체 적층기판은, 상기 페라이트 조립체의 페라이트 부분과 상기 유전체 적층기판이 걸어 맞추어지는 리세스(recess) 또는 구멍(hole)을 가지고 있는 것을 특징으로 하는 비가역 회로소자.
4. 제 1항에 있어서, 상기 페라이트 조립체는 상기 페라이트 주위를 상기 제 1 및 제 2 중심도체로 감음으로써 형성되고,

   상기 유전체 적층기판은, 상기 페라이트 조립체의 중심도체 부분과 상기 유전체 적층기판이 걸어 맞추어지는 리세스 또는 구멍을 가지고 있는 것을 특징으로 하는 비가역 회로소자.
5. 제 1항에 있어서, 상기 페라이트 조립체, 상기 자석 및 상기 요크는 상기 유전체 적층기판 상에 배치되고,

   상기 유전체 적층기판의 측면에는 관통홀(through hole) 전극이 형성되며,

   상기 요크 상에 형성된 돌출부는 상기 관통홀 전극과 걸어 맞추어지는 것을 특징으로 하는 비가역 회로소자.
6. 제 5항에 있어서, 상기 요크 상의 상기 돌출부 및 상기 관통홀 전극은 함께 땜납되는 것을 특징으로 하는 비가역 회로소자.
7. 제 1항에 있어서, 상기 유전체 적층기판의 상면에는 상기 중심도체에 접속되는 전극이 형성되는 것을 특징으로 하는 비가역 회로소자.
8. 제 1항에 있어서, 상기 유전체 적층기판의 바닥면에는 외부회로에 접속되는 전극이 형성되는 것을 특징으로 하는 비가역 회로소자.
9. 제 1항에 기재된 비가역 회로소자를 포함하는 것을 특징으로 하는 통신 장치.