JPWO2007046393A1 - 2ポートアイソレータ - Google Patents

2ポートアイソレータ Download PDF

Info

Publication number
JPWO2007046393A1
JPWO2007046393A1 JP2007540994A JP2007540994A JPWO2007046393A1 JP WO2007046393 A1 JPWO2007046393 A1 JP WO2007046393A1 JP 2007540994 A JP2007540994 A JP 2007540994A JP 2007540994 A JP2007540994 A JP 2007540994A JP WO2007046393 A1 JPWO2007046393 A1 JP WO2007046393A1
Authority
JP
Japan
Prior art keywords
port
conductor
port isolator
center
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007540994A
Other languages
English (en)
Inventor
寺脇 武文
武文 寺脇
稔 野津
稔 野津
三澤 彰規
彰規 三澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of JPWO2007046393A1 publication Critical patent/JPWO2007046393A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

第一の入出力ポートと第二の入出力ポートとの間に接続された第一の中心導体と、第二の入出力ポートとアースとの間に接続された第二の中心導体とをフェライト板上に配置した中心導体組立体を有し、前記第一及び第二の中心導体は、絶縁性基板の両面に形成された2つの帯状導体パターンからなり、前記帯状導体パターンは絶縁状態で所定の角度で交差し、それぞれの両端部は前記絶縁性基板の縁より延出するとともに、前記フェライト板の側面を覆うように折り曲げられている2ポートアイソレータ。

Description

本発明は主にマイクロ波帯で使用する小型で高精度の2ポートアイソレータに関する。
非可逆回路素子は、伝送方向で信号をほとんど減衰させないが、逆方向では大きく減衰させるものであり、例えば携帯電話等の移動体通信機器に用いられている。このような非可逆回路素子としては、図15に示すアイソレータが良く知られている。このアイソレータは、フェライト板38と、フェライト板38の一主面に互いに電気的絶縁状態でかつ120°の角度で交差するように配置された3つの中心導体31,32,33と、各中心導体31,32,33の一端に接続されたアースと、各中心導体31,32,33の他端に接続された各整合コンデンサC1〜C3と、各中心導体31,32,33のいずれか1つのポート(例えばP3)に接続された終端抵抗Rtと、フェライト板38に軸方向に直流磁界Hdcを印加する永久磁石(図示せず)とを具備する。このアイソレータでは、ポートP1から入力された高周波信号はポートP2に伝送されるが、ポート2から進入する反射波は終端抵抗Rtで吸収されてポートP1に伝送されない。このように不要な反射波が電力増幅器等に進入するのを防止する。
最近、このようなアイソレータとは異なる等価回路で構成され、挿入損失特性及びリターンロス特性に優れたアイソレータが注目されるようになった(特開2004-15430号)。このアイソレータは2つの中心導体を有し、2ポートアイソレータと呼ばれる。
図16及び17は2ポートアイソレータの等価回路を示し、図18及び19はその構成部品を示す。この2ポートアイソレータは、図17に示すように、第一の入出力ポートP1と、第二の入出力ポートP2と、両入出力ポートP1,P2の間に電気的に接続された第一の中心電極L1と、第二の入出力ポートP2とアースとの間に電気的に接続され、第一の中心電極L1と電気的絶縁状態で交差する第二の中心電極L2と、第一の入出力ポートP1と第二の入出力ポートP2の間に第一の中心電極L1と並列に電気的に接続された第一の整合コンデンサCi及び抵抗素子Rと、第二の入出力ポートP2とアースの間に電気的に接続され、第二の中心電極L2と並列共振回路を構成する第二の整合コンデンサCfとを有する。
図18に示すように、第一の中心導体L1及び第二の中心導体L2はそれぞれ2つの帯状導体で構成され、永久磁石30により直流磁界が印加されるフェライト板5の主面又は内部に、絶縁状態で交差するように配置されている。図19に示すように、第一の整合コンデンサCi及び第二の整合コンデンサCfは、セラミック多層基板10内に電極パターンで形成されており、セラミック多層基板10の主面には、第一の中心導体L1及び第二の中心導体L2の両端部が電気的に接続する接続パッド15,17,18が形成されている。接続パッド17はビアホール電極及び側面電極を介して、セラミック多層基板10の側面に形成された端子電極IN(P1)と接続している。接続パッド18はビアホール電極及び側面電極を介して他の端子電極GNDと接続している。また電極パッド15は、ビアホール電極及び側面電極を介して端子電極OUT(P2)と接続している。永久磁石30、中心導体組立体3及びセラミック多層基板10は、磁性金属からなる上ケース22と下ケース25との間の空間に配置されている。
第一の入出力ポートP1と第二の入出力ポートP2との間に第一の中心導体L1が接続された構造を有するこの2ポートアイソレータは、3ポートアイソレータより回路素子数が少ないので、挿入損失特性に優れ、かつ小型化に適している。
ところで、携帯電話の小型軽量化及び多機能化による部品点数の増加に伴い、携帯電話に用いられるアイソレータの小型化が強く求められている。現在では外形寸法が3.2 mm×3.2 mm×1.2 mm又は3.2 mm×2.5 mm×1.2 mmのアイソレータが広く採用されているが、さらに小型のアイソレータも要求されつつある。このような小型化に伴い、2ポートアイソレータを構成するフェライト板、セラミック多層基板、中心導体等も小型化せざるを得ない。
中心導体には従来から様々な形態があり、例えばフェライト板に巻き付けた銅箔、フェライト板に印刷した銀ペーストを焼成したもの等がある。しかし銅箔には、破断や、中心導体間の距離及び絶縁性を確保しつつ所定の交差角で高精度にフェライト板に巻き付ける困難性等の問題がある。また銀ペースト印刷では、中心導体間をガラスや低温焼結セラミクス等の絶縁材で絶縁する必要があるが、銀ペーストを焼成する際の収縮により破断が生じるおそれがあるため、銀ペースト及び絶縁材の組合せを最適化する必要がある。また中心導体の作製工数も銅箔を用いる場合より多い。
セラミック多層基板に形成する接続パッドも小面積化する必要がある。接続パッドが小さくなると接続パッドに中心導体を信頼性良く接続するのが困難となるだけでなく、接続面積の減少により振動や衝撃に対する接続信頼性も低下する。
従って本発明の目的は、中心導体の高精度な組立てが容易であり、かつ接続パッドと中心導体との接続が強固な小型の2ポートアイソレータを提供することである。
本発明の2ポートアイソレータは、第一の入出力ポートと第二の入出力ポートとの間に接続された第一の中心導体と、第二の入出力ポートとアースとの間に接続された第二の中心導体とをフェライト板上に配置した中心導体組立体を有し、前記第一及び第二の中心導体は、絶縁性基板の両面に形成された2つの帯状導体パターンからなり、前記帯状導体パターンは絶縁状態で所定の角度で交差し、それぞれの両端部は前記絶縁性基板の縁より延出するとともに、前記フェライト板の側面を覆うように折り曲げられていることを特徴とする。
前記帯状導体パターンを有する絶縁性基板は一体的なフレキシブル配線板を構成し、前記フレキシブル配線板の一面には接着剤層が形成されており、もって前記フェライト板に貼付けられるのが好ましい。
前記フレキシブル配線板は、絶縁性基板の両面に金属箔が形成された複合シートを用い、フォトリソグラフィ法により各面の前記金属箔を所定の形状の帯状導体パターンとすることにより形成されたものであるのが好ましい。
前記絶縁性基板は、少なくとも前記第一及び第二の中心導体の交差部を支持する大きさで、かつ前記フレキシブル配線板が配置される前記フェライト板の主面より小さいのが好ましい。
本発明の2ポートアイソレータは、前記中心導体組立体を搭載する多層基板を備え、前記多層基板の一方の主面には、前記第一の中心導体の一端及び前記第二の中心導体の一端がともに接続する第一のパッドと、前記第一の中心導体の他端が接続する第二のパッドと、前記第二の中心導体の他端が接続する第三のパッドとが形成され、前記第一のパッドは前記第二の入出力ポートに接続され、前記第二のパッドは前記第一の入出力ポートに接続され、前記第三のパッドはアースに接続されるのが好ましい。
本発明の2ポートアイソレータでは、第一及び第二の中心導体が絶縁性基板の両面に絶縁状態で所定の角度で交差するように形成された2つの帯状導体パターンにより構成され、各帯状導体パターンは両端部が絶縁性基板の縁より延出する大きさであるので、第一及び第二の中心導体をフェライト板に固定し、それらの両端部をフェライト板の側面に折り曲げることにより、中心導体組立体を簡単かつ強固に組立てることができる。その上、第一及び第二の中心導体の交差角のばらつきや組立ての際の変動がないので、2ポートアイソレータを簡単かつ高精度に組み立てることができる。
本発明の一実施例による2ポートアイソレータに用いるフレキシブル配線板を示す上面図である。 本発明の一実施例による2ポートアイソレータに用いるフレキシブル配線板を示す底面図である。 本発明の一実施例による2ポートアイソレータに用いるフレキシブル配線板を示す断面図である。 本発明の他の実施例による2ポートアイソレータに用いるフレキシブル配線板を示す断面図である。 本発明の一実施例による2ポートアイソレータを示す斜視図である。 本発明の一実施例による2ポートアイソレータを示す分解斜視図である。 本発明の一実施例による2ポートアイソレータに用いる多層基板を示す分解斜視図である。 本発明の一実施例による2ポートアイソレータに用いる中心導体組体の表側を示す斜視図である。 本発明の一実施例による2ポートアイソレータに用いる中心導体組体の裏側を示す斜視図である。 本発明の一実施例による2ポートアイソレータに用いる中心導体組立体の端部を示す部分拡大断面図である。 本発明の一実施例による2ポートアイソレータに用いる中心導体組立体の端部を示す部分拡大断面図である。 本発明の他の実施例による2ポートアイソレータに用いるフレキシブル配線板を示す上面図である。 本発明のさらに他の実施例による2ポートアイソレータに用いるフレキシブル配線板を示す上面図である。 本発明のさらに他の実施例による2ポートアイソレータに用いるフレキシブル配線板を示す上面図である。 本発明のさらに他の実施例による2ポートアイソレータに用いるフレキシブル配線板を示す底面図である。 本発明の一実施例による2ポートアイソレータに用いる外部端子一体型樹脂製下ケースを示す平面図である。 本発明の一実施例による2ポートアイソレータにおける多層基板と中心導体組立体との実装状態を示す部分拡大断面図である。 従来の3ポートアイソレータの等価回路を示す図である。 2ポートアイソレータの等価回路を示す図である。 2ポートアイソレータの等価回路を示す図である。 従来の2ポートアイソレータを示す分解斜視図である。 従来の2ポートアイソレータに用いる多層基板を示す分解斜視図である。
図4及び5に示す2ポートアイソレータは、方形板状の中心導体組立体3(方形状フェライト板5と、フェライト板5に近接して電気的絶縁状態で交差するように配置された第一及び第二の中心導体L1,L2とを有する)と、第一及び第二の整合コンデンサが形成された多層基板10と、中心導体組立体3及び多層基板10を収容し、マザーボードと接続する6つの外部端子IN(P1)、OUT(P2)、GNDが一体的に形成された樹脂製下ケース(単に「外部端子一体型樹脂製下ケース」という)25と、フェライト板5に直流磁界を印加する永久磁石30と、永久磁石30を収容して磁気回路を形成する磁性金属製上ケース22とを有する。第一及び第二の中心導体L1,L2は、一体的なフレキシブル配線板FKにおいて絶縁性基板KBの両面に形成された帯状導体パターンにより構成されている。フェライト板5は方形に限定されず、円形や他の多角形状でも良い。なおこの2ポートアイソレータの等価回路は図17に示すものと同じなので、説明を省略する。
図1及び2に示すように、第一及び第二の中心導体L1,L2は、フレキシブル配線板FKにおいて、絶縁性基板KBを介してほぼ90°の角度で交差する帯状導体パターン(例えば金属箔)により構成されている。第一の中心導体L1は、3本の並列の金属箔と、3本の金属箔が連結した端部L1a1、L1a2とからなる。第二の中心導体L2は端部L2a1、L2a2を有する1本の金属箔からなる。このような形状により、第一の中心導体L1のインダクタンスは第二の中心導体L2のインダクタンスより小さい。各端部L1a1、L1a2、L2a1、L2a2は絶縁性基板KBの縁より僅かに延出している。
第一及び第二の中心導体L1,L2(帯状導体パターン)を形成する金属箔は銅、アルミニウム、銀等からなるが、中でも銅、特に電解銅が好ましい。電解銅箔は導電性が良いので低損失の2ポートアイソレータとすることができるだけでなく、屈曲性が良いので塑性変形に伴う破断が起こりにくい。
帯状導体パターン(金属箔)の厚さは10〜50μmが好ましい。帯状導体パターンが10μmより薄いと、フレキシブル配線板FKの折り曲げの際に破断するおそれがある。また50μmを超えるとフレキシブル配線板FKが厚くなるとともに、屈曲性も低下する。
帯状導体パターンの幅及び間隔は、インダクタンスの目標値により異なるが、それぞれ100〜300μmとするのが好ましい。帯状導体パターンの間隔は全て同じで良いが、部分的に変えても良い。例えば図12に示すように、一端の間隔を狭くし、他端の間隔を広くしても構わない。
絶縁性基板KBは樹脂フィルム等の可撓性絶縁部材であるのが好ましい。樹脂フィルムは、ポリイミド、ポリエーテルイミド、ポリアミドイミド等のポリイミド類、ナイロン等のポリアミド類、ポリエチレンテレフタレート等のポリエステル類等からなるのが好ましい。中でも、耐熱性及び誘電損失の観点から、ポリアミド類及びポリイミド類が好ましい。
絶縁性基板KBの厚さは特に限定されないが、10〜50μmが好ましい。絶縁性基板KBが10μmより薄いと、絶縁性基板KBの耐屈曲性が不十分である。また絶縁性基板KBが50μmより厚いと、第一及び第二の中心導体L1,L2の結合が低く、フレキシブル配線板が厚くなりすぎる。
フレキシブル配線板FKはフォトリソグラフィ法により高精度に形成することができる。具体的には、絶縁性基板KBの両面に形成された金属箔上に感光性レジストを塗布した後パターニング露光し、第一及び第二の中心導体L1、L2を形成する部分以外のレジスト膜を除去し、ケミカルエッチングにより金属箔を除去することにより帯状導体パターンを形成する。残ったレジスト膜を除去した後、第一及び第二の中心導体L1、L2の端部L1a1,L1a2,L2a1、L2a2が絶縁性基板KBの縁より延出するように、絶縁性基板KBの不要部分をレーザ又はケミカルエッチング(ポリイミドエッチング)により除去する。その後必要に応じて、防錆、半田付け性、電気的特性等を向上させるため、帯状導体パターンに変色防止処理や、Ni、Au、Ag等の電気めっきを施す。
第一及び第二の中心導体L1,L2の交差角のばらつきは2ポートアイソレータの入出力インピーダンスのばらつきの原因になるが、フレキシブル配線板FKにより構成した第一及び第二の中心導体L1,L2は加工精度が良いので、交差角のばらつきがない。
図3に示すフレキシブル配線板FKは、図2で示すフレキシブル配線板FKに接着剤層SKを加えたものである。接着剤層SKによりフレキシブル配線板FKをフェライト板5に貼り付けることができる。接着剤層SKは、熱硬化性樹脂及び熱可塑性樹脂のいずれでも良い。接着剤層SKは、例えばフレキシブル配線板FKの裏面[図1(b) に示す]に接着剤層SKを有するカバーレイフィルムを接着剤層SKを下にして重ね、上面[図1(a) に示す]に接着剤層を有さないカバーレイフィルムを重ね、約100〜180℃の温度及び約1〜5 MPaの圧力で約1時間プレスすることにより、フレキシブル配線板FKに一体的に形成することができる。接着剤層SKは、第一の中心導体L1の全面、絶縁性基板KBの裏面のうち第一の中心導体L1で覆われていない部分、及び第二の中心導体L2の端部L2a1、L2a2の全面に形成される。カバーレイは、フレキシブル配線板FKをフェライト板5に貼り付ける際に取り除く。接着剤層SKは、接着剤をスプレー塗布したり印刷したりして形成することもできる。
2.5 mm角の2ポートアイソレータに用いるフレキシブル配線板FKは、例えば平面視2 mm×2 mmの範囲に収まる大きさに形成する。このように小さなフレキシブル配線板FKを一枚毎形成するのは実用的ではないので、複数のフレキシブル配線板をフレームに連接した状態で形成するのが好ましい。絶縁性基板KBの周辺部は中心導体の端部を延出させるために取り除かれるので、フレームとの接続は帯状導体パターンの端部で行う。従って、まずフレームを介して連接された複数のフレキシブル配線板FKを形成し、帯状導体パターンをフレームから切り離すことにより個々のフレキシブル配線板FKとする。なお工数は増加するが、絶縁性基板KBを一部残して、これをフレームに連接し、後で切り離しても良い。
図7(a) 及び7(b) はそれぞれ中心導体組立体3の主面及び裏面を示し、図8及び9は中心導体組立体3の端部を示す。本実施例では、フレキシブル配線板FKは方形フェライト板5上に配置され、第一及び第二の中心導体L1,L2の端部L1a1,L1a2,L2a1、L2a2はフェライト板5の側面に沿って折り曲げられている。折り曲げられた中心導体L1,L2の端部L1a1,L1a2,L2a1、L2a2はフェライト板5の裏面まで延在しない寸法を有する。良好な屈曲性を有する銅箔により形成した場合、中心導体L1,L2は折り曲げられたときにスプリングバックが少ない。また接着剤層SKを有するフレキシブル配線板FKの場合、中心導体L1,L2の端部L1a1,L1a2,L2a1、L2a2をフェライト板5の側面に密着させることができる。また中心導体が細い帯状導体パターンからなる場合、半田面積を確保するために端部を幅広にするのが好ましい。
図10及び図11はフレキシブル配線板FKの他の例を示す。これらの例では、第一及び第二の中心導体L1,L2の交差角は90°から僅かにずれている。第一及び第二の中心導体L1,L2の交差角により入出力インピーダンスが変化し、2ポートアイソレータの最適動作を得る磁界も変化する。そのため、永久磁石30の磁気特性及び形状を考慮して、第一及び第二の中心導体L1,L2の交差角を80〜110°の範囲で設定するのが好ましい。この場合でも、第一及び第二の中心導体L1,L2を一体的なフレキシブル配線板FKとして形成するため、交差角の変更を高精度に行うのが容易である。
フェライト板5はガーネット構造を有し、YIG(イットリウム・鉄・ガーネット)等からなる。YIGのYの一部をGd,Ca,V等で置換しても良く、Feの一部をAl,Ga等で置換しても良い。周波数帯によってはNi系フェライト板でも良い。
多層基板10は、例えば図6に示すセラミック積層体である。セラミック積層体は、誘電体セラミックとバインダーからなる各セラミックグリーンシート100a〜100e(ドクターブレード法等により所定の厚さに成形)に、整合コンデンサ用電極パターン11〜14及びグランド電極パターンGNDを印刷し、積層、圧着した後、焼結することにより形成される。
誘電体セラミックとしては低温焼結性誘電体セラミック組成物が好ましく、これには、(a) Al2O3、SiO2及びSrOを主成分とし、CaO、PbO、Na2O及びK2Oの副成分とするもの、(b) Al2O3を主成分とし、MgO、SiO2及びGdOを副成分とするもの、及び(c) Al2O3、SiO2、SrO及びTiを主成分とし、Bi2O3を副成分とするもの等がある。
多層基板10の積層数は、第一及び第二の整合コンデンサCi,Cfの容量値に応じて適宜変更可能である。整合コンデンサ用電極パターンは、ビアホール電極(図中に黒丸で示す)により導通する。
図6に示すように、多層基板10の裏面に形成された第一の端子GT1,第二の端子GT2及びグランド電極GNDは、外部端子一体型樹脂製下ケース25に形成された端子(例えば、後述する第一及び第二の端子TT1,TT2)に半田接続し、外部端子(IN,OUT,GND)と電気的に接続する。多層基板10の上面には、第一及び第二の中心導体L1,L2の一端部(共通電極)L1a2,L2a2と接続する第一のパッド15、及び第一及び第二の中心導体L1,L2の他端部L1a1,L2a1と接続する第二及び第三のパッド17,18が印刷されている。
本実施例の多層基板10は、5層のセラミックグリーンシート100a〜100eを積層してなる。グリーンシート100a〜100eには導電ペーストの印刷により電極パターンが形成される。各層の電極パターンは、各層の貫通孔に導電ペーストを充填することにより形成したビアホール電極40a〜40pを介して電気的に接続され、多層基板10の裏面に形成されたグランド電極GND及び第一及び第二の端子GT1,GT2と適宜接続される。
最下層のセラミックグリーンシート100aにはビアホール電極40n、40o、40pと電極パターン11が形成され、電極パターン11は複数のビアホール電極40nを介して裏面のグランド電極パターンGNDと接続する。セラミックグリーンシート100bにはビアホール電極40k、40l、40mと電極パターン12が形成され、電極パターン11,12は第二の整合コンデンサCfを構成する。セラミックグリーンシート100cにはビアホール電極40h、40i、40jと電極パターン13が形成され、その上のセラミックグリーンシート100dにはビアホール電極40e、40f、40gと電極パターン14が形成されている。電極パターン12と電極パターン14はビアホール電極40g、40jを介して接続され、電極パターン13との間で第一の整合コンデンサCiを構成する。最上層のセラミックグリーンシート100eには、ビアホール電極40a、40b、40c、40d、第一〜第三のパッド15,17,18、接続部19、及び抵抗Rが形成されている。
本実施例では、第一及び第二の整合コンデンサCi,Cfのホット側電極パターンの少なくとも一部を共通の電極パターンにより形成し、電極パターンの数を低減している。また共通の電極パターンを、多層基板に形成したビアホール電極を介して前記共通電極と接続しているので、第一の中心導体L1と第一の整合コンデンサCiを接続する導体、及び第二の中心導体L2と第二の整合コンデンサCfを接続する導体が短い。これにより共振電流の経路が短くなり、接続導体による損失が低減される。
抵抗Rは、ルテニウム等を含有する導電ペーストの印刷により形成することができる。抵抗Rを多層基板10の内層に印刷しても良く、またチップ抵抗を多層基板10に実装しても良い。多層基板10の外面に現れる電極パターンは、半田接続に耐える耐熱性を有するようにめっき処理するのが好ましい。めっきは、Niめっき又はNi-Pめっきの下地層と、半田又はAuめっきの上層とからなるのが好ましい。
図14に示すように、多層基板10の第二のパッド17上に中心導体組立体3の第一の中心導体L1の端部L1a1が位置するように、多層基板10上に中心導体組立体3を配置し、端部L1a1と第二のパッド17とをリフロー等の手段を用いて半田Sdで接続する。このような接続方法を全てのパッド15,17,18に対して行うことにより、中心導体組立体3の側面に設けられた第一及び第二の中心導体L1,L2の端部L1a1,L1a2,L2a1、L2a2と第一〜第三のパッド15,17,18とが強固に接続される。
図13に示すように6つの外部端子IN(P1),OUT(P2)及びGNDを備えた樹脂製下ケース25は、各部品を収容するとともに磁気ヨークとしても機能する。下ケース25は、底部及びそこから一体的に立ち上がる二つの側壁を構成する磁性金属部(下ヨークを形成する)と、6つの外部端子を保持する他の二つの側壁を構成する樹脂部(図中斜線で示す)とからなる。磁性金属部は、冷間圧延鋼板(SPCC),42アロイ(Ni42-Febal合金),Fe-Co合金等により形成するのが好ましい。42アロイは耐酸化性に優れている。樹脂部は液晶ポリマーやポリフェニレンサルファイド等の高耐熱性熱可塑性エンジニアリングプラスチックにより形成するのが好ましい。
下ケース25の磁性金属部及び樹脂部はインサート成形法等により一体化的に形成する。例えば磁性金属シートを、下ヨーク部とともに外部端子IN(P1)及びOUT(P2)がフレームに連結した形状に打ち抜き、下ヨーク部を折り曲げる。下ヨーク部、外部端子及びフレームの一体品を金型内に配置し、熱可塑性樹脂を用いてインサート成形し、最後にフレームを切除する。下ヨークの一部を外部端子GNDとする。本実施例では、下ヨーク及び4つの外部端子GNDを一枚の金属板から打ち抜きにより一体的に形成するが、外部端子IN(P1)及びOUT(P2)を別の金属シートにより形成しても良い。
外部端子一体型樹脂製下ケース25の平坦な内底面には、下ヨークと第一及び第二の端子TT1,TT2が露出している。下ケース25の内底面上に多層基板10を配置し、多層基板10の裏面に形成されたグランド電極GNDと下ヨークの内底面とを半田接続し、かつ多層基板10の第一及び第二の端子GT1,GT2と下ケース25の第一及び第二の端子TT1,TT2とをそれぞれ半田接続する。
磁性金属シートは約70〜300μmに冷間圧延又は熱間圧延された薄板であり、表面に電気抵抗率が5.5μΩ・cm以下、好ましくは3.0μΩ・cm、より好ましくは1.8μΩ・cm以下の高導電性金属皮膜が形成されている。高導電性金属皮膜の厚さは0.5〜25μm、好ましくは0.5〜10μm、より好ましくは1〜8μmである。
高導電性金属皮膜は、銀、銅、金、アルミニウム又はこれらの合金からなる。高導電性金属皮膜は高周波電流のアース端子への経路となり、高周波信号の伝送効率を高めるとともに、外部との相互干渉を抑制して損失を低減する。
下ヨークと磁気回路を構成する上ケース22は、下ヨークと同様に磁性金属により形成するのが好ましい。両者の磁性金属は同じでも異なっていても良い。上ケース22の表面は、下ヨークと同様に高導電性金属皮膜で覆うのが好ましい。
上ケース22に収容される永久磁石30は、コスト及びフェライト板5との相性の観点から、フェライト板磁石(基本組成:SrO・nFe2O3)が好ましい。特に好ましいフェライト板磁石は、Sr及び/又はBaの一部をR元素(Yを含む希土類元素の少なくとも1種)で置換し、Feの一部をM元素(Co、Mn、Ni及びZnからなる群から選ばれた少なくとも1種)で置換したマグネトプランバイト型結晶構造を有するフェライト板磁石である。このフェライト板磁石は高い磁束密度を有するので、2ポートアイソレータの小型化及び薄型化を可能にする。
上ケース22の四隅に形成された切り欠き部22a〜22dは、下ケース25の四隅に形成された樹脂柱状部を受承するので、上ケース22と下ケース25とを正確に組み合わせることができる。下ヨークの一側壁と上ケース22の一側壁とを半田又は接着剤により固定し、下ヨークの他側壁と上ケース22の他側壁を接着剤により固定するのが好ましい。このように上下ヨークを電気的に絶縁することにより、中心導体に流れる電流により上ケース22に誘導電流が流れないようにし、2ポートアイソレータの挿入損失特性の劣化を防止する。
本発明の好ましい実施例による2ポートアイソレータは2.5 mm×2.5 mm×1.2 mmの外形寸法を有し、1.3 mm×1.3 mm×0.2 mmの外形寸法を有するフェライト板5を具備し、1920〜1980 MHzの周波数に対応する。この2ポートアイソレータの挿入損失の評価を行ったところ、1920〜1980 MHzの周波数で、中心導体として銅箔をフェライト板に巻きつけた3.2 mm角の2ポートアイソレータと同程度であることが分った。
この2ポートアイソレータを半田付けした基板をアルミダイキャスト治具にねじ止めし、1.8 mmの高さからコンクリート上に100回自由落下させた。自由落下試験の終了後、中心導体組立体3と多層基板10との接合状態を拡大鏡で観察した結果、第一及び第二の中心導体L1,L2の端部L1a1,L1a2,L2a1、L2a2と多層基板10の第一〜第三のパッド15,17,18との接続部に剥離は見られなかった。またミリオーム計を用いて多層基板10の第二のパッド17と外部端子一体型樹脂製下ケース25の端子電極GNDとの間の導通試験を行った結果、直流抵抗の増加は見られなかった。
以上本発明を添付図面を参照して説明したが、本発明はそれらに限定されず、種々の変更が可能である。例えば、第一及び第二の中心導体L1,L2の形状は図示のものに限定されず、本発明の思想の範囲内でインダクタンスの目標値に応じて適宜変更可能である。

Claims (5)

  1. 第一の入出力ポートと第二の入出力ポートとの間に接続された第一の中心導体と、第二の入出力ポートとアースとの間に接続された第二の中心導体とをフェライト板上に配置した中心導体組立体を有する2ポートアイソレータであって、前記第一及び第二の中心導体は、絶縁性基板の両面に形成された2つの帯状導体パターンからなり、前記帯状導体パターンは絶縁状態で所定の角度で交差し、それぞれの両端部は前記絶縁性基板の縁より延出するとともに、前記フェライト板の側面を覆うように折り曲げられていることを特徴とする2ポートアイソレータ。
  2. 請求項1に記載の2ポートアイソレータにおいて、前記帯状導体パターンを有する絶縁性基板は一体的なフレキシブル配線板を構成し、前記フレキシブル配線板の一面には接着剤層が形成されており、もって前記フェライト板に貼付けられることを特徴とする2ポートアイソレータ。
  3. 請求項2に記載の2ポートアイソレータにおいて、前記フレキシブル配線板は、絶縁性基板の両面に金属箔が形成された複合シートを用い、フォトリソグラフィ法により各面の前記金属箔を所定の形状の帯状導体パターンとすることにより形成されたものであることを特徴とする2ポートアイソレータ。
  4. 請求項1〜3のいずれかに記載の2ポートアイソレータにおいて、前記絶縁性基板は、少なくとも前記第一及び第二の中心導体の交差部を支持する大きさで、かつ前記フレキシブル配線板が配置される前記フェライト板の主面より小さいことを特徴とする2ポートアイソレータ。
  5. 請求項1〜4のいずれかに記載の2ポートアイソレータにおいて、前記中心導体組立体を搭載する多層基板を備え、前記多層基板の一方の主面には、前記第一の中心導体の一端及び前記第二の中心導体の一端がともに接続する第一のパッドと、前記第一の中心導体の他端が接続する第二のパッドと、前記第二の中心導体の他端が接続する第三のパッドとが形成され、前記第一のパッドは前記第二の入出力ポートに接続され、前記第二のパッドは前記第一の入出力ポートに接続され、前記第三のパッドはアースに接続されることを特徴とする2ポートアイソレータ。
JP2007540994A 2005-10-18 2006-10-17 2ポートアイソレータ Pending JPWO2007046393A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005303137 2005-10-18
JP2005303137 2005-10-18
PCT/JP2006/320682 WO2007046393A1 (ja) 2005-10-18 2006-10-17 2ポートアイソレータ

Publications (1)

Publication Number Publication Date
JPWO2007046393A1 true JPWO2007046393A1 (ja) 2009-04-23

Family

ID=37962486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540994A Pending JPWO2007046393A1 (ja) 2005-10-18 2006-10-17 2ポートアイソレータ

Country Status (5)

Country Link
US (1) US20090219106A1 (ja)
JP (1) JPWO2007046393A1 (ja)
KR (1) KR101307284B1 (ja)
CN (1) CN101292392A (ja)
WO (1) WO2007046393A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102802393B (zh) * 2012-07-30 2015-09-09 宁波兴瑞电子科技股份有限公司 天线隔离器
CN103237188B (zh) * 2012-11-22 2016-05-04 江苏华兴电子有限公司 高频头组件
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN113555655B (zh) * 2021-09-03 2022-09-02 南京机电职业技术学院 一种集总参数环行器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52134349A (en) * 1976-05-03 1977-11-10 Motorola Inc Broad band twooterminal isolator
JPH07326907A (ja) * 1994-05-31 1995-12-12 Tokin Corp 非可逆回路素子
JPH09232818A (ja) * 1995-12-13 1997-09-05 Murata Mfg Co Ltd 非可逆回路素子
JP2002246812A (ja) * 2001-02-22 2002-08-30 Murata Mfg Co Ltd 中心電極組立体、非可逆回路素子及び通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3682642B2 (ja) * 1999-06-28 2005-08-10 株式会社村田製作所 非可逆回路素子及びその製造方法
JP3528771B2 (ja) * 2000-08-25 2004-05-24 株式会社村田製作所 中心電極組立体の製造方法
US6900704B2 (en) * 2002-06-27 2005-05-31 Murata Manufacturing Co., Ltd. Two-port isolator and communication device
US6965276B2 (en) * 2002-07-04 2005-11-15 Murata Manufacturing Co., Ltd. Two port type isolator and communication device
JP3858853B2 (ja) * 2003-06-24 2006-12-20 株式会社村田製作所 2ポート型アイソレータ及び通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52134349A (en) * 1976-05-03 1977-11-10 Motorola Inc Broad band twooterminal isolator
JPH07326907A (ja) * 1994-05-31 1995-12-12 Tokin Corp 非可逆回路素子
JPH09232818A (ja) * 1995-12-13 1997-09-05 Murata Mfg Co Ltd 非可逆回路素子
JP2002246812A (ja) * 2001-02-22 2002-08-30 Murata Mfg Co Ltd 中心電極組立体、非可逆回路素子及び通信装置

Also Published As

Publication number Publication date
US20090219106A1 (en) 2009-09-03
KR101307284B1 (ko) 2013-09-11
KR20080057315A (ko) 2008-06-24
WO2007046393A1 (ja) 2007-04-26
CN101292392A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
JP4849269B2 (ja) 非可逆回路素子
JP5082858B2 (ja) 非可逆回路素子
US7679470B2 (en) Nonreciprocal circuit device
US20060022766A1 (en) High frequency circuit module having non-reciprocal circuit element
JP3858853B2 (ja) 2ポート型アイソレータ及び通信装置
JPWO2007046393A1 (ja) 2ポートアイソレータ
US6741478B2 (en) Compact electronic circuit unit having circulator, manufactured with high productivity
KR20010090579A (ko) 비가역 회로소자 및 이를 사용한 무선 통신기기
JP4947289B2 (ja) 非可逆回路素子
JP5440748B1 (ja) 高周波モジュール
US6965277B2 (en) Two-port non-reciprocal circuit device, composite electronic component, and communication apparatus
JP3548822B2 (ja) 非可逆回路素子および通信装置
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
JP4423619B2 (ja) 非可逆回路素子
JP2008092147A (ja) 非可逆回路素子、その製造方法及び通信装置
JP2006020052A (ja) 2ポートアイソレータ
JP4193759B2 (ja) 非可逆回路素子及び通信装置
JP2004015430A (ja) 2ポート型非可逆回路素子および通信装置
JP2012235418A (ja) 非可逆回路素子
JP4457335B2 (ja) 非可逆回路素子
JP4631754B2 (ja) 非可逆回路素子及び通信装置
US7859357B2 (en) Non-reciprocal circuit device
JP2004193904A (ja) 2ポート型アイソレータ、2ポート型アイソレータの製造方法および通信装置
JP2004328476A (ja) 非可逆回路素子及び通信装置
JP2005033275A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626