JP2005033275A - 非可逆回路素子 - Google Patents

Abstract

【課題】３つの中心導体を積層した基板を具えると共に、第１乃至第３整合用コンデンサ及び終端抵抗を前記基板に重ねて配備し、然も、３つの中心導体を第１乃至第３整合用コンデンサ及び終端抵抗に簡易な組立作業により接続可能な非可逆回路素子の構造を提供する。
【解決手段】本発明に係る非可逆回路素子は、上シールド板１１と下シールド板１２とを組み合せて、磁気閉回路を形成し、該磁気閉回路内に、永久磁石１３、中心導体積層基板を具えた磁性組立体２を配備し、下シールド板１２の裏面に対向して、第１乃至第３整合用コンデンサ５１、５２、５３、終端抵抗５５及び接続部材６を配備して構成されている。該接続部材６は、入力端子６０及び出力端子６３を具えると共に、中心導体積層基板３の中心導体３１、３２、３３と第１乃至第３整合用コンデンサ５１、５２、５３及び終端抵抗５５を接続すべき第１乃至第３の信号線路を有している。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＶＨＦ、ＵＨＦ、ＳＨＦ等の無線周波数帯域の伝送回路に用いられるアイソレータ、サーキュレータなどの非可逆回路素子に関するものである。
【０００２】
【従来の技術】
従来、携帯電話機においては、図２４に示す如く、送信回路の増幅器ＰＡと送受信アンテナとの間にアイソレータを配備して、アンテナから増幅器ＰＡに戻ってくる反射信号を吸収して増幅器ＰＡを保護し、更には、増幅器ＰＡの負荷インピーダンスを安定させて、アンテナのインピーダンス変動に拘わらず増幅器ＰＡの安定動作を図ることが行なわれている（例えば非特許文献１参照）。
アイソレータは、信号の伝送方向には減衰量が極めて小さく、逆方向には減衰量が極めて大きい特性を有している。
【０００３】
ところで、近年の受動部品の小型化に伴って、受動部品を表面実装したマイクロ波装置の小型化が急速に進んでおり、この様な状況の下、マイクロ波非相反素子である集中定数型アイソレータの小型化が望まれている。
上述の如き要求に対して、例えば図２５に示すアイソレータが提案されている（特許文献１参照）。該アイソレータは、磁性体金属からなるシールドボックス（９）と磁性体金属からなる下シールド板（９０）とを組み合せて磁気閉回路を形成し、該磁気閉回路内に、永久磁石（９２）及び磁性組立体（９３）を配備すると共に、下シールド板（９０）の裏面に対向させて、回路基板（９１）を配備して構成されている。
【０００４】
磁性組立体（９３）は、フェライトからなる直方体状の磁性体（９４）と、該磁性体（９４）の周囲に巻き付けられた３枚の中心導体（９５）（９６）（９７）とから構成されている。これらの中心導体（９５）（９６）（９７）は、絶縁シート（図示省略）を介して互いに重ねられると共に、磁性体（９４）の表面にて１２０度の角度で交差させて配置され、各中心導体（９５）（９６）（９７）の両端は、磁性体の裏面を含む平面上にて外方に突出している。
【０００５】
回路基板（９１）には、下シールド板（９０）と対向する位置にアース部（１００）が形成されると共に、該アース部（１００）の周囲に、第１乃至第３の整合用コンデンサ（９８ａ）（９８ｂ）（９８ｃ）が配置されている。又、第１整合用コンデンサ（９８ａ）に連結して外部接続用の入力端子（１０１）が形成されると共に、第２整合用コンデンサ（９８ｂ）に連結して外部接続用の出力端子（１０２）が形成され、更に第３整合用コンデンサ（９８ｃ）に連結して終端抵抗（９９）が配備されている。前記３枚の中心導体（９５）（９６）（９７）の一方の端部は第１乃至第３整合用コンデンサ（９８ａ）（９８ｂ）（９８ｃ）にそれぞれ接合されると共に、１枚の中心導体（９７）の一方の端部は終端抵抗（９９）に接合され、他の２枚の中心導体（９５）（９６）の一方の端部は、入力端子（１０１）及び出力端子（１０２）にそれぞれ接合されている。又、第１乃至第３中心導体（９５）（９６）（９７）の他方の端部は、アース部（１００）に接合されている。
【０００６】
上記アイソレータにおいては、第１乃至第３整合用コンデンサ（９８ａ）（９８ｂ）（９８ｃ）及び終端抵抗（９９）が磁気閉回路の下方に配備されているので、磁気閉回路の配置スペースを小さくすることが出来、これによってアイソレータ全体を小型化することが可能である。
【０００７】
ところで、上述のアイソレータにおいて、中心導体の交差角度は、アイソレータの特性を左右する重要な要素であり、例えば１２０度が最適値となる。
しかしながら、磁性体の周囲に３枚の中心導体を巻き付ける作業においては、特に左右の中心導体を磁性体の側面に密着させて折り曲げることにより、磁性体の表面に伸びる導体部分の傾斜角度を規定していたので、中心導体の交差角度を上述の如き高精度に設定することは困難であった。
【０００８】
そこで、所定の傾斜角度を有する３つの中心導体をそれぞれ矩形状の誘電シートに印刷して、これらの誘電シートを積層することによって１体の中心導体積層基板を構成することが提案されている（特許文献２参照）。
この様な中心導体積層基板を装備したアイソレータによれば、その組立工程において、各中心導体が印刷された誘電シートを積層することにより、３つの中心導体が所定の角度で正確に交差するので、磁性組立体の組立精度が向上すると共に、組立作業の効率が向上する。
【０００９】
【特許文献１】
特開２００２−２６１５１３号公報［Ｈ０１Ｐ１／３６］
【特許文献２】
特開１１−２９８２０７号公報［Ｈ０１Ｐ１／３８３］
【非特許文献１】
雑誌「電子材料」１９９４年４月号第９６頁〜第９８頁
【００１０】
【発明が解決しようとする課題】
上述の如く、第１乃至第３整合用コンデンサ及び終端抵抗を磁気閉回路の下方に重ねて配備する構成によってアイソレータの小型化が可能となり、中心導体積層基板を配備する構成によって組立精度の向上が可能となるが、これら２つの構成を共に採用せんとした場合、中心導体積層基板と第１乃至第３整合用コンデンサ及び終端抵抗とは互いに離間することとなるため、両者を電気的に接続するための適切な接続構造が必要となる。しかしながら、この様な接続構造についてはこれまでに知られていない。例えば、両者を複数本のリード線を用いて接続することが考えられるが、これによってアイソレータの組立作業が煩雑となる問題がある。
そこで本発明の目的は、３つの中心導体を積層した基板を具えると共に、第１乃至第３整合用コンデンサ及び終端抵抗を前記基板に重ねて配備し、然も、３つの中心導体を第１乃至第３整合用コンデンサ及び終端抵抗に簡易な組立作業によって接続することが出来る非可逆回路素子の構造を提供することである。
【００１１】
【課題を解決する為の手段】
本発明に係る非可逆回路素子においては、磁気シールドされた空間の内部に永久磁石（１３）が配置されると共に、該永久磁石（１３）の裏面に重ねて磁性組立体（２）が配備され、該磁性組立体（２）は、中心導体積層基板（３）と磁性体（４）とを重ね合わせて構成され、中心導体積層基板（３）は、所定の交差角度で積層された第１乃至第３の中心導体（３１）（３２）（３３）を具え、中心導体積層基板（３）の裏面に、第１乃至第３中心導体（３１）（３２）（３３）とそれぞれ繋がる第１乃至第３の導体端子部が形成され、磁性組立体（２）の裏面に対向して、第１乃至第３の整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）が同一平面上に配置されると共に、第１乃至第３の信号線路と外部接続用の入力端子（６０）及び出力端子（６３）を有する電気接続体が配備されている。中心導体積層基板（３）の第１導体端子部は、電気接続体の第１信号線路を介して第１整合コンデンサ（５１）及び入力端子（６０）に接続され、第２導体端子部は、第２信号線路を介して第２整合コンデンサ（５２）及び出力端子（６３）に接続され、第３導体端子部は、第３信号線路を介して第３整合コンデンサ（５３）及び終端抵抗（５５）に接続されている。
【００１２】
本発明に係る非可逆回路素子は、永久磁石（１３）、磁性組立体（２）、第１乃至第３整合用コンデンサ（５１）（５２）（５３）、終端抵抗（５５）及び電気接続体を組み立てて構成される１つの組立体であって、電気接続体は、その１つの構成要素として組立体に組み込まれることにより、中心導体積層基板（３）の第１乃至第３中心導体（３１）（３２）（３３）を第１乃至第３の整合用コンデンサ（５１）（５２）（５３）、終端抵抗（５５）、外部接続用の入力端子（６０）及び出力端子（６３）に接続するものであるので、非可逆回路素子の一連の組立作業によって電気的接続も行なわれることになる。
【００１３】
具体的構成において、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）は、前記磁気シールドされた空間の外部に配備されている。
該具体的構成によれば、磁気シールドされた空間内に永久磁石（１３）及び磁性組立体（２）のみを配備すればよいので、磁気シールドすべき空間は、永久磁石（１３）及び磁性組立体（２）が占める容積まで狭くなる。
【００１４】
又、具体的構成において、永久磁石（１３）及び磁性組立体（２）は、一対のシールド板（１１）（１２）によって狭持され、両シールド板（１１）（１２）の間に前記磁気シールドされた空間が形成されている。
該具体的構成においては、磁性組立体（２）と第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の間に下シールド板（１２）が介在することになるが、電気接続体によって、下シールド板（１２）を迂回する第１乃至第３信号線路を構成することにより、第１乃至第３中心導体（３１）（３２）（３３）を、第１乃至第３整合用コンデンサ（５１）（５２）（５３）、終端抵抗（５５）、入力端子（６０）及び出力端子（６３）に接続することが出来る。
【００１５】
他の具体的構成において、電気接続体は、接続部材（６）によって構成され、該接続部材（６）は、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の配置面と平行に拡がる底板（７）と、該底板（７）の両端部に突設されて中心導体積層基板（３）の裏面に至る一対の側板（８）（８）とから構成され、前記第１乃至第３信号線路はそれぞれ、一対の側板（８）（８）及び底板（７）に形成された垂直線路部と、底板（７）に形成された水平線路部とを有している。
或いは、電気接続体は、第１接続部材（６１）と第２接続部材（６２）とから構成され、第１接続部材（６１）は、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の配置面と平行に拡がる底板（７０）と、該底板（７０）の両端部に突設された一対の中間板（８１）（８１）と、該中間板（８１）（８１）の表面に突設されて中心導体積層基板（３）の裏面に至る一対の側板（８０）（８０）とから構成されており、第２接続部材（６２）は平板状を呈して、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の表面に対向している。前記第１乃至第３信号線路はそれぞれ、第１接続部材（６１）の一対の側板（８０）（８０）、一対の中間板（８１）（８１）及び底板（７０）に形成された垂直線路部と、一対の中間板（８１）（８１）に形成された第１水平線路部と、第２接続部材（６２）に形成された第２水平線路部とを有している。
【００１６】
上記具体的構成によれば、第１乃至第３信号線路がそれぞれ垂直線路部と水平線路部によって形成されるので、製造工程におけるこれらの信号線路の形成が容易なものとなる。
【００１７】
例えば、垂直線路部は、前記接続部材（６）の一対の側板（８）（８）に形成された接続端子部から底板（７）の裏面までを貫通するスルーホール（６６）と、該スルーホール（６６）の内周面を覆う導体層とから構成することが出来、その作製には、従来より回路基板の層間接続構造として知られているスルーホールによる接続技術を採用することが出来る。
又、水平線路部は、前記底板（７）の表面に帯状の導体層を形成して構成することが出来、その作製には、従来よりプリント配線基板の配線構造として知られているエッチングによる薄膜形成技術を採用することが出来る。
【００１８】
【発明の効果】
本発明に係る非可逆回路素子によれば、中心導体積層基板を具えた構造によって組立精度の向上が可能であると共に、第１乃至第３整合用コンデンサ及び終端抵抗を前記基板に重ねて配備した構造によって小型化が可能であり、然も、電気的接続に組立体の１構成要素として電気接続体を採用した構造により組立工程の簡易化が実現される。
【００１９】
【発明の実施の形態】
以下、本発明をアイソレータに実施した形態につき、図面に沿って具体的に説明する。
第１実施例
本実施例のアイソレータ（１）は、図１〜図３に示す如く、磁性体金属からなるＵ字状の上シールド板（１１）と磁性体金属からなるＵ字状の下シールド板（１２）とを組み合せて、磁気閉回路を形成し、該磁気閉回路内に、永久磁石（１３）、磁性組立体（２）を配備し、下シールド板（１２）の裏面に対向して、第１乃至第３整合用コンデンサ（５１）（５２）（５３）が形成されたコンデンサ基板（５）と、接続素子（５４）及び終端抵抗（５５）とを同一面上に配備し、更にコンデンサ基板（５）の裏面に対向して、第１乃至第３整合用コンデンサ（５１）（５２）（５３）、接続素子（５４）及び終端抵抗（５５）を包囲するＵ字状の接続部材（６）を配備しており、これらの構成部材が１体化されて１つの組立体を構成している。又、接続部材（６）の裏面には、外部接続用の入力端子（６０）及び出力端子（６３）が形成されている。
【００２０】
磁性組立体（２）は、フェライトからなる直方体状の磁性体（４）と、該磁性体（４）の表面に配置された中間板状の中心導体積層基板（３）とから構成されている。中心導体積層基板（３）は、互いに電気絶縁されて積層された第１乃至第３中心導体（３１）（３２）（３３）を具え、これらの中心導体（３１）（３２）（３３）は、中心導体積層基板（３）の中央部で１２０度に交差している。
図６に示す如く、中心導体積層基板（３）の裏面には、第１中心導体（３１）の両端部に一対の導体端子部ａ、ｆが形成され、第２中心導体（３２）の両端部一対の導体端子部ｃ、ｄが形成され、更に第３中心導体（３３）の両端部に一対の導体端子部ｂ、ｅが形成されている。
又、図１に示す下シールド板（１２）の裏面は、銀からなる導電層（１６）によって覆われている。
【００２１】
接続部材（６）は、図９〜図１１に示す如く、底板（７）の両端部に一対の側板（８）（８）を突設して構成されている。両側板（８）（８）の表面には、前記中心導体積層基板（３）の導体端子部ａ〜ｆと対向する位置に、第１乃至第６接続端子部（６４ａ）〜（６４ｆ）が形成されている。又、接続部材（６）には、両側板（８）（８）の接続端子部（６４ａ）〜（６４ｆ）から底板（７）の裏面まで垂直に貫通する６本のスルーホール（６６）が形成されており、該スルーホール（６６）の内周面は、銅からなる導電層（図示省略）によって覆われている。
【００２２】
図９及び図１０に示す如く、底板（７）の表面には、該底板（７）の左側部から中央部に向けて伸びる帯状の第１金属層（７１）及び第２金属層（７２）が形成されており、第１接続端子部（６４ａ）から伸びるスルーホール（６６）が第１金属層（７１）の基端部と交叉すると共に、第３接続端子部（６４ｃ）から伸びるスルーホール（６６）が第２金属層（７２）の基端部と交叉している。又、底板（７）の右側部から中央部に向けて十字状の第３金属層（７３）が形成されており、第５接続端子部（６４ｅ）から伸びるスルーホール（６６）が第３金属層（７３）の基端部と交叉している。又、第３金属層（７３）には、第１金属層（７１）の近傍に、第１終端接続部（７４）が設けられている。更に、第１金属層（７１）の近傍には、素子接続部（７７）及び第２終端接続部（７９）が形成されている。底板（７）には、素子接続部（７７）及び第２終端接続部（７９）から底板（７）の裏面まで貫通するスルーホール（７５）が開設され、該スルーホール（７５）の内周面は、銅からなる導電層（図示省略）によって覆われている。
【００２３】
図１１に示す如く、底板（７）の裏面には、前記第１接続端子部（６４ａ）から伸びるスルーホール（６６）の開口縁に、外部接続用の入力端子（６０）が形成されると共に、前記第３接続端子部（６４ｃ）から伸びるスルーホール（６６）の開口縁に、外部接続用の出力端子（６３）が形成されている。
又、底板（７）の裏面は、入力端子（６０）の周囲と、出力端子（６３）の周囲と、前記第５接続端子部（６４ｅ）から伸びるスルーホール（６６）の開口の周囲とを除く領域に、導電層からなるアース部（７６）が形成されている。
【００２４】
斯くして、スルーホール（６６）の内周面に形成された導電層によって、第１接続端子部（６４ａ）が第１金属層（７１）及び入力端子（６０）と電気的に接続されると共に、第３接続端子部（６４ｃ）が第２金属層（７２）及び出力端子（６３）と電気的に接続され、更に第５接続端子部（６４ｅ）が第３金属層（７３）及びアース部（７６）と電気的に接続されている。又、第２、第４及び第６接続端子部（６４ｂ）（６４ｄ）（６４ｆ）は、アース部（７６）と電気的に接続されている。
更に素子接続部（７７）及び第２終端接続部（７９）も同様に、スルーホール（７５）の内周面に形成された導電層によってアース部（７６）と電気的に接続されている。
【００２５】
図１２に示す如く、コンデンサ基板（５）は平板状の誘電板（５ａ）を具え、該誘電板（５ａ）の表面に上面電極（５６）を形成すると共に裏面に第１乃至第３下面電極（５７）（５８）（５９）を形成して、前記第１乃至第３整合用コンデンサ（５１）（５２）（５３）を構成している。即ち、第１整合用コンデンサ（５１）は、上面電極（５６）に帯状の第１下面電極（５７）を対向させて形成され、第２整合用コンデンサ（５２）は、上面電極（５６）に帯状の第２下面電極（５８）を対向させて形成され、第３整合用コンデンサ（５３）は、上面電極（５６）にＴ字状の第３下面電極（５９）を対向させて形成されている。
又、終端抵抗（５５）及び接続素子（５４）は、コンデンサ基板（５）に近接して配備されており、終端抵抗（５５）の両端部は、第１乃至第３下面電極（５７）（５８）（５９）と同一平面上に配備されている。
【００２６】
上記アイソレータ（１）を構成する中心導体積層基板（３）の製造工程においては、先ず、図４に示す如く、扁平な絶縁板の表面に圧延銅を貼着してなる片面銅張板（３６）と、扁平な絶縁板の表面と裏面に圧延銅を貼着してなる両面銅張板（３７）とを作製して、両銅張板（３６）（３７）を互いに接着することにより、図５に示す積層基板（３０）を作製する。尚、両銅張板（３６）（３７）を接着する前に、両面銅張板（３７）表面の圧延銅にエッチング処理を施すことにより、第３中心導体（３３）を形成しておく。
【００２７】
次に図６に示す様に、積層基板（３０）の左右両側部に、スルーホールとなる貫通孔（３５）を３つずつ開設する。尚、積層基板（３０）の各側部に形成された３つの貫通孔（３５）（３５）（３５）の内、中央の貫通孔（３５）は中心導体（３３）の両端部を貫通させる。
その後、図７に示す如く、積層基板（３０）に銅鍍金処理を施すことにより、積層基板（３０）の表面と裏面、及び貫通孔（３５）の内周面を覆って、導電層を形成する。そして、貫通孔（３５）及びその開口縁を保護した状態で、積層基板（３０）にエッチング処理を施す。
最後に、積層基板（３０）の裏面に、貫通孔（３５）の内周面に形成された導電層を介して各中心導体（３１）（３２）（３３）の両端部と電気的に接続された導体端子部ａ〜ｆを形成する。
この結果、図６に示す中心導体積層基板（３）が得られ、該中心導体積層基板（３）においては、３つの中心導体（３１）（３２）（３３）の交差角度が高精度で１２０度に設定されることになる。
【００２８】
接続部材（６）の製造工程においては、図８及び図１０に示す如く、先ず、底板（７）の表面に鍍金処理を施した後、エッチング処理を施して、第１乃至第３金属層（７１）（７２）（７３）、両終端接続部（７４）（７９）及び素子接続部（７７）を形成する。
次に、図９に示す如く、底板（７）の両端部に一対の側板（８）（８）を固定する。そして、一対の側板（８）（８）の表面から底板（７）の裏面まで貫通するスルーホール（６６）を、各側板（８）に対して３つずつ開設すると共に、底板（７）の表面の素子接続部（７７）及び第２終端接続部（７９）から底板（７）の裏面までを貫通するスルーホール（７５）を開設した後、これらのスルーホール（６６）（７５）の内周面に銅鍍金処理を施して導電層を形成する。更に、図１１に示す如く、底板（７）の裏面に導電層からなるアース部（７６）を形成する。
【００２９】
最後に、図９に示す如く、一対の側板（８）（８）の表面に、各スルーホール（６６）の開口を包囲して接続端子部（６４ａ）〜（６４ｆ）を形成する。又、底板（７）の裏面に、第１接続端子部（６４ａ）から伸びるスルーホール（６６）の開口を包囲して入力端子（６０）を形成すると共に、第３接続端子部（６４ｃ）から伸びるスルーホール（６６）の開口を包囲して出力端子（６３）を形成する。
【００３０】
この様にして作製された接続部材（６）においては、両側板（８）（８）及び底板（７）に開設されたスルーホール（６６）の内周面を覆う導電層が、第１乃至第６接続端子部（６４ａ）〜（６４ｆ）から垂直下方に伸びる垂直線路部を形成すると共に、底板（７）の表面に形成された第１乃至第３金属層（７１）（７２）（７３）が水平線路部を形成しており、これによって、第１乃至第６接続端子部（６４ａ）〜（６４ｆ）は、垂直線路部と水平線路部とから構成される第１乃至第６の信号線路をそれぞれ有することになる。
【００３１】
上述の如く中心導体積層基板（３）及び接続部材（６）を作製した後、図１に示すアイソレータ（１）を組み立てる。組立においては、アイソレータ（１）を構成する複数の部品の接合面間にクリーム半田を介在させて、リフロー処理を施すことによって、これらの部品を互いに接合し一体化する。
【００３２】
これによって得られたアイソレータ（１）においては、第１乃至第３中心導体（３１）（３２）（３３）の各導体端子部ａ〜ｆが接続部材（６）の各接続端子部（６４ａ）〜（６４ｆ）にそれぞれ接合されると共に、第１金属層（７１）が第１整合用コンデンサ（５１）の第１下面電極（５７）に接合され、第２金属層（７２）が第２整合用コンデンサ（５２）に第２下面電極（５８）接合され、第３金属層（７３）が第３整合用コンデンサ（５３）の下面電極（５９）に接合されている。又、第３金属層（７３）の第１終端接続部が終端抵抗（５５）の一方の端部に接合されると共に、底板（７）の第２終端接続部が終端抵抗（５５）の他方の端部に接合されている。又、上面電極（５６）及び接続素子（５４）の一方の端部が下シールド板（１２）の裏面に接合されると共に、接続素子（５４）の他方の端部が底板（７）の第２終端接続部（７９）に接合されている。
【００３３】
この結果、第１中心導体（３１）の導体端子部ａは、第１の信号線路を介して第１整合用コンデンサ（５１）及び入力端子（６０）に接続されると共に、第２中心導体（３２）の導体端子部ｃは、第２の信号線路を介して第２整合用コンデンサ（５２）及び出力端子（６３）に接続され、第３中心導体（３３）の導体端子部ｅは、第３の信号線路を介して第３整合用コンデンサ（５３）及び終端抵抗（５５）に接続されることになる。又、その他の導体端子部ｂ、ｄ及びｅは、第２、第４及び第６の信号線路を介して底板（７）のアース部（７６）に接続されることになる。
【００３４】
図１３は、上述したアイソレータ（１）を構成する複数の部品の電気的な接続状態を表わしている。図示の如く、第１中心導体（３１）の一方の導体端子部ａは、接続部材（６）の第１接続端子部（６４ａ）に接合され、該第１接続端子部（６４ａ）は、入力端子（６０）に接続されている。又、第１接続端子部（６４ａ）から入力端子（６０）に繋がる線路は途中で分岐しており、該分岐線は、第１金属層（７１）、第１整合用コンデンサ（５１）、下シールド板（１２）の被覆層（１６）、接続素子（５４）及び接続部材（６）の素子接続部（７７）を介してアース部（７６）に接続されている。又、第１中心導体（３１）の他方の導体端子部ｆは、接続部材（６）の第６接続端子部（６４ｆ）に接続され、該第６接続端子部（６４ｆ）は、アース部（７６）に接続されている。
【００３５】
又、第２中心導体（３２）の一方の導体端子部ｃは、接続部材（６）の第３接続端子部（６４ｃ）に接合され、該第３接続端子部（６４ｃ）は、出力端子（６３）に接続されている。又、第３接続端子部（６４ｃ）から出力端子（６３）に繋がる線路は途中で分岐しており、該分岐線は、第２金属層（７２）、第２整合用コンデンサ（５２）、下シールド板（１２）の被覆層（１６）、接続素子（５４）及び接続部材（６）の素子接続部（７７）を介してアース部（７６）に接続されている。又、第２中心導体（３２）の他方の導体端子部ｄは、接続部材（６）の第４接続端子部（６４ｄ）に接続され、該第４接続端子部（６４ｄ）は、アース部（７６）に接続されている。
【００３６】
第３中心導体（３３）の一方の導体端子部ｂは、接続部材（６）の第２接続端子部（６４ｂ）に接合され、該第２接続端子部（６４ｂ）は、接続部材（６）のアース部（７６）に接続されている。又、第３中心導体（３３）の他方の導体端子部ｅは、接続部材（６）の第５接続端子部（６４ｅ）に接続され、該第５接続端子部（６４ｅ）は、接続部材（６）の第３金属層（７３）、第３整合用コンデンサ（５３）、下シールド板（１２）の被覆層（１６）、接続素子（５４）及び素子接続部（７７）を介してアース部（７６）に接続されている。又、第３金属層（７３）には、第１終端接続部（７４）が設けられており、該第１終端接続部（７４）は、終端抵抗（５５）、第２終端接続部（７９）を介して接続部材（６）のアース部（７６）に接続されている。
【００３７】
上記アイソレータ（１）においては、入力端子（６０）に入力された信号が第１中心導体（３１）の一方の導体端子部ａに伝わると、該信号は、第１中心導体（３１）を伝わった後、永久磁石（１３）からの磁界を受けてマイクロ波の進行方向が６０度回転し、その後は第２中心導体（３２）を伝わって、該第２中心導体（３２）の一方の導体端子部ｃを介して出力端子（６３）から出力される。
【００３８】
逆に、アンテナ（図示省略）に入力された信号が出力端子（６３）を介して第２中心導体（３２）の一方の導体端子部ｃに伝わると、該信号は、第２中心導体（３２）を伝わった後、永久磁石（１３）からの磁界を受けてマイクロ波の進行方向が６０度回転し、その後は第３中心導体（３３）を伝わって、該第３中心導体（３３）の他方の端子部ｅを介して終端抵抗（５５）に吸収される。
【００３９】
本実施例のアイソレータ（１）は、図１に示す如く、３つの中心導体（３１）（３２）（３３）を積層してなる中心導体積層基板（３）を具え、該中心導体積層基板（３）においては３つの中心導体（３１）（３２）（３３）が正確な角度で交差しているので、所期のアイソレータ性能を得ることが出来る。又、第１乃至第３整合用コンデンサ（５１）（５２）（５３）、接続素子（５４）及び終端抵抗（５５）が中心導体積層基板（３）に重ねて配備されているので、小型化が可能である。
【００４０】
然も、本実施例のアイソレータ（１）は図２及び図３に示す如く１つの組立体を構成しており、中心導体積層基板（３）の第１乃至第３中心導体（３１）（３２）（３３）の各導体端子部ａ〜ｆを第１乃至第３整合用コンデンサ（５１）（５２）（５３）、終端抵抗（５５）、入力端子（６０）、出力端子（６３）及びアース部（７６）に接続すべき接続部材（６）が、該組立体の１構成要素として、アイソレータ（１）に一体に組み込まれているので、リード線等を用いた接続作業は不要であり、従って、組立工程は簡易である。
【００４１】
第２実施例
図１４〜図２３に示す本実施例のアイソレータ（１０）は、上下シールド板（１１）（１２）、永久磁石（１３）、磁性組立体（２）の構造において、上記第１実施例と同じであるが、図１４〜図１６に示す如く、下シールド板（１２）の裏面に対向して、第１乃至第３整合用コンデンサ（５１）（５２）（５３）が形成されたコンデンサ基板（５０）及び終端抵抗（５５）を同一面上に配備し、更にコンデンサ基板（５０）及び終端抵抗（５５）の裏面に対向させてＵ字状の第１接続部材（６１）を配備すると共に、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の表面を覆う第２接続部材（６２）を配備しており、これらの構成部材が一体化して１つの組立体を形成している。又、第１接続部材（６１）の裏面には、外部接続用の入力端子（６０）及び出力端子（６３）が形成されている。
【００４２】
第１接続部材（６１）は、図１７〜図２０に示す如く、底板（７０）の両端部に一対の平板状の中間板（８１）（８１）を配置し、両中間板（８１）（８１）の表面に一対の側板（８０）（８０）を突設して構成されている。両側板（８０）（８０）の表面には、中心導体積層基板（３）の導体端子部ａ〜ｆと対向する位置に、第１乃至第６接続端子部（６４ａ）〜（６４ｆ）が形成されている。又、第１接続部材（６１）には、両側板（８０）（８０）の接続端子部（６４ａ）〜（６４ｆ）から底板（７）の裏面まで垂直に貫通する６本のスルーホール（６７）が形成されており、該スルーホール（６７）の内周面は、銅からなる金属層（図示省略）によって覆われている。
【００４３】
図１７に示す如く、底板（７０）の表面には、第１、第３及び第５接続端子部（６４ａ）（６４ｃ）（６４ｅ）と対向している領域を除く領域に、底部金属層（７１０）が形成され、該底部金属層（７１０）には、図１８に示す如く第２、第４及び第６接続端子部（６４ｂ）（６４ｄ）（６４ｆ）から伸びるスルーホール（７６）が交叉している。
【００４４】
又、図２０に示す如く、底板（７）の裏面には、前記第１接続端子部（６４ａ）から伸びるスルーホール（６７）の開口縁に、外部接続用の入力端子（６０）が形成されると共に、前記第３接続端子部（６４ｃ）から伸びるスルーホール（６７）の開口縁に、外部接続用の出力端子（６３）が形成されている。
又、底板（７０）の裏面は、入力端子（６０）の周囲と、出力端子（６３）の周囲と、前記第５接続端子部（６４ｅ）から伸びるスルーホール（６７）の開口の周囲とを除く領域に、導電層からなるアース部（７８）が形成されている。
【００４５】
斯くして、スルーホール（６７）の内周面に形成された導電層によって、第１接続端子部（６４ａ）が第１金属層（８４ａ）及び入力端子（６０）と電気的に接続されると共に、第３接続端子部（６４ｃ）が第３金属層（８４ｃ）及び出力端子（６３）と電気的に接続され、更に第５接続端子部（６４ｅ）が第５金属層（８４ｆ）と電気的に接続されている。又、第２、第４及び第６接続端子部（６４ｂ）（６４ｄ）（６４ｆ）は、第２、第４及び第６金属層（８４ｂ）（８４ｄ）（８４ｆ）及びアース部（７６）にそれぞれ接続されている。
従って、第１接続部材（６１）においては、一対の側板（８０）（８０）に開設されたスルーホール（６７）の内周面を覆う導電層が、第１乃至第６接合端子部（６４ａ）〜（６４ｆ）から垂直下方に伸びる垂直線路部を形成すると共に、一対の中間板（８１）（８１）に形成された第１乃至第６金属層（８４ａ）〜（８４ｆ）が第１の水平線路部を形成している。
【００４６】
図２１に示す如く、第２接続部材（６２）は、平板状の板部材（６８）によって形成され、板部材（６８）の裏面には、第１乃至第６金属層（８４ａ）〜（８４ｆ）と対向する位置に、第１乃至第６接続部（６９ａ）〜（６９ｆ）が形成されると共に、終端抵抗（５５）と対向する位置に、終端接続部（６１２）が形成されており、第１、第３及び第５接続部（６９ａ）（６９ｃ）（６９ｅ）は、第１乃至第３の整合用コンデンサ（５１）（５２）（５３）と対向する位置までそれぞれ伸びている。又、第２、第４及び第６接続部（６９ｂ）（６９ｄ）（６９ｆ）には、板部材（６８）の裏面から表面までを貫通するスルーホール（６１０）がそれぞれ開設されており、各スルーホール（６１０）の内周面は銅からなる導電層によって覆われている。板部材（６８）の表面には、接部金属層（６１３）が形成されており、第２、第４及び第６接続部（６９ｂ）（６９ｄ）（６９ｆ）は、スルーホール（６１０）の内周面に形成された導電層によって接部金属層（６１３）と電気的に接続されている。
この結果、第２接続部材（６２）には、第１乃至第６接続部（６９ａ）〜（６９ｆ）によって、第１接続部材（６１）に形成された第１の水平線路部に接続されるべき第２の水平線路部が形成されることになる。
【００４７】
図２２に示す如く、コンデンサ基板（５０）は平板状の誘電板（５０ａ）を具え、該誘電板（５０ａ）の表面に第１乃至第３上面電極（５１１）（５１２）（５１３）を形成すると共に裏面に下面電極（５１０）を形成して、前記第１乃至第３整合用コンデンサ（５１）（５２）（５３）を構成している。即ち、第１整合用コンデンサ（５１）は、下面電極（５１０）に帯状の第１下面電極（５１１）を対向させて形成され、第２整合用コンデンサ（５２）は、下面電極（５１０）に帯状の第２上面電極（５１２）を対向させて形成され、第３整合用コンデンサ（５３）は、下面電極（５１０）にＴ字状の第３上面電極（５１３）を対向させて形成されている。
又、終端抵抗（５５）は、誘電板（５０ａ）に近接して配備されており、終端抵抗（５５）の両端部は、第１乃至第３上面電極（５１１）（５１２）（５１３）と同一平面上に配備されている。
又、図１４に示す下シールド板（１２）の裏面には、導電体からなるアース部（１５）が形成されている。
【００４８】
図１４及び図１５に示すアイソレータ（１０）の組立においては、アイソレータ（１０）を構成する複数の部品の接合面間にクリーム半田を介在させて、リフロー処理を施すことによって、これらの部品を互いに接合し一体化する。
これによって得られたアイソレータ（１０）においては、第１乃至第３中心導体（３１）（３２）（３３）の各導体端子部ａ〜ｆが第１接続部材（６１）の各接続端子部（６４ａ）〜（６４ｆ）にそれぞれ接合されると共に、各金属層（８４ａ）〜（８４ｆ）が第２接続部材（６２）の各接続部（６９ａ）〜（６９ｆ）にそれぞれ接合され、第１、第３及び第５接続部（６９ａ）（６９ｃ）（６９ｅ）が第１乃至第３整合用コンデンサ（５１）（５２）（５３）の上面電極（５１１）（５１２）（５１３）にそれぞれ接合されている。又、下面電極（５１０）及び終端抵抗（５５）の一方の端部が第１接続部材（６１）の底部金属層（７１０）に接合されると共に、終端抵抗（５５）の他方の端部が第２接続部材（６２）の終端接続部（６１２）に接合されている。更に、第２接続部材（６２）の接部金属層（６１３）は、下シールド板（１２）の裏面に形成されたアース部（１５）に接合されている。
【００４９】
これによって、第２接続部材（６２）の第２の水平線路部が第１水平線路部の第１の水平線路部に接続され、第１乃至第６接続端子部（６４ａ）〜（６４ｆ）は、第１接続部材（６１）の垂直線路部及び第１の水平線路部と、第２接続部材（６２）の第２の水平線路部とから構成される第１乃至第６の信号線路をそれぞれ有することになる。
従って、第１中心導体（３１）の導体端子部ａは、第１の信号線路を介して第１整合用コンデンサ（５１）及び入力端子（６０）に接続されると共に、第２中心導体（３２）の導体端子部ｃは、第２の信号線路を介して第２整合用コンデンサ（５２）及び出力端子（６３）に接続され、第３中心導体（３３）の導体端子部ｅは、第３の信号線路を介して第３整合用コンデンサ（５３）及び終端抵抗（５５）に接続されることになる。又、その他の導体端子部ｂ、ｄ及びｅは、第２、第４及び第６の信号線路を介して下シールド板（１２）のアース部（１５）に接続されることになる。
【００５０】
図２３は、上述したアイソレータ（１０）を構成する複数の部品の電気的な接続状態を示している。図示の如く、第１中心導体（３１）の一方の導体端子部ａは、第１接続部材（６０）の第１接続端子部（６４ａ）に接合され、該第１接続端子部（６４ａ）は、入力端子（６０）に接続されている。又、第１接続端子部（６４ａ）から入力端子（６０）に繋がる線路は途中で分岐しており、該分岐線は第１金属層（８４ａ）、第２接続部材（６２）の第１接続部（６９ａ）、第１整合用コンデンサ（５１）、第１接続部材（６１）の底部金属層（７１０）を介してアース部（７８）に接続されている。
又、第１中心導体（３１）の他方の導体端子部ｆは、接続部材（６）の第６接続端子部（６４ｆ）に接続され、該第６接続端子部（６４ｆ）は、アース部（７８）に接続されている。又、第６接続端子部（６４ｆ）からアース部（７８）に繋がる線路は途中で分岐しており、該分岐線は第６金属層（８４ｆ）、第２接続部材（６２）の第６接続部（６９ｆ）及び接部金属層（６１３）を介して下シールド板（１２）のアース部（１５）に接続されている。
【００５１】
第２中心導体（３２）の一方の導体端子部ｃは、第１接続部材（６０）の第３接続端子部（６４ｃ）に接続され、該第３接続端子部（６４ｃ）は、出力端子（６３）に接続されている。又、第３接続端子部（６４ｃ）から出力端子（６３）に繋がる線路は途中で分岐しており、該分岐線は第３金属層（８４ｃ）、第２接続部材（６２）の第３接続部（６９ｃ）、第２整合用コンデンサ（５２）、第１接続部材（６１）の底部金属層（７１０）を介してアース部（７８）に接続されている。
又、第２中心導体（３２）の他方の導体端子部ｄは、第１接続部材（６１）の第４接続端子部（６４ｄ）に接続され、該第４接続端子部（６４ｄ）は、アース部（７８）に接続されている。又、第４接続端子部（６４ｄ）からアース部（７８）に繋がる線路は途中で分岐しており、該分岐線は第４金属層（８４ｄ）、第２接続部材（６２）の第４接続部（６９ｄ）及び接部金属層（６１３）を介して下シールド板（１２）のアース部（１５）に接続されている。
【００５２】
第３中心導体（３３）の一方の導体端子部ｂは、第１接続部材（６１）の第２接続端子部（６４ｂ）に接続され、該第２接続端子部（６４ｂ）は、アース部（７８）に接続されている。又、第２接続端子部（６４ｂ）からアース部（７８）に繋がる線路は途中で分岐しており、該分岐線は第２金属層（８４ｂ）、第２接続部材（６２）の第２接続部（６９ｂ）及び接部金属層（６１３）を介して下シールド板（１２）のアース部（１５）に接続されている。第３中心導体（３３）の他方の導体端子部ｅは、第１接続部材（６１）の第５接続端子部（６４ｅ）に接続され、又、第５接続端子部（６４ｅ）は、第３整合用コンデンサ（５３）、第１接続部材（６１）の底部金属層（７１０）を介してアース部（７８）に連結されている。又、第３整合用コンデンサ（５３）の上面電極（５１３）は、第２接続部材（６２）の終端接続部（６１２）に接続されており、該終端接続部（６１２）は、終端抵抗（５５）、第１接続部材（６１）の底部金属層（７１０）を介してアース部（７８）に接続されている。
【００５３】
本実施例のアイソレータ（１０）は、図１４に示す如く、３つの中心導体（３１）（３２）（３３）を積層してなる中心導体積層基板（３）を具え、該中心導体積層基板（３）においては３つの中心導体（３１）（３２）（３３）が正確な角度で交差しているので、所期のアイソレータ性能を得ることが出来る。又、第１乃至第３整合用コンデンサ（５１）（５２）（５３）、接続素子（５４）及び終端抵抗（５５）が中心導体積層基板（３）に重ねて配備されているので、小型化が可能である。
【００５４】
然も、本実施例のアイソレータ（１０）は図１５及び図１６に示す如く１つの組立体を構成しており、中心導体積層基板（３）の第１乃至第３中心導体（３１）（３２）（３３）の各導体端子部ａ〜ｆを第１乃至第３整合用コンデンサ（５１）（５２）（５３）、終端抵抗（５５）、入力端子（６０）、出力端子（６３）及びアース部（７６）に接続すべき第１接続部材（６１）及び第２接続部材（６２）が、該組立体の１構成要素として、アイソレータ（１０）に一体に組み込まれているので、リード線等を用いた接続作業は不要であり、従って、組立工程は簡易である。
【図面の簡単な説明】
【図１】本発明の第１実施例のアイソレータを示す分解斜視図である。
【図２】該アイソレータを示す斜視図である。
【図３】該アイソレータ示す断面図である。
【図４】積層基板を示す分解斜視図である。
【図５】該積層基板を示す斜視図である。
【図６】中心導体積層基板の裏面を示す平面図である。
【図７】図６のＡ−Ａ線に沿う断面図である。
【図８】側板及び底板を示す斜視図である。
【図９】接続部材を示す斜視図である。
【図１０】該接続部材を上から見た平面図である。
【図１１】該接続部材の裏面を示す平面図である。
【図１２】第１乃至第３整合用コンデンサ、終端抵抗及び接続素子を示す斜視図である。
【図１３】本発明の第１実施例のアイソレータの等価回路図である。
【図１４】本発明の第２実施例のアイソレータを示す分解斜視図である。
【図１５】該アイソレータを示す斜視図である。
【図１６】該アイソレータ示す断面図である。
【図１７】側板、中間板及び底板を示す斜視図である。
【図１８】第１接続部材を示す斜視図である。
【図１９】該第１接続部材を上から見た平面図である。
【図２０】該第１接続部材の裏面を示す平面図である。
【図２１】第２接続部材示す斜視図である。
【図２２】第１乃至第３整合用コンデンサ及び終端抵抗を示す斜視図である。
【図２３】本発明の第２実施例のアイソレータの等価回路図である。
【図２４】携帯電話機の送受信部の構成を示すブロック図である。
【図２５】従来のアイソレータを示す分解斜視図である。
【符号の説明】
（１） アイソレータ
（１０） アイソレータ
（１１） 上シールド板
（１２） 下シールド板
（１３） 永久磁石
（２） 磁性組立体
（３） 中心導体積層基板
（３１） 第１中心導体
（３２） 第２中心導体
（３３） 第３中心導体
（４） 磁性体
（５） コンデンサ基板
（５０） コンデンサ基板
（５１） 第１整合用コンデンサ
（５２） 第２整合用コンデンサ
（５３） 第３整合用コンデンサ
（５５） 終端抵抗
（６） 接続部材
（６１） 第１接続部材
（６２） 第２接続部材
（６６） 貫通孔
（６７） 貫通孔
（８０） 側板
（８） 側板
（８１） 中間板
（７） 底板
（７０） 底板
（７１） 第１金属層
（７２） 第２金属層
（７３） 第３金属層

Claims (12)

1. 磁気シールドされた空間の内部に永久磁石（１３）が配置されると共に、該永久磁石（１３）の裏面に重ねて磁性組立体（２）が配備され、該磁性組立体（２）は、中心導体積層基板（３）と磁性体（４）とを重ね合わせて構成され、中心導体積層基板（３）は、所定の交差角度で積層された第１乃至第３の中心導体（３１）（３２）（３３）を具え、中心導体積層基板（３）の裏面に、第１乃至第３中心導体（３１）（３２）（３３）とそれぞれ繋がる第１乃至第３の導体端子部が形成され、磁性組立体（２）の裏面に対向して、第１乃至第３の整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）が同一平面上に配置されると共に、第１乃至第３の信号線路と外部接続用の入力端子（６０）及び出力端子（６３）を有する電気接続体が配備され、中心導体積層基板（３）の第１導体端子部は、電気接続体の第１信号線路を介して第１整合コンデンサ（５１）及び入力端子（６０）に接続され、第２導体端子部は、第２信号線路を介して第２整合コンデンサ（５２）及び出力端子（６３）に接続され、第３導体端子部は、第３信号線路を介して第３整合コンデンサ（５３）及び終端抵抗（５５）に接続されている非可逆回路素子。
2. 第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）は、前記磁気シールドされた空間の外部に配備されている請求項１に記載の非可逆回路素子。
3. 永久磁石（１３）及び磁性組立体（２）は、一対のシールド板（１１）（１２）によって狭持され、両シールド板（１１）（１２）の間に前記磁気シールドされた空間が形成されている請求項１又は請求項２に記載の非可逆回路素子。
4. 電気接続体は、接続部材（６）によって構成され、該接続部材（６）は、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の配置面と平行に拡がる底板（７）と、該底板（７）の両端部に突設されて中心導体積層基板（３）の裏面に至る一対の側板（８）（８）とから構成され、前記第１乃至第３信号線路はそれぞれ、一対の側板（８）（８）及び底板（７）に形成された垂直線路部と、底板（７）に形成された水平線路部とを有している請求項１乃至請求項３の何れかに記載の非可逆回路素子。
5. 接続部材（６）を構成する両側板（８）（８）の表面に、中心導体積層基板（３）の第１乃至第３導体端子部に接合されるべき第１乃至第３の接続端子部が形成されると共に、底板（７）の裏面に、前記入力端子（６０）及び出力端子（６３）が形成されており、第１接続端子部は、第１信号線路を構成する何れか一方の側板（８）の垂直線路部と底板（７）の水平線路部を経て第１整合用コンデンサ（５１）に接続されると共に、該側板（８）及び底板（７）の垂直線路部を経て入力端子（６０）に接続され、第２接続端子部は、第２信号線路を構成する何れか一方の側板（８）の垂直線路部と底板（７）の水平線路部を経て第２整合用コンデンサ（５２）に接続されると共に、該側板（８）及び底板（７）の垂直線路部を経て出力端子（６３）に接続され、第３接続端子部は、第３信号線路を構成する何れか一方の側板（８）の垂直線路部と底板（７）の水平線路部を経て第３整合用コンデンサ（５１）及び終端抵抗（５５）に接続されている請求項４に記載の非可逆回路素子。
6. 各信号線路の垂直線路部は、接続部材（６）の一対の側板（８）（８）に形成された接続端子部から底板（７）の裏面まで貫通するスルーホール（６６）と、該スルーホール（６６）の内周面を覆って形成された導体層とから構成されている請求項４又は請求項５に記載の非可逆回路素子。
7. 各信号線路の水平線路部は、底板（７）の表面に帯状の導体層を形成して構成されている請求項４乃至請求項６の何れかに記載の非可逆回路素子。
8. 電気接続体は、第１接続部材（６１）と第２接続部材（６２）とから構成され、第１接続部材（６１）は、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の配置面と平行に拡がる底板（７０）と、該底板（７０）の両端部に突設された一対の中間板（８１）（８１）と、該中間板（８１）（８１）の表面に突設されて中心導体積層基板（３）の裏面に至る一対の側板（８０）（８０）とから構成され、第２接続部材（６２）は平板状を呈して、第１乃至第３整合用コンデンサ（５１）（５２）（５３）及び終端抵抗（５５）の表面に対向しており、前記第１乃至第３信号線路はそれぞれ、第１接続部材（６１）の一対の側板（８０）（８０）、一対の中間板（８１）（８１）及び底板（７０）に形成された垂直線路部と、一対の中間板（８１）（８１）に形成された第１水平線路部と、第２接続部材（６２）に形成された第２水平線路部とを有している請求項１乃至請求項３の何れかに記載の非可逆回路素子。
9. 第１接続部材（６１）を構成する両側板（８０）（８０）の表面に、中心導体積層基板（３）の第１乃至第３導体端子部に接合されるべき第１乃至第３の接続端子部が形成されると共に、底板（７０）の裏面に、前記入力端子（６０）及び出力端子（６３）が形成されており、
   第１接続端子部は、第１信号線路を構成する第１接続部材（６１）の何れか一方の側板（８０）の垂直線路部と該側板（８０）の裏面と対向する中間板（８１）の第１水平線路部及び第２接続材（６２）の第２水平線路部を経て第１整合用コンデンサ（５１）に接続されると共に、第１接続材（６１）の前記側板（８０）、前記中間板（８１）及び底板（７０）の垂直線路部を経て入力端子（６０）に接続され、
   第２接続端子部は、第２信号線路を構成する第１接続部材（６１）の何れか一方の側板（８０）の垂直線路部と該側板（８０）の裏面と対向する中間板（８１）の第１水平線路部及び第２接続部材（６２）の第２水平線路部を経て第２整合用コンデンサ（５２）に接続されると共に、第１接続部材（６１）の前記側板（８０）、前記中間板（８１）及び底板（７０）の垂直線路部を経て出力端子（６３）に接続され、
   第３接続端子部は、第３信号線路を構成する第１接続部材（６１）の何れか一方の側板（８０）の垂直線路部と該側板（８０）の裏面と対向する中間板（８１）の第１水平線路部及び第２接続部材（６２）の第２水平線路部を経て第３整合用コンデンサ（５１）及び終端抵抗（５５）に接続されている請求項８に記載の非可逆回路素子。
10. 各信号線路の垂直線路部は、第１接続部材（６１）の一対の側板（８０）（８０）に形成された接続端子部から底板（７０）の裏面まで貫通するスルーホール（６７）と、該スルーホール（６７）の内周面を覆って形成された導体層とから構成されている請求項８又は請求項９に記載の非可逆回路素子。
11. 各信号線路の第１水平線路部は、一対の中間板（８１）（８１）の表面に帯状の導体層を形成して構成されている請求項８乃至請求項１０の何れかに記載の非可逆回路素子。
12. 各信号線路の第２水平線路部は、第２接続部材（６２）を構成する中間板状の板部材（６８）の裏面に帯状の導体層を形成して構成されている請求項８乃至請求項１１の何れかに記載の非可逆回路素子。

Images