WO2007086177A1

WO2007086177A1 - 非可逆回路素子及び通信装置

Info

Publication number: WO2007086177A1
Application number: PCT/JP2006/321728
Authority: WO
Inventors: Takashi Kawanami
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2006-01-30
Filing date: 2006-10-31
Publication date: 2007-08-02
Also published as: JPWO2007086177A1; CN100524942C; CN101099262A; US20070216492A1; US7319369B2; JP4356787B2

Abstract

　実装基板の撓みなどに起因する回路基板の損傷を防止し、信頼性が高く、低背化を実現できる非可逆回路素子及び通信装置を得る。　永久磁石（４１）と、中心電極を備えたフェライト（３２）と、永久磁石（４１）及びフェライト（３２）を搭載する回路基板（２０）と、環状のヨーク（１０）とからなる非可逆回路素子。回路基板（２０）はその表面が長方形をなしている。永久磁石（４１）及びフェライト（３２）はそれぞれの主面が対向した状態で回路基板（２０）の表面にそれぞれの主面が垂直に、かつ、永久磁石（４１）及びフェライト（３２）の長辺が回路基板（２０）の長辺と平行に配置されている。

Description

明細書

非可逆回路素子及び通信装置

技術分野

[0001] 本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータゃサーキユレータなどの非可逆回路素子及び通信装置に関する。

背景技術

[0002] 従来より、アイソレータやサーキユレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されて!、る。

[0003] 特許文献 1には、フェライトと中心電極とからなるフェライト組立体と永久磁石を、長方形をなす板状の回路基板上に垂直方向に配置し、直方体形状をなす箱型のョークで覆った非可逆回路素子が記載されてヽる。

[0004] し力しながら、前記非可逆回路素子では、回路基板は長辺と短辺とからなる長方形であるために長辺方向に橈みやすい。し力も、永久磁石やフェライトの短辺側が回路基板の長辺側に沿って配置されているため、永久磁石やフェライトが回路基板の長辺方向の橈みに対して梁として機能することはない。従って、回路基板を搭載した実装基板が外力の作用などで長辺方向に橈んだ場合、該橈み力に抗しきれずに割れたりする問題点を有していた。また、ヨークは 1枚の磁性体板の 4辺を折り曲げて箱形に形成したものであるため、製造コストが高くなり、 4側面の稜線部に隙間を有し、好適な直流磁気回路が形成されな、と、う問題点も有して、た。

[0005] 前記回路基板の割れを防止するには、基板自体に強度が高い材料を用いる力基板を厚くする必要がある。基板は良好な電気特性を実現するために必然的に最適な材料が決まるので、実際には基板を必要な強度を有する厚みに設計せざるを得なヽ。しかし、これでは、非可逆回路素子が高背化してしまう。

[0006] また、非可逆回路素子では、小型化'低背化の要求を満足させつつ、電気特性のばらつきを極力抑え、信頼性を向上させることが望まれている。特許文献 1 :特開 2002— 26615号公報

発明の開示

発明が解決しょうとする課題

[0007] そこで、本発明の目的は、実装基板の橈みなどに起因する回路基板の損傷を防止し、信頼性が高ぐ低背化を実現できる非可逆回路素子及び該素子を備えた通信装置を提供することにある。本発明の他の目的は、前記目的を達成するとともに、挿入損失が少なぐ電気特性のばらつきを極力抑えることのできる非可逆回路素子及び該素子を備えた通信装置を提供することにある。

課題を解決するための手段

[0008] 前記目的を達成するため、本発明に係る非可逆回路素子は、

永久磁石と、該永久磁石により直流磁界が印加されるフライトと、該フライトに配置された複数の中心電極と、表面及び裏面に端子電極が形成された回路基板と、前記永久磁石及び前記フェライトの周囲を前記回路基板上で囲むヨークと、を備えた非可逆回路素子において、

前記フェライトには前記中心電極が導体膜によって形成され、

前記回路基板は、その表面が長方形をなし、表面には端子電極が形成され、裏面には外部接続用端子電極が形成され、

前記永久磁石及び前記フェライトは、それぞれの主面が対向した状態で前記回路基板の表面にそれぞれの主面が回路基板の表面とほぼ垂直に、かつ、永久磁石及びフェライトの長辺が回路基板の長辺とほぼ平行に配置され、

前記フライトの前記回路基板との対向面に形成された接続用電極と回路基板の表面に形成された端子電極とが電気的かつ機械的に接続されていること、

を特徴とする。

[0009] 本発明に係る非可逆回路素子にあっては、回路基板は実装基板に搭載された状態において、実装基板に回路基板の短辺方向の橈みが生じても回路基板は短辺方向には強度を有しているために割れにくい。そして、実装基板に回路基板の長辺方向の橈みが生じた場合、回路基板の長辺方向と永久磁石及びフェライトの長辺方向とがほぼ平行に配置されているため、回路基板の長辺方向はフェライト及び永久磁石が梁として機能し、補強されていることから、回路基板に割れなどが生じることはない。

[0010] 本発明に係る非可逆回路素子において、中心電極は互いに絶縁されて交差した状態で形成された第 1中心電極及び第 2中心電極とからなり、第 1中心電極の一端は入出力用第 1ポートに電気的に接続され、他端は入出力用第 2ポートに電気的に接続され、第 2中心電極の一端は入出力用第 2ポートに電気的に接続され、他端はグランド用第 3ポートに電気的に接続されていることが好ましい。挿入損失の小さな 2 ポート型の集中定数型アイソレータとすることができる。

[0011] また、ヨークは、回路基板の表面外周部にほぼ対応する長方形の環状体力もなり、ヨークの長辺側が回路基板の長辺側とほぼ平行に配置され、かつ、環状に連結するための継ぎ目が回路基板の短辺側に配置されていることが好ましい。ヨークは 1箇所の継ぎ目で接続されてヽるだけなので、好適な直流磁気回路を形成することができる。し力も、ヨークの長辺部分には継ぎ目がないため、ヨークの長辺部分が回路基板に梁として機能し、回路基板が割れるのを防止する。特に、継ぎ目がつぶし加工されて!、れば、より好適な直流磁気回路を形成することができる。

[0012] なお、回路基板の裏面に形成した外部接続用端子電極が回路基板の対向する長辺側にそれぞれ三つ以上並置されていると、一つは長辺側のほぼ中央部に位置することから、回路基板には長辺方向の曲げ力が大きく作用するが、回路基板の長辺方向は永久磁石やフライトさらにはヨークが梁となって補強され、曲げ力に起因する回路基板の割れが効果的に防止される。

[0013] さらに、ヨークに設けた継ぎ目部分が回路基板の端子電極にはんだ付けされていることが好ましい。継ぎ目部分に形成された隙間にはんだが侵入することにより強固なはんだ付けが可能となる。

[0014] また、ヨークの長辺側であって回路基板と対向する面に凹部が形成されていてもよい。ヨークはグランド電極としても機能する力回路基板内のコンデンサ電極とヨークとの間に発生する不要な浮遊容量が凹部の存在によって小さくなり、電気特性のばらっきを抑えることができる。この場合、ヨークの長辺側を回路基板に接着剤にて接合することができ、短辺側のはんだ付けとで固着強度劣化の発生を防止できる。ここで使用される接着剤はエポキシ系熱硬化型接着剤であることが好ましい。熱硬化型接着剤は耐熱性に優れており、実装時のリフローでヨークの短辺側を固定しているはんだが溶けても支障はなぐ信頼性が向上する。また、温度や時間などの条件を適切に制御すれば、はんだと同時に硬化させることができる。

[0015] また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、小型化、低背化の利点が発揮され、ばらつきが小さ!、電気特性を得ることができる。

発明の効果

[0016] 本発明によれば、永久磁石やフェライトさらにはヨークによって回路基板の強度を補強することができて回路基板に割れなどの心配のない、信頼性の高い非可逆回路素子を得ることができる。しカゝも、回路基板は薄くても必要な強度を補強されていることから、素子の小型化、低背化を達成できる。

図面の簡単な説明

[0017] [図 1]本発明に係る非可逆回路素子（2ポート型アイソレータ)の一実施例を示す分解斜視図である。

[図 2]中心電極付きフライトを示す斜視図である。

[図 3]フライトを示す斜視図である。

[図 4]フェライト'磁石組立体を示す分解斜視図である。

[図 5]回路基板内の回路構成を示すブロック図である。

[図 6]2ポート型アイソレータの第 1回路例を示す等価回路図である。

[図 7]2ポート型アイソレータの第 2回路例を示す等価回路図である。

[図 8]回路基板とヨークとの接合状態を示す斜視図である。

[図 9]非可逆回路素子を実装基板に搭載した状態を示す斜視図である。

[図 10]実装基板に短辺方向の反りが発生した状態を示す斜視図である。

[図 11]実装基板に長辺方向の反りが発生した状態を示す斜視図である。

[図 12]実装基板に長辺方向の反りが発生した状態を示す正面図である。

[図 13]実装基板に短辺方向の反りが発生した状態を示す側面図である。

[図 14]実装基板に長辺方向の反りが発生した状態を示す比較例での正面図である。

[図 15]本発明に係る通信装置の一実施例を示すブロック図である。発明を実施するための最良の形態

[0018] 以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。

[0019] 本発明に係る非可逆回路素子の一実施例である 2ポート型アイソレータの分解斜視図を図 1に示す。この 2ポート型アイソレータ 1は、集中定数型アイソレータであり、概略、金属製ヨーク 10と、キャップ 15と、回路基板 20と、フェライト 32と永久磁石 41 とからなるフェライト ·磁石組立体 30とで構成されて、る。

[0020] ヨーク 10は、軟鉄などの強磁性体材料カゝらなり、防鲭めっきが施され、回路基板 20 上でフェライト ·磁石組立体 30の四方を囲む長方形の枠体とされて、る。このヨーク 1 0は、まず、継ぎ目 10aで分離して展開した状態に打ち抜かれて帯状体として形成され、凸部 11及び凹部 12を互いに強嵌合させて、いわゆるつぶし加工を行い環状体としたものである。この継ぎ目 10aはヨークの短辺側に配置されている。また、ヨーク 1 0の長辺側下部の中央部には凹部 10cが形成されている。

[0021] フェライト 32と永久磁石 41の上面には誘電体 (例えば、榭脂、セラミック)力もなるキヤップ 15が接着される。このキャップ 15は軟磁性体金属板であってもよい。ヨーク 10 とキャップ 15は、永久磁石 41と組み合わせて磁気回路を形成するものであり、通常は、銅下地めつきの上に銀めつきを施して防鲭性を高め、高周波磁束による渦電流に起因する導体損失やグランド電流に起因する導体損失を軽減させている。

[0022] フェライト 32には、図 2に示すように、表裏の主面 32a, 32b〖こ互い〖こ電気的〖こ絶縁された第 1中心電極 35及び第 2中心電極 36が形成されている。ここで、フェライト 32 は互いに平行な第 1主面 32a及び第 2主面 32bを有する直方体形状をなし、長辺側面 32c, 32d及び短辺側面 32e, 32fを有している。

[0023] また、永久磁石 41はフェライト 32の主面 32a, 32bに対して磁界を該主面 32a, 32 bに略垂直方向に印加するように主面 32a, 32bに、例えば、エポキシ系の接着剤シート層 42を介して接着され（図 4参照）、フェライト'磁石組立体 30を形成している。永久磁石 41の主面 41aは前記フェライト 32の主面 32a, 32bと同一寸法であり、互いの外形が一致するように主面 32a, 41a、主面 32b, 41aどうしを対向させて配置されている。 [0024] 図 2に示すように、第 1中心電極 35はフェライト 32の第 1主面 32aにおいて右下から立ち上がって 2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上側面 32c上の中継用電極 35aを介して第 2主面 32bに回り込み、第 2主面 32bにおいて第 1主面 32aと透視状態で重なるように 2 本に分岐した状態で形成され、その一端は下側面 32dに形成された接続用電極 35 bに接続されている。また、第 1中心電極 35の他端は下側面 32dに形成された接続用電極 35cに接続されている。このように、第 1中心電極 35はフェライト 32に 1ターン卷回されている。そして、第 1中心電極 35と以下に説明する第 2中心電極 36とは、間に絶縁膜が形成されて互、に絶縁された状態で交差して、る。

[0025] 第 2中心電極 36は、まず、 0. 5ターン目 36aが第 1主面 32aにおいて下辺略中央部から左上に長辺に対して比較的大きな角度で傾斜して第 1中心電極 35と交差した状態で形成され、上側面 32c上の中継用電極 36bを介して第 2主面 32bに回り込み、この 1ターン目 36cが第 2主面 32bにおいてほぼ垂直に第 1中心電極 35と交差した状態で形成されている。 1ターン目 36cの下端部は下側面 32dの中継用電極 36dを介して第 1主面 32aに回り込み、この 1. 5ターン目 36e力第 1主面 32aにお!/、て 0. 5 ターン目 36aと平行に第 1中心電極 35と交差した状態で形成され、上側面 32c上の中継用電極 36fを介して第 2主面 32bに回り込んでいる。以下同様に、 2ターン目 36 g、中継用電極 36h、 2. 5ターン目 36i、中継用電極 36j、 3ターン目 36k、中継用電極 361、 3. 5ターン目 36m、中継用電極 36n、 4ターン目 36o、カエライト 32の表面にそれぞれ形成されている。また、第 2中心電極 36の両端は、それぞれフェライト 32 の下側面 32dに形成された接続用電極 35c, 36pに接続されている。なお、接続用電極 35cは第 1中心電極 35及び第 2中心電極 36のそれぞれの端部の接続用電極として共用されている。

[0026] 即ち、第 2中心電極 36はフェライト 32に螺旋状に 4ターン卷回されていることになる。ここで、ターン数とは、中心電極 36が第 1又は第 2主面 32a, 32bをそれぞれ 1回横断した状態を 0. 5ターンとして計算している。そして、中心電極 35, 36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

[0027] また、前記第 1及び第 2中心電極 35, 36の形状は種々に変更することができる。例えば、本実施例では、第 1中心電極 35はフェライト 32の主面 32a, 32b上で 2本に分岐したものを示した力分岐していなくてもよい。

[0028] 接続用電極 35b, 35c, 36pや中継用電極 35a, 36b, 36d, 36f, 36h, 36j, 361 , 36nはフェライト 32の上下側面 32c, 32dに形成された凹部 37 (図 3参照）に電極用導体を充填して形成されている。また、上下側面 32c, 32dには各種電極と平行にダミー四咅 38ち形成され、かつ、ダミー電極 39a, 39b, 39c力 ^形成されて!ヽる。この種の電極は、マザ一フェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部 37, 38に導体膜として形成したものであってもよい。

[0029] フェライト 32としては YIGフェライトなどが用いられている。第 1及び第 2中心電極 35 , 36や各種電極は銀や銀合金の厚膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極 35, 36の絶縁膜としてはガラス誘電体厚膜を用いることがでさる。

[0030] 永久磁石 41は、通常、ストロンチウム系、ノリウム系、ランタンコバルト系のフェライトマグネットが用いられる。フェライトマグネットは、金属マグネットが導体であるのと比較して、誘電体でもあるため、マグネット内に高周波磁束が損失なく分布することができる。そのため、永久磁石 41を中心電極 35, 36に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト 32の飽和磁ィ匕の温度特性と永久磁石 41の磁束密度の温度特性が近いため、フェライト 32と永久磁石 41とを組み合わせてアイソレータを構成した場合、アイソレータの温度に依存する電気特性が良好になる。

[0031] 回路基板 20は、平面視で長方形をなし、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図 6及び図 7に示す整合用コンデンサ CI, C2, CS1, CS2, CP1, CP2, CP3、終端抵抗 Rが内蔵されている。また、上面には端子電極 25a〜25eが、下面には外部接続用端子電極 26, 27 , 28がそれぞれ形成されている。外部接続用端子電極 26, 27, 28は対向する長辺側にそれぞれ三つずつ並置されて!ヽる。 [0032] これらの整合用回路素子と前記第 1及び第 2中心電極 35, 36との接続関係を図 6 及び図 7の等価回路を参照して説明する。なお、図 6に示す等価回路は本発明に係る非可逆回路素子（2ポート型アイソレータ 1)における基本的な第 1回路例を示し、図 ₇に示す等価回路は第 2回路例を示す。また、図 5は図 7に示す第 2回路例において、回路基板 20の上部 3層の電極構造を示している。

[0033] 即ち、回路基板 20の下面に形成された外部接続用端子電極 26が入力ポート P1として機能し、この端子電極 26は整合用コンデンサ CS 1を介して整合用コンデンサ C 1 と終端抵抗 Rとの接続点 21aに接続されている。また、この接続点 21aは回路基板 20 の上面に形成された端子電極 25a及びフェライト 32の下側面 32dに形成された接続用電極 35bを介して第 1中心電極 35の一端に接続されている。

[0034] 第 1中心電極 35の他端及び第 2中心電極 36の一端は、フェライト 32の下側面 32d に形成された接続用電極 35c及び回路基板 20の上面に形成された端子電極 25bを介して終端抵抗 R及び整合用コンデンサ C 1 , C2に接続されて、る。

[0035] 一方、回路基板 20の下面に形成された外部接続用端子電極 27が出力ポート P2として機能し、この端子電極 27は整合用コンデンサ CS 2を介して整合用コンデンサ C2 , C1と終端抵抗 Rとの接続点 21bに接続されている。

[0036] 第 2中心電極 36の他端は、フライト 32の下側面 32dに形成された接続用電極 36 p及び回路基板 20の上面に形成された端子電極 25cを介して整合用コンデンサ C2 及び回路基板 20の下面に形成された外部接続用端子電極 28と接続されている。この外部接続用端子電極 28はグランドポート P3として機能するものである。また、この外部接続用端子電極 28は、回路基板 20の上面に形成された端子電極 25d, 25eを介して前記ョーク 10にも接続されて、る。

[0037] また、入力ポート P1とコンデンサ CS1の接続点には接地されたインピーダンス調整用のコンデンサ CP1が接続され、コンデンサ CS1と第 1中心電極 35の一端との接続点 21aには接地されたインピーダンス調整用のコンデンサ CP2が接続されている。同様に、出力ポート P2とコンデンサ CS2との接続点にも接地されたインピーダンス調整用のコンデンサ CP3が接続されている。

[0038] 回路基板 20とヨーク 10とは端子電極 25d, 25eやその他のダミー電極を介してはんだ付けされて一体化される。即ち、図 8に示すように、ヨーク 10は、継ぎ目 10aがョーク 10の短辺部に位置するように、その長辺部を回路基板 20の長辺部と一致させて回路基板 20上に接合される。はんだ付けは継ぎ目 10aにて行われ、はんだが隙間 10bに侵入することにより、強固な接合が図られる。なお、隙間 10bは、凸部 11と凹部 12とをつぶしカ卩ェする際の膨出部の逃げのために形成されている。また、ヨーク 1 0の長辺部の下面は凹部 10cに接着剤を充填することで回路基板 20上に接合されている。この接着剤としては、エポキシ系熱硬化型接着剤が使用されている。

[0039] フェライト'磁石組立体 30は各主面 32a, 32b, 41aが回路基板 20の表面と垂直に、かつ、フェライト 32及び永久磁石 41の長辺が回路基板 20の長辺と平行に配置されている。詳しくは、フェライト'磁石組立体 30はフェライト 32の下側面 32dの各種電極が回路基板 20上の端子電極 25a, 25b, 25cやその他ダミー端子電極とはんだ付けされて一体ィ匕されるとともに、永久磁石 41の下側面が回路基板 20上に接着剤にて一体化される。この接着剤としては、熱硬化性の 1液性又は 2液性のエポキシ系接着剤が適している。即ち、フェライト'磁石組立体 30と回路基板 20との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。

[0040] 回路基板 20は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、榭脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。特に、外部接続用の電極には、ニッケルめっきを施した上に金めつきを施すことが好ましい。防鲭、耐はんだ喰われ性の向上、種々の原因によるはんだ接合自体の強度低下を防止するためである。

[0041] 以上の構成力もなる 2ポート型アイソレータ 1においては、第 1中心電極 35の一端が入力ポート P1に接続され他端が出力ポート P2に接続され、第 2中心電極 36の一端が出力ポート P2に接続され他端がグランドポート P3に接続されているため、挿入損失の小さな 2ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第 2中心電極 36に大きな高周波電流が流れ、第 1中心電極 35にはほとんど高周波電流が流れない。従って、第 1中心電極 35及び第 2中心電極 36によって生じる高周波磁界の方向は第 2中心電極 36の配置によってその方向が決まる。高周波磁界の方向が決まることにより、挿入損失をより低下させる対策が容易になる。

[0042] ここで、回路基板 20の割れについて考察する。アイソレータ 1は実装基板 60 (図 9 参照）上に回路基板 20の外部接続用端子電極 26, 27, 28が実装基板 60の図示しないランドにはんだ付けされて搭載される。この場合、実装基板 60に外力によって回路基板 20の短辺方向に平行な矢印 X方向の橈み、あるいは、長辺方向に平行な矢印 Y方向の橈みが生じると、回路基板 20を橈ませようとする。

[0043] 回路基板 20が実装基板 60に搭載された状態において、図 10に示すように、実装基板 60に X方向の橈みが生じた場合、回路基板 20は短辺方向 Xにはスパンが短くて強度を有して、るために割れにく!、。

[0044] 一方、図 11に示すように、実装基板 60に回路基板 10の長辺方向 Yの橈みが生じた場合、回路基板 20は長辺方向には長、スパンを有して、るために比較的大きな曲げ力が作用する。しかし、回路基板 20の長辺方向と永久磁石 41及びフェライト 32 の長辺方向とが平行に配置されているため、回路基板 20の長辺方向はフェライト 32 及び永久磁石 41が梁として機能し、補強されていることから、回路基板 20に割れなどが生じることはない。このことは、回路基板 20を従来より薄く構成できることを意味し、アイソレータ 1の小型化、低背化が可能となる。

[0045] また、ヨーク 10は、回路基板 20の表面外周部にほぼ対応する長方形の環状体からなり、 1箇所の継ぎ目 10aで接続されているだけなので、好適な直流磁気回路を形成することができる。特に、継ぎ目 10aはつぶしカ卩ェされているので、より好適な直流磁気回路を形成することができる。

[0046] し力も、継ぎ目 10aは回路基板 20の短辺側に配置されており、図 12に示すように、ヨーク 10の長辺部分には継ぎ目がないため、ヨーク 10の長辺部分が回路基板 20の長辺方向の曲げ力に抗する梁として機能し、回路基板 20を補強する作用をも奏する。これにて、回路基板 20はより一層長辺方向 Yの曲げに対して強い抵抗力を有することになる。

[0047] なお、図 13に示すように、ヨーク 10には ϋぎ目 10aが短辺側に形成されており、ョーク 10の短辺側は強度が若干低下しているが、回路基板 20自体が短辺方向には強度を有しているためヨーク 10が短辺方向に強度が若干弱くても回路基板 20に割れが生じる不都合は生じな!/、。

[0048] さらに、図 12に示すように、回路基板 20の裏面に形成した外部接続用端子電極 2 6 (27) , 28, 28は、回路基板 20の対向する長辺側にそれぞれ三つ並置されている。外部接続用端子電極 26 (27) , 28, 28が回路基板 20の長辺側に三つ以上並置されていれば、一つは長辺側のほぼ中央部で実装基板 60と接合することになるので、実装基板 60から長辺方向 Yの曲げ力による橈みによって回路基板 20は中央の接合部を支点として曲げ力が大きく作用し、割れやすい。しかし、回路基板 20はその長辺方向 Yにヨーク 10が梁となって補強されるので、回路基板 20の割れが防止される。

[0049] 仮に、ヨーク 10の長辺側に継ぎ目 10aを設けると、図 14に示すように、回路基板 20 に長辺方向 Yの曲げ力が作用すると、継ぎ目 10aによって強度が若干低下しているヨーク 10の長辺側が変形して梁として機能しなくなり、回路基板 20が割れるおそれがある。継ぎ目 10aをヨーク 10の短辺側に設けることは、このような回路基板 20の割れを防止する機能をも有するのである。

[0050] 即ち、本アイソレータ 1にお、ては、表面が長方形をなす回路基板 20に対して、フエライト 32及び永久磁石 41が縦置きされ、かつ、フェライト 32及び永久磁石 41の長辺が回路基板 20の長辺と平行に配置されているため、回路基板 20の長辺方向 Yに作用する曲げ力に対して補強作用を有する。さらに、長方形の環状体からなるヨーク 10も長辺側が回路基板 20の長辺方向 Yと平行に配置されているため、ヨーク 10も回路基板 20の長辺方向 Yに作用する曲げ力に対して補強作用を有する。そして、ョーク 10の継ぎ目 10aは回路基板 20の短辺側に配置されているため、回路基板 20の長辺方向 Yに対する強度補強機能を何ら損なうことはない。また、回路基板 20の表面であって対向する長辺方向にそれぞれ並設された三つの外部接続用端子電極 26 ( 27) , 28, 28が実装基板 60上のランドと接合されており、この点でも回路基板 20は長辺方向 Yの曲げ力に弱くなるが、長辺方向には前述のごとくフライト 32と永久磁石 41さらにはヨーク 10で補強されているために割れるおそれがより一層解消されることになる。

[0051] ヨーク 10と回路基板 20との接合関係に言及すると、ヨーク 10の継ぎ目 10a部分は回路基板 20の端子電極 25dにはんだ付けされている。この場合、継ぎ目 10a部分に形成された隙間 10b (図 8参照）にはんだが侵入することにより強固なはんだ付けが可能となる。

[0052] さらに、ヨーク 10の長辺側ほぼ中央部に凹部 10cが形成され、この凹部 10cに接着剤を充填してヨーク 10の長辺側を回路基板 20に接合することにより、短辺側のはんだ付けとで固着強度劣化の発生を防止できる。そして、接着剤として耐熱性に優れたエポキシ系熱硬化型接着剤を使用することにより、実装時のリフローでヨーク 10の短辺側を固定しているはんだが溶けても支障はなぐ信頼性が向上する。また、温度や時間などの条件を適切に制御すれば、はんだと同時に硬化させることができる。

[0053] ところで、ヨーク 10はグランド電極としても機能しているので、回路基板 20に内蔵されたコンデンサ電極とヨーク 10とが回路基板 20の誘電体を介して密接すると、不要な浮遊容量が発生し、しカゝも、回路基板 20へのヨーク 10の搭載位置によって浮遊容量の容量値が変化する。この浮遊容量の容量値変化はアイソレータ 1の電気特性のばらつきの原因となる。

[0054] 回路基板 20内のコンデンサ電極とヨーク 10との間に発生する浮遊容量を防止しようとすると、コンデンサ電極を環状のヨーク 10よりも充分に内側に配置する必要がある。しかし、コンデンサ電極を内側に配置すると、回路基板 20の縁端部付近がコンデンサ電極の配置に使えなくなり、その分コンデンサ電極の積層枚数を増やして必要な容量を得ることになる。積層枚数を増やすことは回路基板 20を厚くすることになり、強度は確保できる力アイソレータ 1の高背化を生じる。また、コンデンサ電極の積層枚数の増加は積層ずれの原因となり、コンデンサ容量のばらつき、電気特性のばらつきにつながる。

[0055] 本アイソレータ 1においては、ヨーク 10の長辺部下面に凹部 10cを設けることによつて、凹部 10cに存在する空気は比誘電率が 1であり、不要な浮遊容量の発生が減少する。仮に浮遊容量値がばらつヽてもその値自体が小さ!/ヽので電気特性のばらつきが減少する。また、回路基板 20の縁端部にまでコンデンサ電極を配置でき、これにてコンデンサ電極の積層枚数を減らすことができる。このことは、積層ずれの影響を減少させ、電気特性のばらつきを減少させることになる。また、回路基板 20の薄型化に寄与する。 [0056] なお、ヨーク 10の凹部 10cに接着剤が充填されたとしても、接着剤の比誘電率は 3 〜4であり、空気の 1よりは大きいが、誘電体基板の 8〜： LOOよりは小さい。また、凹部 10cに接着剤が充填されることはアンカー効果を発揮し、信頼性が向上する。

[0057] 図 5に示すように、本アイソレータ 1において、発生する浮遊容量は C2'， CP1', CP 2', CP3'であり、これらの浮遊容量はコンデンサ C2, CP1, CP2, CP3と並列に形成される。浮遊容量 C2'が変化すると、主に出力ポート P2側の反射損失の中心周波数が変化し、結果的に順方向の透過特性の中心周波数が変化する。浮遊容量 CP1 '又は CP2'が変化すると、主に入力ポート P1側の反射損失の整合状態が変化し、結果的に入力側の整合状態が劣化してしまい、順方向の挿入損失が増大する。加えて、アイソレータ 1の前段回路、例えば、パワーアンプの負荷インピーダンスが変化することで、パワーアンプの出力波形歪みを増大させたり、消費電流を増大させる。浮遊容量 CP3'が変化すると、主に出力ポート P2側の反射損失の整合状態が変化し、結果的に出力側の整合状態が劣化してしまい、順方向の挿入損失が増大する。

[0058] さらに、構成的には、フェライト 32と一対の永久磁石 41が接着剤シート層 42で一体ィ匕されていることで、機械的に安定となり、振動や衝撃で変形'破損しない堅牢なアイソレータ 1となる。このようなアイソレータ 1は携帯型の通信機器に最適である。なお、フェライト 32と永久磁石 41とを一体ィ匕するには、前記接着剤シート層 42を使用する以外に、種々の方法を採用でき、例えば、接着剤の塗布などによってもよい。

[0059] さらに、中心電極 35, 36はフェライト 32の主面 32a, 32bに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータ 1を量産することができる。これにカ卩えて、中心電極 35, 36間の絶縁体膜としてガラス粉を焼結した膜などとすることで、金属板力もなる中心電極を用いた場合と比べて、フェライト 32の主面 32a, 32bを平坦度の良好な形状とすることができる。その結果、フェライト 32と一対の永久磁石 41それぞれの位置関係を平行度よく一体ィ匕できる。

[0060] (通信装置、図 15参照）

次に、本発明に係る通信装置として、携帯電話を例にして説明する。図 15は携帯電話 220の RF部分の電気回路ブロック図である。図 15において、 222はアンテナ素子、 223はデュプレクサ、 231は送信側アイソレータ、 232は送信側増幅器、 233は送信側段間用帯域通過フィルタ、 234は送信側ミキサ、 235は受信側増幅器、 236 は受信側段間用帯域通過フィルタ、 237は受信側ミキサ、 238は電圧制御発振器 (V

CO)、 239はローカル用帯域通過フィルタである。

[0061] ここに、送信側アイソレータ 231として、前記 2ポート型アイソレータ 1を使用することができる。このアイソレータ 1を実装することにより、好ましい電気特性を得ることができ、小型化、低背化に寄与する。

[0062] (他の実施例）

なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなぐその要旨の範囲内で種々に変更することができる。

[0063] 例えば、永久磁石 41の N極と S極を反転させれば、入力ポート P1と出力ポート P2 が入れ替わる。また、前記実施例では、整合用及びインピーダンス調整用の回路素子の全てを回路基板に内蔵したものを示した力チップタイプのインダクタゃコンデンサを回路基板に外付けしてもょヽ。

産業上の利用可能性

[0064] 以上のように、本発明は、マイクロ波帯で使用されるアイソレータやサーキユレータなどの非可逆回路素子に有用であり、特に、実装基板の橈みなどに起因する回路基板の損傷を防止し、信頼性が高ぐ低背化を実現できる点で優れている。

Claims

請求の範囲

[1] 永久磁石と、該永久磁石により直流磁界が印加されるフライトと、該フライトに配置された複数の中心電極と、表面及び裏面に端子電極が形成された回路基板と、前記永久磁石及び前記フェライトの周囲を前記回路基板上で囲むヨークと、を備えた非可逆回路素子において、

を特徴とする非可逆回路素子。

[2] 前記中心電極は互、に絶縁されて交差した状態で形成された第 1中心電極及び第 2中心電極とからなり、第 1中心電極の一端は入出力用第 1ポートに電気的に接続され、他端は入出力用第 2ポートに電気的に接続され、第 2中心電極の一端は入出力用第 2ポートに電気的に接続され、他端はグランド用第 3ポートに電気的に接続されていることを特徴とする請求の範囲第 1項に記載の非可逆回路素子。

[3] 前記ヨークは、前記回路基板の表面外周部にほぼ対応する長方形の環状体力なり、ヨークの長辺側が回路基板の長辺側とほぼ平行に配置され、かつ、環状に連結するための継ぎ目が回路基板の短辺側に配置されていることを特徴とする請求の範囲第 1項又は第 2項に記載の非可逆回路素子。

[4] 前記継ぎ目はつぶし加工されて、ることを特徴とする請求の範囲第 3項に記載の非可逆回路素子。

[5] 前記回路基板の裏面に形成した外部接続用端子電極は、回路基板の対向する長辺側にそれぞれ三つ以上並置されていることを特徴とする請求の範囲第 3項又は第 4項に記載の非可逆回路素子。

[6] 前記ヨークに設けた継ぎ目部分が前記回路基板の端子電極にはんだ付けされて V、ることを特徴とする請求の範囲第 3項な、し第 5項の、ずれかに記載の非可逆回路素子。

[7] 前記ヨークの長辺側であって前記回路基板と対向する面に凹部が形成されていることを特徴とする請求の範囲第 1項ないし第 6項のいずれかに記載の非可逆回路素子。

[8] 前記ヨークの長辺側が前記回路基板に接着剤にて接合されていることを特徴とする請求の範囲第 1項ないし第 7項のいずれかに記載の非可逆回路素子。

[9] 前記接着剤はエポキシ系熱硬化型接着剤であることを特徴とする請求の範囲第 8 項に記載の非可逆回路素子。

[10] 請求の範囲第 1項ないし第 9項のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。