JP4380769B2 - 非可逆回路素子、その製造方法及び通信装置 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、その製造方法及び通信装置に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

特許文献１には、中心電極が形成されたフェライトの全領域に均一な直流磁界分布を与えるために、フェライトの外形よりも大きな外形を有する永久磁石を配置した非可逆回路素子が記載されている。

しかしながら、前記非可逆回路素子では、フェライト・磁石組立体をマザー基板から切り出して製作する場合、まず、個々に製作した中心電極付きフェライトを永久磁石マザー基板に精度よく貼り付け、その後に所定寸法に切断することとなり、製造コストが高くなるという問題点を有していた。
特開２００５−２０１９５号公報

そこで、本発明の目的は、製造工程の簡略化を図り、かつ、挿入損失の少ない非可逆回路素子、その製造方法及び通信装置を提供することにある。

前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
前記中心電極は互いに絶縁されて交差した状態で導体膜によって形成された第１中心電極及び第２中心電極とからなり、第１中心電極の一端は入出力用第１ポートに電気的に接続され、他端は入出力用第２ポートに電気的に接続され、第２中心電極の一端は入出力用第２ポートに電気的に接続され、他端はグランド用第３ポートに電気的に接続されており、
前記永久磁石及び前記フェライトは、それぞれ矩形状で同一寸法とされた表裏二つの主面を有し、互いの外形が一致するように主面どうしを対向させて配置され、
前記フェライトの主面と直交する側面に凹部が形成されていること、
を特徴とする。

本発明に係る非可逆回路素子においては、中心電極を、一端が入出力用第１ポートに接続され他端が入出力用第２ポートに接続された第１中心電極と、一端が入出力用第２ポートに接続され他端がグランド用第３ポートに接続された第２中心電極とで構成したため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。

しかも、永久磁石及びフェライトはそれぞれ矩形状で同一寸法とされた表裏二つの主面を有し、互いの外形が一致するように主面どうしを対向させて配置されているため、マザー磁石基板と中心電極付きマザーフェライト基板とを積層して両者を一体的に切り出してフェライト・磁石組立体を製作することができ、製造上のコストダウンを図ることができる。

ところで、永久磁石の外形をフェライトの外形と同寸法とすると、永久磁石の主面の縁端付近に対向しているフェライトの主面の縁端付近では永久磁石から印加される直流バイアス磁界が弱くなる。しかし、本発明に係る非可逆回路素子では、フェライトの主面と直交する側面（即ち、直流バイアス磁界が弱くなるフェライト主面の縁端付近）には凹部が形成されてフェライト自体が量的に減少しているため、低直流バイアス磁界下で動作しているフェライトが減少して高周波磁束の損失が少なくなる、即ち、非可逆回路素子において挿入損失がさらに小さくなる。加えて、フェライトは直流比透磁率は低いが磁性体であるのに対して、凹部は導体が形成されたとしても通常ＡｇやＰｄなどの非磁性体であり、フェライト縁端付近を透過する直流磁束が凹部以外の部分に集中する傾向にあり、直流バイアス磁界の印加の弱さが緩和され、直流バイアス磁界分布が改善される。いわば凹部が形成された部分のフェライトは局所的に反磁界係数が低くなったのと等価な効果を生じて直流バイアス磁界分布が改善され、その結果、非可逆回路素子において挿入損失がさらに小さくなる。

本発明に係る非可逆回路素子においては、前記凹部にはフェライトの両主面に形成された第１中心電極及び／又は第２中心電極を構成する導体膜を電気的に接続するための中継電極用導体が形成されていることが好ましく、さらに、第１及び第２中心電極を回路基板上の端子電極と電気的に接続するための接続電極用導体が形成されていることが好ましい。このように、凹部に導体を形成する場合、さらに、第２中心電極はフェライトの両主面に長辺両側面を介して１ターン以上巻回され、第１中心電極は第２中心電極と所定の角度で交差するようにフェライトの両主面に長辺両側面を介して１ターン以上巻回され、前記凹部に形成した導体はフェライトの長辺側面にのみ形成され、フェライトと永久磁石とは、互いに主面どうしを対向配置した状態で、前記回路基板上に該主面が回路基板の表面とは直交する方向に配置されていることが好ましい。

前記の如く構成した非可逆回路素子にあっては、第２中心電極に囲まれた部分から離れた高周波磁束は導体が形成された凹部を透過することはなく、フェライトの中心部へ導入され、多くの高周波磁束がフェライトの中央部分を通ることになる。フェライトの中央部分は十分な直流バイアス磁界が印加されているため、高周波磁束の損失は少ない。その結果、非可逆回路素子において挿入損失がさらに小さくなる。

また、フェライトの長辺両側面には前記凹部以外にダミー凹部が形成されていることが好ましい。このダミー凹部には導体が形成されていてもよい。これにて、前述のフェライト主面の縁端付近における直流バイアス磁界分布の改善効果、さらには、高周波磁束の損失改善効果が大きく発揮される。また、ダミー凹部には誘電体が充填されていてもよい。フェライトの長辺両側面を平坦化することができる。

前記凹部及びダミー凹部はフェライトの長辺両側面の全長にわたって等間隔に形成されていてもよい。ダミー凹部を前記凹部よりも幅広く形成すれば、高損失なフェライトをさらに減少させることができる。

また、本発明に係る非可逆回路素子の製造方法は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子の製造方法において、
マザーフェライト基板の表裏主面に複数の前記中心電極を導体膜によって互いに絶縁された状態で交差して形成するとともに、表裏主面を貫通する複数のスルーホールを形成し、該スルーホールのいくつかに前記中心電極を構成する導体膜を電気的に接続する中継用導体を充填し、かつ、該スルーホールのいくつかに前記回路基板上の端子電極と電気的に接続する接続用導体を充填する工程と、
一対のマザー磁石基板の間に前記マザーフェライト基板を接着剤層を介して挟み込んで積層体とし、該積層体を前記スルーホールを分断する位置で所定寸法に切り分け、一対の永久磁石で一単位の中心電極組立体を挟着したフェライト・磁石組立体を得る工程と、
を備えたことを特徴とする非可逆回路素子の製造方法。

なお、本明細書において、スルーホールとは、基板の表裏に貫通するように形成され、未だ導体が充填又は導体膜が形成されていない状態のものを意味する。

本発明に係る製造方法においては、中心電極とスルーホールを形成したマザーフェライト基板を接着剤層を介してマザー磁石基板の間に挟み込んで積層体とし、該積層体をスルーホールを分断する位置で所定寸法に切り分け、一対の永久磁石で一単位の中心電極組立体を挟着したフェライト・磁石組立体を得るようにしたため、製造工程が大幅に簡略化され、製造上のコストダウンを図ることができる。

また、スルーホールは前記凹部として機能し、直流バイアス磁界分布の改善、さらに、高周波磁束の損失改善に寄与する。そして、スルーホールのいくつかは中継用導体又は接続用導体が充填されないダミースルーホールとして残してもよく、このダミースルーホールに導体を充填してもよいし、誘電体を充填してもよい。

また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、挿入損失の低い好ましい電気特性を得ることができる。

本発明によれば、製造工程の簡略化を図ることができるとともに、挿入損失をさらに低下させることができる。また、フェライトに印加される直流バイアス磁界分布を改善することができ、高周波磁束の損失の改善も可能である。

以下、本発明に係る非可逆回路素子、その製造方法及び通信装置の実施例について添付図面を参照して説明する。

本発明に係る非可逆回路素子の一実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、金属製ヨーク１０と、キャップ１５と、回路基板２０と、フェライト３２と永久磁石４１とからなるフェライト・磁石組立体３０とで構成されている。

ヨーク１０は、軟鉄などの強磁性体材料からなり、防錆めっきが施され、回路基板２０上でフェライト・磁石組立体３０を囲む枠体形状とされている。このヨーク１０は、まず、突き合わせ部１０ａで分離して展開した状態に打ち抜かれて帯状体として形成され、凸部１１及び凹部１２を互いに強嵌合させて、いわゆるつぶし加工を行い環状体としたものである。

フェライト３２と永久磁石４１の上面には誘電体（例えば、樹脂、セラミック）からなるキャップ１５が接着される。このキャップ１５は軟磁性体金属板であってもよい。ヨーク１０とキャップ１５は、永久磁石４１と組み合わせて磁気回路を形成するものであり、通常は、銅下地めっきの上に銀めっきを施して防錆性を高め、高周波磁束による渦電流に起因する導体損失やグランド電流に起因する導体損失を軽減させている。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなし、長辺側面３２ｃ，３２ｄ及び短辺側面３２ｅ，３２ｆを有している。

また、永久磁石４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに、例えば、エポキシ系の接着剤シート層４２を介して接着され（図４参照）、フェライト・磁石組立体３０を形成している。永久磁石４１の主面４１ａは前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面３２ａ，４１ａ、主面３２ｂ，４１ａどうしを対向させて配置されている。なお、このフェライト・磁石組立体３０の製作工程は図１１を参照して以下に詳述する。

図２に示すように、第１中心電極３５はフェライト３２の第１主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上側面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下側面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下側面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。

第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて下辺略中央部から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上側面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下側面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上側面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下側面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

また、前記第１及び第２中心電極３５，３６の形状は種々に変更することができる。例えば、本実施例では、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐したものを示したが、分岐していなくてもよい。

また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下側面３２ｃ，３２ｄに形成された凹部３７（図３参照）に電極用導体を充填して形成されている。また、上下側面３２ｃ，３２ｄには各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。この製造方法については後に説明する。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラス誘電体厚膜を用いることができる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。フェライトマグネットは、金属マグネットが導体であるのと比較して、誘電体でもあるため、マグネット内に高周波磁束が損失なく分布することができる。そのため、永久磁石４１を中心電極３５，３６に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト３２の飽和磁化の温度特性と永久磁石４１の磁束密度の温度特性が近いため、フェライト３２と永久磁石４１とを組み合わせてアイソレータを構成した場合、アイソレータの温度に依存する電気特性が良好になる。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図５に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ〜２５ｅが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。

これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係を図５及び図６、図７の等価回路を参照して説明する。なお、図６に示す等価回路は本発明に係る非可逆回路素子（２ポート型アイソレータ）における基本的な第１回路例を示し、図７に示す等価回路は第２回路例を示す。図５には図７に示す第２回路例の構成が示されている。

即ち、回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣｓ１を介して整合用コンデンサＣ１と終端抵抗Ｒとの接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下側面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。

第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下側面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続されている。

一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣｓ２を介してコンデンサＣ２，Ｃ１と終端抵抗Ｒとの接続点２１ｂに接続されている。

第２中心電極３６の他端は、フェライト３２の下側面３２ｄに形成された接続用電極３６ｐ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この外部接続用端子電極２８はグランドポートＰ３として機能するものである。また、この外部接続用端子電極２８は、回路基板２０の上面に形成された端子電極２５ｄ，２５ｅを介して前記ヨーク１０にも接続されている。

また、入力ポートＰ１とコンデンサＣｓ１の接続点には接地されたインピーダンス調整用のコンデンサＣｐ１が接続されている。同様に、出力ポートＰ２とコンデンサＣｓ２との接続点にも接地されたインピーダンス調整用のコンデンサＣｐ２が接続されている。

回路基板２０とヨーク１０とは端子電極２５ｄ，２５ｅやその他のダミー電極を介してはんだ付けされて一体化される。また、フェライト・磁石組立体３０はフェライト３２の下側面３２ｄの各種電極が回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃやその他ダミー端子電極とはんだ付けされて一体化されるとともに、永久磁石４１の下側面が回路基板２０上に接着剤にて一体化される。この接着剤としては、熱硬化性の１液性又は２液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体３０と回路基板２０との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。

回路基板２０は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。特に、外部接続用の電極には、ニッケルめっきを施した上に金めっきを施すことが好ましい。防錆、耐はんだ喰われ性の向上、種々の原因によるはんだ接合自体の強度低下を防止するためである。

以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。従って、第１中心電極３５及び第２中心電極３６によって生じる高周波磁界の方向は第２中心電極３６の配置によってその方向が決まる。高周波磁界の方向が決まることにより、挿入損失をより低下させる対策が容易になる。

しかも、永久磁石４１及びフェライト３２はそれぞれ矩形状で同一寸法とされた表裏二つの主面３２ａ，３２ｂ，４１ａを有し、互いの外形が一致するように主面３２ａ，４１ａ、３２ｂ，４１ａどうしを対向させて配置されているため、以下に図１１を参照して説明するように、マザー磁石基板と中心電極付きマザーフェライト基板とを積層して両者を一体的に切り出してフェライト・磁石組立体３０を製作することができ、製造上のコストダウンを図ることができる。また、回路基板２０上に主面３２ａ，３２ｂ，４１ａが回路基板２０の表面とは直交する方向に縦置き配置されており、永久磁石４１及びフェライト３２の回路基板２０に対する実装面側の側面が同一平面であるため、回路基板２０上の端子電極との接続の信頼性が向上する。さらに、大きな磁界を得るために永久磁石４１を厚くしても該厚みに拘わらず背が高くなることはない。

ところで、図８に示すように、永久磁石４１の外形をフェライト３２の外形と同寸法とすると、永久磁石４１の主面４１ａの縁端付近に対向しているフェライト３２の主面３２ａ，３２ｂの縁端付近では永久磁石４１から印加される直流バイアス磁界が弱くなる。しかし、本アイソレータでは、フェライト３２の主面３２ａ，３２ｂと直交する側面３２ｃ，３２ｄ（即ち、直流バイアス磁界が弱くなるフェライト３２の主面３２ａ，３２ｂの縁端付近）には凹部３７，３８が形成されてフェライト３２自体が量的に減少しているため、直流バイアス磁界が弱くなることが抑えられ、高周波磁束の損失が少なくなる、即ち、アイソレータにおいて挿入損失がさらに小さくなる。加えて、フェライト３２は直流比透磁率は低いが磁性体であるのに対して、凹部３７，３８は導体が形成されたとしても非磁性体であり、凹部３７，３８を透過する直流磁束が凹部以外の部分に集中する傾向にあり、直流バイアス磁界の印加の弱さが緩和され、直流バイアス磁界分布が改善される。いわば凹部３７，３８が形成された部分のフェライト３２は局所的に反磁界係数が低くなったのと等価な効果を生じ、その結果、アイソレータにおいて挿入損失がさらに小さくなる。このような効果は、前記凹部３７，３８に導体が形成されていなくても生じるものである。

前記凹部３７，３８に形成した導体はフェライト３２の長辺側面３２ｃ，３２ｄにのみ形成されている。短辺側面３２ｅ，３２ｆは第２中心電極３６と直交する高周波磁束が通過する面であり、この側面３２ｅ，３２ｆに導体を設けなければ高周波磁束の通過を阻害することはない。但し、側面３２ｅ，３２ｆの角部付近であれば、高周波磁束の通過を阻害することはほとんどなく、角部付近であれば導体を設けても支障は生じない。

なお、前記ダミー凹部３８は必ずしも必要ではない。図１０にダミー凹部３８を省略した中心電極付きフェライト３２を示す。

ところで、第２中心電極３６に囲まれた部分から離れた高周波磁束はすぐに拡がりはじめて、多くの高周波磁束がフェライト３２から拡散していく。しかし、本アイソレータにおいては、前記凹部３７，３８には中継用電極や接続用電極が形成されているため、図９に示すように、高周波磁束は導体が形成された凹部３７，３８を透過することはなく、フェライト３２の中心部へ導入され、多くの高周波磁束がフェライト３２の中央部分を通ることになる。フェライト３２の中央部分は十分な直流バイアス磁界が印加されているため、高周波磁束の損失は少ない。その結果、アイソレータにおいて挿入損失がさらに小さくなる。

前記効果は、フェライト３２の長辺側面３２ｃ，３２ｄにダミー凹部３８が形成されて導体が充填されていることから、フェライト３２の主面３２ａ，３２ｂの縁端付近における直流バイアス磁界分布の改善効果、さらには、高周波磁束の損失改善効果が大きく発揮される。なお、凹部３７及びダミー凹部３８には導体を充填する以外に、導体膜を厚膜法又は薄膜法で形成してもよい。ダミー凹部３８には誘電体が充填されていてもよい。フェライト３２の長辺側面３２ｃ，３２ｄを平坦化することができる。また、ダミー凹部３８を凹部３７よりも幅広く形成すれば、高損失なフェライト材をさらに減少させることができる。

なお、永久磁石４１の主面４１ａをフェライト３２の主面３２ａ，３２ｂよりも一回り大きくすれば、挿入損失の劣化を防止することが可能である。しかし、これでは、マザー磁石基板とマザーフェライト基板を同時にカットするという製造工程上の利点が損なわれるばかりか、永久磁石４１が広面積化するので、フェライト・磁石組立体３０を回路基板２０上に縦置き配置するとアイソレータが高背化してしまい、かつ、フェライト３２の下側面３２ｄが回路基板２０の表面から浮き上がってしまうので、各種電極と端子電極との接続が困難になったり、接続の信頼性が低下してしまう。

さらに、本アイソレータにあっては、第１中心電極３５が１ターン巻回されており、第２中心電極３６は４ターン巻回されているため、好ましい挿入損失を広帯域に渡って得ることができる。即ち、フェライト３２に第１及び第２中心電極３５，３６を巻回することにより、中心電極３５，３６の交差箇所が増加して中心電極３５，３６間の結合係数が大きくなることで、挿入損失が減少し、通過周波数の広帯域化を図ることができる。

さらに、第２回路例（図７参照）に示したように、第１中心電極３５とコンデンサＣ１との接続点２１ａと入力ポートＰ１との間、及び、中心電極３５，３６の接続点２１ｂと出力ポートＰ２との間にいま一つの整合用コンデンサＣｓ１，Ｃｓ２を挿入したため、中心電極３５，３６のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でもアイソレータに接続される機器とのインピーダンス（５０Ω）を合わせることが可能である。なお、この効果は整合用コンデンサＣｓ１又はＣｓ２のいずれか一方を挿入するだけでも達成することができる。

また、第２中心電極３６とコンデンサＣ２との接続点とグランドポートＰ３との間に整合用インダクタを挿入すれば、２倍波又は３倍波など所望の高周波を抑制することができる。また、入力ポートＰ１とグランドとの間、出力ポートＰ２とグランドとの間に、インダクタとコンデンサとからなるＬＣ直列回路を挿入してもよい。このようなＬＣ直列回路を設けることによっても、２倍波又は３倍波など所望の高周波を抑制することができる。

さらに、構成的には、フェライト３２と一対の永久磁石４１が接着剤シート層４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。なお、フェライト３２と永久磁石４１とを一体化するには、前記接着剤シート層４２を使用する以外に、種々の方法を採用でき、例えば、接着剤の塗布などによってもよい。

さらに、中心電極３５，３６はフェライト３２の主面３２ａ，３２ｂに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータを量産することができる。これに加えて、中心電極３５，３６間の絶縁体膜としてガラス粉を焼結した膜などとすることで、金属板からなる中心電極を用いた場合と比べて、フェライト３２の主面３２ａ，３２ｂを平坦度の良好な形状とすることができる。その結果、フェライト３２と一対の永久磁石４１それぞれの位置関係を平行度よく一体化できる。

本アイソレータにおいて、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。

次に、前記フェライト・磁石組立体３０の製作方法について説明する。フェライト・磁石組立体３０を製作するにあたっては、まず、マザーフェライト基板の表裏主面に中心電極３５，３６を導体膜によって互いに絶縁された状態で交差して形成するとともに、表裏主面を貫通する複数のスルーホールを形成し、該スルーホールに中継用電極材料や接続用電極材料を充填する。

次に、一対のマザー磁石基板の間に前記マザーフェライト基板を接着剤を介して挟み込んで積層体とし、該積層体をスルーホールを分断する位置で所定寸法に切り分け、一対の永久磁石４１で一単位の中心電極付きフェライト３２と挟着したフェライト・磁石組立体３０を得る。

図１１にその工程を示す。まず、工程１，２，３で、マザー磁石基板４１１にセパレータ４１５を付けた接着シート層４２を当て、セパレータ４１５を剥離する。工程４では、マザー磁石基板４１１上に接着シート４２を介してマザーフェライト基板３２２（中心電極、スルーホールが形成されている）を密着、接着する。次に、工程５，６で、接着剤シート層４２を設けたいま一つのマザー磁石基板４１１を前記マザーフェライト基板３２２上に密着、接着し、積層体４００を得る。

次に、工程７で、前記積層体４００をダイシングテープ４１６上に貼り付ける。そして、工程８で、ダイサーにより積層体４００をスルーホールを分断する位置で所定寸法にカットすることにより、一単位のフェライト・磁石組立体３０が複数得られる。

以上の工程を経ることにより、サイズが同じ永久磁石４１にて同じサイズのフェライト３２を挟着したフェライト・磁石組立体３０を高精度に生産効率よく製作することができ、コストダウンの効果も大きい。このようなフェライト・磁石組立体３０の作用効果は前述した。

特に、広い面積のマザー磁石基板４１１及びマザーフェライト基板３２２を使用するため、個々の永久磁石４１とフェライト３２を接着する場合と比較して、永久磁石４１とフェライト３２との平行度が高まる。これにて、フェライト３２に印加されるバイアス磁界の平行性、均一性が保証され、挿入損失などの電気特性が劣化することがなくなる。そして、フェライト３２の位置ずれのおそれもないため、個体差がなくなるだけでなく、経時・経年変化の少ない信頼性の高いアイソレータを得ることができる。

ここで、図１２を参照して、フェライト・磁石組立体３０の構成に応じたアイソレータの電気特性を示す。特性を測定したアイソレータは前記フェライト・磁石組立体３０を備えたものであり、フェライト３２及び永久磁石４１ともに主面長辺２．０ｍｍ、主面短辺０．６０ｍｍであり、フェライト３２の厚さは０．１２５ｍｍ、永久磁石４１の厚さは０．３５ｍｍである。

図１２において、曲線Ａはダミー凹部３８に導体を充填したフェライト・磁石組立体３０を備えたアイソレータの挿入損失特性を示す。

なお、永久磁石４１を主面長辺２．４ｍｍ、主面短辺０．９０ｍｍ、厚さ０．３５ｍｍとしてフェライト３２よりも広面積のものに代えた場合、その挿入損失特性は曲線Ａとほとんど同じであった。しかし、これでは、アイソレータの高さが０．３ｍｍ程度高くなってしまう。換言すれば、前記フェライト・磁石組立体３０では一回り大きな永久磁石４１を使用したのと同等の挿入損失特性を得ることができる。

曲線Ｂはダミー凹部に誘電体（ガラス）を充填したフェライト・磁石組立体３０を備えたアイソレータの挿入損失特性を示す。また、曲線Ｃはダミー凹部３８を設けていない中心電極付きフェライト３２（図１０参照）を有するフェライト・磁石組立体３０を備えたアイソレータの挿入損失特性を示す。

曲線Ａ，Ｂ，Ｃを比較すると、曲線Ａが最も低い挿入損失を有している。曲線Ｂは曲線Ａより０．０２ｄＢほど高く、曲線Ｃは曲線Ａより０．０５ｄＢほど高い。しかし、いずれの曲線Ａ，Ｂ，Ｃにあっても好ましい電気特性を示している。

（通信装置、図１３参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。

図１３は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１３において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記２ポート型アイソレータを使用することができる。このアイソレータを実装することにより、好ましい電気特性を得ることができる。

（他の実施例）
なお、本発明に係る非可逆回路素子、その製造方法及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。

また、前記実施例では、フェライト・磁石組立体はそれぞれの主面を回路基板に対して直交方向に配置した、いわゆる縦置きを示したが、主面を回路基板に対して平行方向に配置した、いわゆる横置きであってもよい。

以上のように、本発明は、アイソレータやサーキュレータなどの非可逆回路素子に有用であり、特に、製造工程の簡略化を図り、かつ、挿入損失が少ない点で優れている。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の一実施例を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 フェライトを示す斜視図である。 フェライト・磁石組立体を示す分解斜視図である。 回路基板内の回路構成を示すブロック図である。 ２ポート型アイソレータの第１回路例を示す等価回路図である。 ２ポート型アイソレータの第２回路例を示す等価回路図である。 フェライト・磁石組立体における直流磁束の透過状態を示す説明図である。 フェライトにおける高周波磁束の透過状態を示す説明図である。 中心電極付きフェライトの他の例を示す斜視図である。 本発明に係る製造方法の一実施例を工程順に示す説明図である。 本発明に係る非可逆回路素子の挿入損失特性を示すグラフである。 本発明に係る通信装置の一実施例を示すブロック図である。

２０…回路基板
２５ａ〜２５ｃ…端子電極
３０…フェライト・磁石組立体
３２…フェライト
３２ａ，３２ｂ…主面
３２ｃ，３２ｄ…長辺側面
３２ｅ，３２ｆ…短辺側面
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
２２０…携帯電話
３２２…マザーフェライト基板
４００…積層体
４１１…マザー磁石基板
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート

Claims (14)

1. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
   前記中心電極は互いに絶縁されて交差した状態で導体膜によって形成された第１中心電極及び第２中心電極とからなり、第１中心電極の一端は入出力用第１ポートに電気的に接続され、他端は入出力用第２ポートに電気的に接続され、第２中心電極の一端は入出力用第２ポートに電気的に接続され、他端はグランド用第３ポートに電気的に接続されており、
   前記永久磁石及び前記フェライトは、それぞれ矩形状で同一寸法とされた表裏二つの主面を有し、互いの外形が一致するように主面どうしを対向させて配置され、
   前記フェライトの主面と直交する側面に凹部が形成されていること、
   を特徴とする非可逆回路素子。
2. 前記凹部には前記フェライトの両主面に形成された第１中心電極及び／又は第２中心電極を構成する導体膜を電気的に接続するための中継電極用導体が形成されていることを特徴とする請求項１に記載の非可逆回路素子。
3. 前記凹部には前記第１及び第２中心電極を前記回路基板上の端子電極と電気的に接続するための接続電極用導体が形成されていることを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記第２中心電極は前記フェライトの両主面に長辺両側面を介して１ターン以上巻回され、
   前記第１中心電極は前記第２中心電極と所定の角度で交差するように前記フェライトの両主面に長辺両側面を介して１ターン以上巻回され、
   前記凹部に形成した導体は前記フェライトの長辺側面にのみ形成され、
   前記フェライトと前記永久磁石とは、互いに主面どうしを対向配置した状態で、前記回路基板上に該主面が回路基板の表面とは直交する方向に配置されていること、
   を特徴とする請求項２又は請求項３に記載の非可逆回路素子。
5. 前記フェライトの長辺両側面には前記凹部以外にダミー凹部が形成されていることを特徴とする請求項２ないし請求項４のいずれかに記載の非可逆回路素子。
6. 前記ダミー凹部には導体が形成されていることを特徴とする請求項５に記載の非可逆回路素子。
7. 前記ダミー凹部には誘電体が充填されていることを特徴とする請求項５に記載の非可逆回路素子。
8. 前記凹部及び前記ダミー凹部が前記フェライトの長辺両側面の全長にわたって等間隔に形成されていることを特徴とする請求項５ないし請求項７のいずれかに記載の非可逆回路素子。
9. 前記ダミー凹部は前記凹部よりも幅広く形成されていることを特徴とする請求項５ないし請求項８のいずれかに記載の非可逆回路素子。
10. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子の製造方法において、
    マザーフェライト基板の表裏主面に複数の前記中心電極を導体膜によって互いに絶縁された状態で交差して形成するとともに、表裏主面を貫通する複数のスルーホールを形成し、該スルーホールのいくつかに前記中心電極を構成する導体膜を電気的に接続する中継用導体を充填し、かつ、該スルーホールのいくつかに前記回路基板上の端子電極と電気的に接続する接続用導体を充填する工程と、
    一対のマザー磁石基板の間に前記マザーフェライト基板を接着剤層を介して挟み込んで積層体とし、該積層体を前記スルーホールを分断する位置で所定寸法に切り分け、一対の永久磁石で一単位の中心電極組立体を挟着したフェライト・磁石組立体を得る工程と、
    を備えたことを特徴とする非可逆回路素子の製造方法。
11. 前記スルーホールのいくつかは前記中継用導体又は前記接続用導体が充填されないダミースルーホールとして残されていることを特徴とする請求項１０に記載の非可逆回路素子の製造方法。
12. 前記ダミースルーホールに導体を充填することを特徴とする請求項１１に記載の非可逆回路素子の製造方法。
13. 前記ダミースルーホールに誘電体を充填することを特徴とする請求項１１に記載の非可逆回路素子の製造方法。
14. 請求項１ないし請求項９のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。

Images