JP2010157844A - 非可逆回路素子 - Google Patents

Abstract

【課題】フェライトの端面に形成した凹部に充填した電極部材の固着強度を高めるようにした非可逆回路素子を得る。
【解決手段】永久磁石により直流磁界が印加されるフェライト３２と、該フェライト３２の主面３２ａ，３２ｂに配置された第１及び第２中心電極３５，３６を備えた非可逆回路素子。フェライト３２の上下端面３２ｃ，３２ｄに形成した凹部３７ａ，３７ｂ，３８ａ，３８ｂに電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｌ，３９ａが充填されている。これらの電極は回路基板上の端子電極にはんだ付けにて接合され、接合部分から作用する引き剥がし力に対して凹部からの抜け止めを図る部分（上方に広がる傾斜面）が形成されている。
【選択図】図２

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子として２ポート型アイソレータでは、特許文献１に記載のように、フェライトの互いに対向する第１及び第２主面にそれぞれ第１及び第２中心電極を形成し、フェライトの端面に設けた凹部に充填した電極部材を介して第１及び第２中心電極をそれぞれ第１主面側と第２主面側とで電気的に接続したものが知られている。

この２ポート型アイソレータでは、フェライトの凹部に充填した電極部材を回路基板上の端子電極にはんだなどの導電性部材を介して接合している。しかしながら、フェライトの凹部に充填した電極部材の固着強度は必ずしも十分なものではなく、フェライトに大きな引っ張り力や横倒し力が作用すると、電極部材が凹部から抜け出てしまい、回路の接続関係が破壊されるという問題点を有していた。特に、電極部材が凹部にめっきにより形成されている場合に顕著であった。
国際公開第２００７／０４６２２９号パンフレット

そこで、本発明の目的は、フェライトの端面に形成した凹部に充填した電極部材の固着強度を高めるようにした非可逆回路素子を提供することにある。

前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面に互いに電気的に絶縁状態で交差して配置された導体膜からなる複数の中心電極と、
前記フェライトの主面と直交する端面に形成した凹部に充填した電極部材と、
を備え、
前記電極部材は前記中心電極と電気的に接続されるとともに、基板上の端子電極に導電性部材を介して接合されるものであり、
前記電極部材には前記端子電極への接合部分から作用する引き剥がし力に対して前記凹部からの抜け止めを図る部分が形成されていること、
を特徴とする。

本発明によれば、フェライトの端面に形成した凹部に充填された電極部材には基板上の端子電極への接合部分から作用する引き剥がし力に対して凹部からの抜け止めを図る部分が形成されているため、電極部材の凹部に対する固着強度が高くなる。それゆえ、例えば、フェライトに対して大きな引っ張り力や横倒し力が作用した場合であっても、電極部材が凹部から抜け出ることがなく、回路の接続関係が破壊されるおそれがなくなる。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。

（第１実施例、図１〜図５参照）
本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、整合回路素子（コンデンサＣ１は回路基板２０上に実装され、他の素子は回路基板２０に内蔵されている）で構成されている。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに対向する平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

また、永久磁石４１はフェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着層４２（図３参照）を介して接着され、フェライト・磁石素子３０を形成している。永久磁石４１の主面は前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。

第１中心電極３５は導体膜にて形成されている。即ち、図２（Ａ）に示すように、フェライト３２の第１主面３２ａにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁層４３（図３参照）が形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

第２中心電極３６は導体膜にて形成されている。まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、１ターン目３６ｃが第２主面３２ｂにおいて略垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、接続用電極３６ｌがフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｌに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

また、接続用電極３５ｂ，３５ｃ，３６ｌや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７ａ，３７ｂ（図２（Ｂ）参照）に銀、銀合金、銅、銅合金などの電極用導電材をめっきなどにより充填して形成されている。また、上下面３２ｃ，３２ｄには凹部３７ａ，３７ｂと平行にダミー凹部３８ａ，３８ｂも形成され、かつ、ダミー電極３９ａ，３９ｂが充填されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導電材で充填した後、スルーホールを分断する位置でカットすることによって形成される。

このような凹部３７ａ，３７ｂ，３８ａ，３８ｂはフェライト３２の母材にスルーホールを形成する際に、ブラスト加工又はレーザ加工などによって形成される。ブラスト加工は、母材の表面にマスクを介して微小な粒径の粉体を吹き付けることで、マスキングされていない箇所にスルーホールが形成される。レーザ加工は、フェライト３２の母材の表面にレーザを照射することで所定箇所にスルーホールが形成される。

図３は、フェライト３２の主面３２ａ上に各材料が積層される状態を示しており、主面３２ａ上には接着層４４を介して第２中心電極３６が形成され、さらに、絶縁層４３を介して第１中心電極３５が形成され、さらに、接着層４２を介して永久磁石４１が貼着されている。フェライト３２の主面３２ｂ側にも、図３では図示していないが、同様に各材料が積層されている。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁層４３としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。

なお、フェライト３２を絶縁層及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極としては高温焼成に耐えるＰｄ又はＰｄ／Ａｇを用いることになる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着層４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。

回路基板２０は、ＬＴＣＣセラミック基板であり、その表面には、前記フェライト・磁石素子３０や整合回路素子の一部であるチップタイプのコンデンサＣ１を実装するための端子電極２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅが形成され、裏面には、入力用電極２６、出力用電極２７及びグランド用電極２８が形成されている。また、図４を参照して以下に説明する整合回路素子（コンデンサＣ２，ＣＳ１，ＣＳ２、終端抵抗Ｒ）が回路基板２０に内部電極として形成され、ビアホール導体などを介して所定の回路が構成されている。

前記フェライト・磁石素子３０は、前記回路基板２０上に、フェライト３２の主面３２ａ，３２ｂが回路基板２０の表面に対して垂直方向に載置され、フェライト３２の下面３２ｄの電極３５ｂ，３５ｃ，３６ｌが回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローはんだ付けされて一体化される。また、コンデンサＣ１が回路基板２０上の端子電極２５ｄ，２５ｅとリフローはんだ付けされる。

ところで、各電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｌ，３９ａが充填されるフェライト３２の下面３２ｄに形成した凹部３７ａ，３８ａは、図２（Ｂ）に示すように、下側が狭く上側が広い逆台形形状とされ、各電極はこの逆台形形状に充填されている。従って、これらの電極の凹部に対する固着強度は高く、電極に下方や水平方向への引き剥がし力が作用しても電極が凹部から抜け出ることがない。電極３５ｂ，３５ｃ，３６ｌは前述のごとく端子電極２５ａ，２５ｂ，２５ｃにはんだ接合され、この接合部分から電極３５ｂ，３５ｃ，３６ｌに引き剥がし力が作用することになるが、本第１実施例ではこの引き剥がし力に対して電極３５ｂ，３５ｃ，３６ｌを凹部３７ａからの抜け止めを図る部分（図５（ａ）に示す傾斜した側面６１ａ）が形成されている。

ここで、前記２ポート型アイソレータの一回路例を図４の等価回路に示す。回路基板２０の下面に形成された入力用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣＳ１を介して整合用コンデンサＣ１と終端抵抗Ｒとに接続されている。整合用コンデンサＣＳ１は回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。

第１中心電極３５（Ｌ１）の他端及び第２中心電極３６（Ｌ２）の一端は、フェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、整合用コンデンサＣＳ２を介して回路基板２０の下面に形成された出力用端子電極２７に接続されている。この端子電極２７が出力ポートＰ２として機能する。

第２中心電極３６の他端は、フェライト３２の下面３２ｄに形成された接続用電極３６ｌ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成されたグランド用端子電極２８と接続されている。この端子電極２８がグランドポートＰ３として機能する。

以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。

また、回路基板２０は多層誘電体基板で構成されている。これにて、内部にコンデンサや抵抗などの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。さらに、回路基板２０は携帯電話などのプリント配線回路基板であってもよい。この場合、フェライト・磁石素子３０は一つのモジュールとして取り扱われ、整合回路素子はチップタイプのものがプリント配線回路基板上に外付けされることになる。

（電極の種々の形状、図５参照）
前記電極３５ｂなどを凹部３７ａからの抜け止めを図る部分は、図５（ａ）〜（ｇ）に示すように種々の形状を採用することができる。図５（ａ）は傾斜した側面６１ａを抜け止め部分としており、図２に記載した形状でもある。図５（ｂ）は電極３５ｂの上部に角ばった突起６１ｂを形成して抜け止め部分としている。図５（ｃ）は電極３５ｂの上部に円形状突起６１ｃを形成して抜け止め部分としている。図５（ｄ）は電極３５ｂの上部に鉤状突起６１ｄを形成した抜け止め部分としている。図５（ｅ）は電極３５ｂの側面にギザギザの凹凸部６１ｅを形成して抜け止め部分としている。図５（ｆ）は電極３５ｂの側面に傾斜した凹部６１ｆを形成して抜け止め部分としている。図５（ｇ）は電極３５ｂの側面に角ばった凹部６１ｇを形成して抜け止め部分としている。

（第２実施例、図６参照）
図６に本発明の第２実施例である２ポート型アイソレータの要部であるフェライト３２を示す。このフェライト３２にあっては、下側の電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｌ，３９ａに加えて、上側の電極３５ａ，３６ｂ，３６ｆ，３６ｊ，３９ｂにも抜け止め部分を形成している。抜け止め部分の形状は前記第１実施例（図５（ａ）参照）と同じである。

（第３実施例、図７参照）
図７に本発明の第３実施例である２ポート型アイソレータの要部であるフェライト７０を示す。このフェライト７０にあっては、第１主面（表面）７０ａ上に第１中心電極７１及び第２中心電極７２を所定の交差角度で互いに電気的に絶縁状態で配置し、中心電極７１，７２のそれぞれの端部を電極７３ａ〜７３ｄに電気的に接続したものである。第１中心電極７１の一端に接続された電極７３ａが入力ポートに接続され、第１中心電極７１の他端に接続された電極７３ｂと第２中心電極７２の一端に接続された電極７３ｃとが出力ポートに接続されている。また、第２中心電極７２の他端に接続された電極７３ｄがグランドポートに接続されている。

このフェライト７０は図示しない回路基板上に主面７０ａを該基板の表面に対して水平状態となるように配置される。電極７３ａ〜７３ｄはフェライト７０の端面部分において表裏面に貫通しており、回路基板上の端子電極に電気的に接続される。電極７３ａ〜７３ｄについても図５（ａ）に示したものと同様に、側面が傾斜した抜け止め部分が形成されている。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、第１及び第２中心電極３５，７１，３６，７２の形状は種々に変更することができ、複数本に分岐していてもよい。第１実施例において第２中心電極３６は１ターン以上巻回されていればよい。

第１実施例である２ポート型アイソレータを示す分解斜視図である。 （Ａ）は電極付きフェライトを示す斜視図であり、（Ｂ）は電極を付ける前のフェライトを示す斜視図である。 フェライト・磁石組立体を示す分解斜視図である。 ２ポート型アイソレータの一回路例を示す等価回路図である。 電極の種々の形状を示す正面図である。 第２実施例である２ポート型アイソレータの要部（フェライト）を示す斜視図である。 第３実施例である２ポート型アイソレータの要部（フェライト）を示す斜視図である。

符号の説明

２０…回路基板
３０…フェライト・磁石素子
３２，７０…フェライト
３２ａ，３２ｂ，７０ａ…主面
３５，７１…第１中心電極
３６，７２…第２中心電極
３５ａ，３５ｂ，３５ｃ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３９ａ，３９ｂ…電極
３７ａ，３７ｂ，３８ａ，３８ｂ…凹部
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート

Claims (5)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトの主面に互いに電気的に絶縁状態で交差して配置された導体膜からなる複数の中心電極と、
   前記フェライトの主面と直交する端面に形成した凹部に充填した電極部材と、
   を備え、
   前記電極部材は前記中心電極と電気的に接続されるとともに、基板上の端子電極に導電性部材を介して接合されるものであり、
   前記電極部材には前記端子電極への接合部分から作用する引き剥がし力に対して前記凹部からの抜け止めを図る部分が形成されていること、
   を特徴とする非可逆回路素子。
2. 前記複数の中心電極は、第１及び第２中心電極にて構成され、
   前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
   前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
   前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
   前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
   前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続されていること、
   を特徴とする請求項１に記載の非可逆回路素子。
3. 前記フェライトと永久磁石は、前記第１及び第２中心電極が配置された第１及び第２主面と平行に両側から一対の永久磁石によって挟着されたフェライト・磁石素子を構成していることを特徴とする請求項２に記載の非可逆回路素子。
4. 表面に端子電極が形成された回路基板を備え、
   前記フェライト・磁石素子は、前記回路基板上に、第１及び第２主面が該回路基板の表面に対して垂直方向に配置されていること、
   を特徴とする請求項３に記載の非可逆回路素子。
5. 前記第１及び第２中心電極は前記フェライトの第１主面上に互いに電気的に絶縁状態で交差して配置され、
   前記フェライトは第２主面を、表面に端子電極が形成された回路基板上に配置されていること、
   を特徴とする請求項１に記載の非可逆回路素子。

Images