JP2010183130A - 非可逆回路部品及びその製造方法 - Google Patents
非可逆回路部品及びその製造方法 Download PDFInfo
- Publication number
- JP2010183130A JP2010183130A JP2009022209A JP2009022209A JP2010183130A JP 2010183130 A JP2010183130 A JP 2010183130A JP 2009022209 A JP2009022209 A JP 2009022209A JP 2009022209 A JP2009022209 A JP 2009022209A JP 2010183130 A JP2010183130 A JP 2010183130A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- circuit component
- permanent magnet
- substrate
- resin block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】永久磁石の磁力による影響を排除して小型化を図ることができ、かつ、特性のばらつきを回避できる非可逆回路部品及びその製造方法を得る。
【解決手段】互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライト32と、該フェライト32に直流磁界を印加するようにフェライト32の両主面に固着した一対の永久磁石41と、チップ状の整合回路素子C1,C2,CS1,CS2,Rとが樹脂ブロック11に配置されている非可逆回路部品10。永久磁石41は樹脂ブロック11に配置される際は未着磁であり、フェライト32や整合回路素子とともに樹脂ブロック11に配置された後に着磁される。永久磁石41が着磁、磁力調整された後、非可逆回路部品10は実装基板20に搭載される。
【選択図】図1
【解決手段】互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライト32と、該フェライト32に直流磁界を印加するようにフェライト32の両主面に固着した一対の永久磁石41と、チップ状の整合回路素子C1,C2,CS1,CS2,Rとが樹脂ブロック11に配置されている非可逆回路部品10。永久磁石41は樹脂ブロック11に配置される際は未着磁であり、フェライト32や整合回路素子とともに樹脂ブロック11に配置された後に着磁される。永久磁石41が着磁、磁力調整された後、非可逆回路部品10は実装基板20に搭載される。
【選択図】図1
Description
本発明は、非可逆回路部品及びその製造方法、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子を構成する部品及びその製造方法に関する。
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
一般に、この種の非可逆回路素子では、中心電極が形成されたフェライトとそれに直流磁界を印加する永久磁石とからなるフェライト・磁石素子や、抵抗やコンデンサ(容量)からなる所定の整合回路素子を備えている。また、複数の非可逆回路素子を備えた複合電子部品、あるいは、非可逆回路素子とパワーアンプ素子とを備えた複合電子部品などがモジュールとして提供されている。
ところで、前記フェライト・磁石素子は、永久磁石の磁力を測定、調整した後に基板の表面に接合(例えば、リフローによるはんだ付け)されるため(特許文献1,2参照)、既に着磁されている永久磁石の漏れ磁束が同時に基板の表面に接合される磁性部分を有する他の素子を引き寄せるあるいは反発させる傾向にあり、フェライト・磁石素子と他の素子との距離を大きく設定しておく必要が生じていた。このため、フェライト・磁石素子を備えた非可逆回路素子や複合電子部品のサイズが大型化するという問題点を有していた。
また、フェライト・磁石素子を単体で供給し、供給先で必要な整合回路素子と組み合わせて非可逆回路素子を組み立てると、フェライト・磁石素子は標準的な特性の整合回路素子を想定して磁力調整されているため、後に組み合わされる整合回路素子の特性のばらつきに起因して周波数特性が悪化するおそれを有していた。
そこで、本発明の目的は、永久磁石の磁力による影響を排除して小型化を図ることができ、かつ、特性のばらつきを回避できる非可逆回路部品及びその製造方法を提供することにある。
前記目的を達成するため、本発明の第1形態である非可逆回路部品は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する永久磁石と、チップ状の整合回路素子とが樹脂ブロックに配置されており、
前記フェライトと前記整合回路素子のそれぞれの一面には接続用電極が形成されているとともに、これらの接続用電極が前記樹脂ブロックの一面に露出していること、
を特徴とする。
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する永久磁石と、チップ状の整合回路素子とが樹脂ブロックに配置されており、
前記フェライトと前記整合回路素子のそれぞれの一面には接続用電極が形成されているとともに、これらの接続用電極が前記樹脂ブロックの一面に露出していること、
を特徴とする。
前記非可逆回路部品においては、フェライトと永久磁石とチップ状の整合回路素子とを一体的に樹脂ブロックに配置する際、永久磁石を未着磁としておき、一体化された状態で永久磁石に着磁を施すことができる。これにて、整合回路素子を永久磁石の磁力に影響されることなく永久磁石の周辺に近づけて配置できるので、部品が小型化されることになる。また、実際に搭載される整合回路素子を含めた状態で永久磁石の磁力を調整した後にユーザーに出荷されるため、ユーザー側では新たに整合回路素子を組み込む必要はなく、特性がばらつくなどの不具合が回避される。
本発明の第2形態である非可逆回路部品の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する未着磁の永久磁石と、チップ状の整合回路素子とを、前記フェライトと前記整合回路素子のそれぞれの一面に形成された接続用電極が樹脂ブロックの一面に露出するように樹脂ブロックに配置する工程と、
前記樹脂ブロックに配置された永久磁石に対して着磁する工程と、
を備えたことを特徴とする。
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する未着磁の永久磁石と、チップ状の整合回路素子とを、前記フェライトと前記整合回路素子のそれぞれの一面に形成された接続用電極が樹脂ブロックの一面に露出するように樹脂ブロックに配置する工程と、
前記樹脂ブロックに配置された永久磁石に対して着磁する工程と、
を備えたことを特徴とする。
前記非可逆回路部品の製造方法においては、フェライトと未着磁の永久磁石とチップ状の整合回路素子とを一体的に樹脂ブロックに配置し、一体化された状態で永久磁石に着磁を施すため、整合回路素子を永久磁石の磁力に影響されることなく永久磁石の周辺に近づけて配置でき、部品が小型化されることになる。また、実際に搭載される整合回路素子を含めた状態で永久磁石の磁力を調整した後にユーザーに出荷されるため、ユーザー側では新たに整合回路素子を組み込む必要はなく、特性がばらつくなどの不具合が回避される。
本発明によれば、整合回路素子を配置する際に永久磁石の磁力の影響がないので非可逆回路部品が小型化され、これを用いた非可逆回路素子や複合電子部品の小型化を図ることができる。また、整合回路素子を含めた状態で磁力が調整されるため特性のばらつきを回避することができる。
以下、本発明に係る非可逆回路部品及びその製造方法の実施例について添付図面を参照して説明する。なお、各実施例において共通する部品、部分には同じ符号を付し、重複する説明は省略する。
(第1実施例、図1〜図10参照)
図1に、2ポートの集中定数型アイソレータを構成する非可逆回路部品10と実装基板20とを示す。この非可逆回路部品10は、樹脂ブロック11にフェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、整合回路素子であるコンデンサC1,C2,CS1,CS2、終端抵抗Rとを配置したものである。以下に詳述するように、フェライト32の下面と整合回路素子の両端部には接続用電極が形成されており、これらの接続用電極が樹脂ブロック11の下面(実装基板20に対する実装面)に露出している。
図1に、2ポートの集中定数型アイソレータを構成する非可逆回路部品10と実装基板20とを示す。この非可逆回路部品10は、樹脂ブロック11にフェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、整合回路素子であるコンデンサC1,C2,CS1,CS2、終端抵抗Rとを配置したものである。以下に詳述するように、フェライト32の下面と整合回路素子の両端部には接続用電極が形成されており、これらの接続用電極が樹脂ブロック11の下面(実装基板20に対する実装面)に露出している。
フェライト32には、図2に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに対向する平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。
また、永久磁石41はフェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着され(図4参照)、フェライト・磁石素子30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。
第1中心電極35は導体膜にて形成されている。即ち、図2に示すように、この第1中心電極35は、フェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。
また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下面32c,32dに形成された凹部37(図3参照)に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面32c,32dには各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。
フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。
なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるPd,Ag又はPd/Agを用いることになる。
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
実装基板20は、携帯電話などでアイソレータを含む高周波部品が搭載される多層基板であり、その表面には、前記フェライト・磁石素子30や整合回路素子であるチップタイプのコンデンサC1,C2,CS1,CS2やチップタイプの終端抵抗Rを実装するための端子電極21a,21b,21c,22a〜22jが形成されている。
第1中心電極35の一端と第2中心電極36の他端である接続用電極35bは端子電極21aに接続され(接続点A)、第1中心電極35の他端である接続用電極35cは端子電極21bに接続され(接続点B)、第2中心電極36の他端である接続用電極36pは端子電極21cに接続される(接続点C)。これらの接続はリフローはんだにて行われる。また、コンデンサC1の接続用電極は端子電極22a,22bに接続され、コンデンサC2の接続用電極は端子電極22c,22dに接続され、コンデンサCS1の接続用電極は端子電極22e,22fに接続され、コンデンサCS2の接続用電極は端子電極22g,22hに接続され、終端抵抗Rの接続用電極は端子電極22i,22jに接続される。
実装基板20の裏面には入力用外部接続電極P1、出力用外部接続電極P2、グランド用外部接続電極P3が形成され、これらの電極や表面に形成した前記各種端子電極とともに、実装基板20内に設けた配線電極やビアホール導体を介して図5を参照して以下に説明する所定の回路を構成するように接続されている。
(回路構成、図5参照)
ここで、前記非可逆回路部品10を含む2ポート型アイソレータの一回路例を図5の等価回路に示す。入力用外部接続電極(入力ポート)P1は整合用コンデンサCS1を介して整合用コンデンサC1と終端抵抗Rとに接続され、整合用コンデンサCS1は第1中心電極35の一端に接続されている。第1中心電極35の他端及び第2中心電極36の一端は、終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力用外部接続電極(出力ポート)P2に接続されている。第2中心電極36の他端及びコンデンサC2はグランド用外部接続電極(グランドポート)P3に接続されている。
ここで、前記非可逆回路部品10を含む2ポート型アイソレータの一回路例を図5の等価回路に示す。入力用外部接続電極(入力ポート)P1は整合用コンデンサCS1を介して整合用コンデンサC1と終端抵抗Rとに接続され、整合用コンデンサCS1は第1中心電極35の一端に接続されている。第1中心電極35の他端及び第2中心電極36の一端は、終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力用外部接続電極(出力ポート)P2に接続されている。第2中心電極36の他端及びコンデンサC2はグランド用外部接続電極(グランドポート)P3に接続されている。
以上の等価回路からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。
また、フェライト・磁石素子30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢な非可逆回路部品10となる。
ところで、前記非可逆回路部品10は、フェライト・磁石素子30と各種整合回路素子が樹脂ブロック11に、それぞれの接続用電極を樹脂ブロック11の底面(実装基板20に対する実装面)に露出した状態で配置されている。永久磁石41は未着磁の状態でフェライト・磁石素子30として組み立てられ、かつ、樹脂ブロック11に配置される。各素子を樹脂ブロック11に配置した後に永久磁石41に対して着磁が施され、必要な特性を得るように磁力が調整される。
永久磁石41に対する着磁は、非可逆回路部品10を測定用基板上に形成した測定用電極に電気的に接続した状態で行われる。測定用基板は図1に示した実装基板20と同様の端子電極及び内部回路が形成されている。なお、着磁や磁力調整は、周知のネットワークアナライザーや磁束発生装置を用いて行うことができる。本実施例では、各種整合回路素子が永久磁石41と一体化された状態で着磁(磁力調整)が行われるため、各種整合回路素子のばらつきをも加味した磁力調整が行われることになり、周波数特性などのばらつきのない非可逆回路部品10を得ることができる。また、樹脂ブロック11に配置される際、永久磁石41は未着磁であるため、整合回路素子を永久磁石41の磁力に影響されることなく永久磁石41の周辺に近付けて配置できるので部品10を小型に製造することができる。
ここで、前記非可逆回路部品10の製造工程についてその概略を図6を参照して説明する。まず、フェライト・磁石素子30を作製する(ステップS1)。この工程では永久磁石41は未着磁である。次に、フェライト・磁石素子30と各種整合回路素子を樹脂ブロック11に配置する(ステップS2)。その後、永久磁石41を着磁(磁力調整)し、選別を行う(ステップS3)。このようにして製造された非可逆回路部品10の提供を受けたユーザは、非可逆回路部品10を実装基板20上に配置し、リフロー炉にてはんだ付けを行い、アイソレータとする。
(非可逆回路部品の製造方法、図7〜図10参照)
以下、非可逆回路部品10の製造方法(第1の製造例、第2の製造例及び第3の製造例)について説明する。
以下、非可逆回路部品10の製造方法(第1の製造例、第2の製造例及び第3の製造例)について説明する。
第1の製造例は、図7(A)に示すように、基板50上にフェライト・磁石素子30と整合回路素子を配置し(例えば、接着剤で固定する)、図7(B)に示すように、樹脂材にて封止し、該樹脂材を硬化させて樹脂ブロック11を成形し、非可逆回路部品10とする。その後、非可逆回路部品10を基板50から分離し、図7(C)に示すように、測定用基板60上に載置し、永久磁石41に対して着磁、磁力調整を行う。非可逆回路部品10としての完成品を図7(D)に示す。
第2の製造例は、図8(A)に示すように、複数組のフェライト・磁石素子30及び整合回路素子をフレキシブルな基板70の所定位置にマトリクス状に配置し、図8(B)に示すように、樹脂材にて全体的に封止し、該樹脂材を硬化させて樹脂ブロック11を成形する。次に、図8(C)に示すように、樹脂ブロック11にカット用切れ目11aを形成する。切れ目11aは一組の非可逆回路部品10を囲むかたちで形成される。そして、図8(D)に示すように、基板70を撓ませると切れ目11aに沿って非可逆回路部品10が基板70から分離される。
前記基板70の表面には電極71(図9(A)参照)が形成されており、この電極71はフェライト32の下面32dに形成した接続用電極35b,35c,36pや整合回路素子の接続用電極に対応している。ここで、接続用電極35bを例にして説明すると、図9(B)に示すように、接続用電極35bは電極71にはんだ72を介して接合される。電極71はめっきにて形成されており、基板70との接合力は接続用電極35bのフェライト32への接合力やはんだ72の接合力よりも弱い。それゆえ、図9(C)に示すように、非可逆回路部品10(フェライト32)が基板70から分離する際に、電極71は接続用電極35bに付着した状態で基板70から剥離される。その他の接続用電極と電極71との関係もこれと同様であり、各電極71は非可逆回路部品10の接続用電極に付着して基板70から剥離される。なお、図7に示した第1の製造例でもこのようにしてフェライト・磁石素子30及び各種整合回路素子と基板50との接合、分離が行われてもよい。
第3の製造例は、図10に示すように、樹脂ブロック11をマザー基板の状態で予め複数の収容凹部81,82を形成しておき、凹部81にフェライト・磁石素子30を嵌め込み、凹部82に各整合回路素子を嵌め込む。接着材を用いてもよい。このとき、フェライト32や整合回路素子に形成されている接続用電極は凹部81,82から露出した状態となる。次に、樹脂ブロック11を点線で示すように一組の非可逆回路部品10ごとに切り離す。
(第2実施例、図11〜図13参照)
図11に、3ポートの集中定数型アイソレータを構成する非可逆回路部品110と実装基板120を示す。この非可逆回路部品110は、フェライト132と永久磁石141とヨーク151と整合回路素子(コンデンサC11,C12,C13及び終端抵抗R)とで構成されている。フェライト132、永久磁石141、ヨーク151及び整合回路素子は、図12に示すように、樹脂ブロック111に配置されている。これらの素子を樹脂ブロック111に配置する方法は前記第1、第2及び第3の製造例を適用することができる。
図11に、3ポートの集中定数型アイソレータを構成する非可逆回路部品110と実装基板120を示す。この非可逆回路部品110は、フェライト132と永久磁石141とヨーク151と整合回路素子(コンデンサC11,C12,C13及び終端抵抗R)とで構成されている。フェライト132、永久磁石141、ヨーク151及び整合回路素子は、図12に示すように、樹脂ブロック111に配置されている。これらの素子を樹脂ブロック111に配置する方法は前記第1、第2及び第3の製造例を適用することができる。
フェライト132には中心電極135,136,137が互いに電気的に絶縁状態で交差して配置され、整合回路素子C11,C12,C13,Rとで図13に示す等価回路を構成している。実装基板120の表面に形成した端子電極125a〜125fに中心電極135,136,137のそれぞれの端部(フェライト132の裏面に回り込んで形成されている)が接続され、端子電極126a〜126hに整合回路素子の接続用電極が接続されている。また、P11,P12,P13がそれぞれ入出力ポートとして機能する。
即ち、フェライト132の第1の主面(表面)上に永久磁石141が配置され、フェライト132の第2の主面(裏面)が中心電極135,136,137の接続用電極を含めて樹脂ブロック111の一面に露出している。また、整合回路素子のそれぞれの接続用電極も樹脂ブロック111の一面に露出している。
本第2実施例においても、非可逆回路部品110による作用効果は前記第1実施例と同様である。なお、この3ポート型アイソレータに関して、非可逆回路部品110以外の構成は、特開2004−208273号公報(特許第3852434号)に詳しく記載されている。
(他の実施例)
なお、本発明に係る非可逆回路部品及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
なお、本発明に係る非可逆回路部品及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、整合回路の構成は任意である。また、フェライト・磁石素子において、フェライトと永久磁石は一体に焼成されたものであってもよい。さらに、フェライト・磁石素子や整合回路素子を実装基板の表面に接合する方法としては、前記実施例に示したはんだ接合以外に、導電性接着剤による接合、超音波による接合、ブリッジボンディングによる接合などを用いてもよい。
以上のように、本発明は、非可逆回路部品に有用であり、特に、小型化を図ることができるとともに特性のばらつきを回避できる点で優れている。
10,110…非可逆回路部品
11,111…樹脂ブロック
20,120…基板
30…フェライト・磁石素子
32,132…フェライト
35,36,135,136,137…中心電極
35b,35c,36p…接続用電極
41,141…永久磁石
C1,C2,CS1,CS2,C11,C12,C13,R…整合回路素子
11,111…樹脂ブロック
20,120…基板
30…フェライト・磁石素子
32,132…フェライト
35,36,135,136,137…中心電極
35b,35c,36p…接続用電極
41,141…永久磁石
C1,C2,CS1,CS2,C11,C12,C13,R…整合回路素子
Claims (10)
- 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する永久磁石と、チップ状の整合回路素子とが樹脂ブロックに配置されており、
前記フェライトと前記整合回路素子のそれぞれの一面には接続用電極が形成されているとともに、これらの接続用電極が前記樹脂ブロックの一面に露出していること、
を特徴とする非可逆回路部品。 - 前記フェライトの二つの主面を一対の永久磁石で挟着し、該フェライトの主面と直交する底面が前記樹脂ブロックの一面に露出していること、を特徴とする請求項1に記載の非可逆回路部品。
- 前記フェライトの第1の主面上に前記永久磁石が配置され、該フェライトの第2の主面が前記樹脂ブロックの一面に露出していること、を特徴とする請求項1に記載の非可逆回路部品。
- 前記中心電極は導体膜にて形成されていることを特徴とする請求項1ないし請求項3のいずれかに記載の非可逆回路部品。
- 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加する未着磁の永久磁石と、チップ状の整合回路素子とを、前記フェライトと前記整合回路素子のそれぞれの一面に形成された接続用電極が樹脂ブロックの一面に露出するように樹脂ブロックに配置する工程と、
前記樹脂ブロックに配置された永久磁石に対して着磁する工程と、
を備えたことを特徴とする非可逆回路部品の製造方法。 - 樹脂ブロックの一面から露出した前記接続用電極を測定用基板上に形成した測定用電極に電気的に接続した状態で前記永久磁石を着磁することを特徴とする請求項5に記載の非可逆回路部品の製造方法。
- 基板上の所定位置に配置されたフェライト、永久磁石及び整合回路素子を、樹脂材にて封止し、該樹脂材を硬化させた後に前記基板から分離すること、を特徴とする請求項5に記載の非可逆回路部品の製造方法。
- 複数組のフェライト、永久磁石及び整合回路素子を基板の所定位置に配置して樹脂材にて封止し、該樹脂材を硬化させた後に樹脂材にカット用切れ目を形成し、該切れ目に沿って非可逆回路部品を一組ごとに前記基板から分離すること、を特徴とする請求項5に記載の非可逆回路部品の製造方法。
- フェライト及び整合回路素子の接続用電極を前記基板上に形成した電極にはんだ付けし、非可逆回路部品を前記基板から分離する際に前記基板上の電極が前記接続用電極に付着した状態で前記基板から剥離されること、を特徴とする請求項7又は請求項8に記載の非可逆回路部品の製造方法。
- 樹脂ブロックに予め形成された収容凹部にフェライト、永久磁石及び整合回路素子を嵌め込むことを特徴とする請求項5に記載の非可逆回路部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022209A JP2010183130A (ja) | 2009-02-03 | 2009-02-03 | 非可逆回路部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022209A JP2010183130A (ja) | 2009-02-03 | 2009-02-03 | 非可逆回路部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010183130A true JP2010183130A (ja) | 2010-08-19 |
Family
ID=42764363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009022209A Pending JP2010183130A (ja) | 2009-02-03 | 2009-02-03 | 非可逆回路部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010183130A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502616B2 (en) | 2010-09-15 | 2013-08-06 | Murata Manufacturing Co., Ltd. | Composite electronic module |
-
2009
- 2009-02-03 JP JP2009022209A patent/JP2010183130A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8502616B2 (en) | 2010-09-15 | 2013-08-06 | Murata Manufacturing Co., Ltd. | Composite electronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380769B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
EP2184802B1 (en) | Irreversible circuit element | |
JP4656186B2 (ja) | 非可逆回路素子及び複合電子部品の製造方法 | |
JP4858543B2 (ja) | 非可逆回路素子及びその製造方法 | |
JP2006311455A (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
JP4692679B2 (ja) | 非可逆回路素子 | |
JP4640455B2 (ja) | フェライト・磁石素子、非可逆回路素子及び複合電子部品 | |
JP5018790B2 (ja) | 非可逆回路素子 | |
JP4596032B2 (ja) | フェライト・磁石素子の製造方法、非可逆回路素子の製造方法及び複合電子部品の製造方法 | |
JPWO2009028112A1 (ja) | 非可逆回路素子 | |
JP5056878B2 (ja) | 回路モジュール | |
JP2010183130A (ja) | 非可逆回路部品及びその製造方法 | |
JP5573178B2 (ja) | 非可逆回路素子 | |
JP4760981B2 (ja) | 非可逆回路素子 | |
JP5098813B2 (ja) | 非可逆回路素子及び複合電子部品 | |
JP5120101B2 (ja) | フェライト・磁石素子の製造方法 | |
JP4345691B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4929488B2 (ja) | 非可逆回路素子 | |
JP5083113B2 (ja) | 非可逆回路素子 | |
JP2011147011A (ja) | 回路モジュール | |
JP5527331B2 (ja) | 回路モジュール | |
JP4182926B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2009296051A (ja) | フェライト・磁石素子、非可逆回路素子及び複合電子部品 | |
JP4807457B2 (ja) | 非可逆回路素子 | |
JP2010157844A (ja) | 非可逆回路素子 |