JP2010246019A - フェライト・磁石素子の製造方法 - Google Patents

Abstract

【課題】永久磁石との接着工程でフェライトにクラックや反りが発生することのないフェライト・磁石素子の製造方法を得る。
【解決手段】互いに電気的に絶縁状態で交差して配置された第１及び第２中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの両主面に固着した一対の永久磁石とからなるフェライト・磁石素子の製造方法。磁石母材４１Ａ’の表面上に接着層４２、金属箔（中心電極３６）、絶縁層４３、金属箔（中心電極３５）、接着層４４を形成し、フェライト母材３２’を接着する。フェライト母材３２’には予め分割溝３２ａが形成されており、接着後に所定の厚さに研磨される（工程９）。
【選択図】図７

Description

本発明は、非可逆回路素子などに組み込まれるフェライト・磁石素子の製造方法に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

一般に、この種の非可逆回路素子では、中心電極が形成されたフェライトとそれに直流磁界を印加する永久磁石とからなるフェライト・磁石素子や、抵抗やコンデンサ(容量)からなる所定の整合回路素子を備えている。また、複数の非可逆回路素子を備えた複合電子部品、あるいは、非可逆回路素子とパワーアンプ素子とを備えた複合電子部品などがモジュールとして提供されている。

従来、この種の非可逆回路素子を構成するフェライト・磁石素子としては、特許文献１に記載されているように、中心電極を設けたフェライトを一対の永久磁石で挟着して一体化したものが知られている。このフェライト・磁石素子では、一対の永久磁石からフェライトに対して平行磁場を作用させるためにフェライトはできるだけ薄いことが好ましい。しかしながら、永久磁石にフェライトを接着する際の加熱時に、両者の線膨脹係数の差に起因して、薄いフェライトにクラックが発生し、中心電極に断線が生じるという問題点を有していた。クラックが発生しない条件に設定しても、やはり線膨脹係数の差に起因してフェライトに反りが発生し、接着層に不着部分（ボイド）が生じて接着信頼性が低下するという問題点を有していた。

特開２００７−２０８９４３号公報

そこで、本発明の目的は、永久磁石との接着工程でフェライトにクラックや反りが発生することのないフェライト・磁石素子の製造方法を提供することにある。

前記目的を達成するため、本発明の第１の形態であるフェライト・磁石素子の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの表裏面にそれぞれ固着した第１及び第２の永久磁石とからなるフェライト・磁石素子の製造方法において、
前記フェライトよりも厚さが大きく、かつ、前記フェライトの複数単位の広さを有するフェライト母材に、１単位のフェライトの外形状に対応するラインに沿って分割溝を形成する工程と、
前記第１の永久磁石の複数単位の広さを有する第１の磁石母材の表面に中心電極となる電極層を形成し、その上に前記フェライト母材を前記分割溝の形成面が第１の磁石母材に対向するように接着する工程と、
前記フェライト母材の表面を所定の厚さに研磨する工程と、
研磨された前記フェライト母材の表面に中心電極となる電極層を形成し、その上に前記第２の永久磁石の複数単位の広さを有する第２の磁石母材を接着する工程と、
前記第１の磁石母材、前記フェライト母材、前記第２の磁石母材からなる積層体を前記分割溝に沿って分割する工程と、
を備えたことを特徴とする。

また、本発明の第２の形態であるフェライト・磁石素子の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの表裏面にそれぞれ固着した第１及び第２の永久磁石とからなるフェライト・磁石素子の製造方法において、
前記フェライトよりも厚さが大きく、かつ、前記フェライトの複数単位の広さを有するフェライト母材に、１単位のフェライトの外形状に対応するラインに沿って分割溝を形成する工程と、
前記フェライト母材の前記分割溝の形成面に中心電極となる電極層を形成し、その上に前記第１の永久磁石の複数単位の広さを有する第１の磁石母材を接着する工程と、
前記フェライト母材の表面を所定の厚さに研磨する工程と、
研磨された前記フェライト母材の表面に中心電極となる電極層を形成し、その上に前記第２の永久磁石の複数単位の広さを有する第２の磁石母材を接着する工程と、
前記第１の磁石母材、前記フェライト母材、前記第２の磁石母材からなる積層体を前記分割溝に沿って分割する工程と、
を備えたことを特徴とする。

前記第１及び第２のフェライト・磁石素子の製造方法においては、接着層又は絶縁層を介して第１の磁石母材、フェライト母材、第２の磁石母材を積層していくことにより容易に製造することができ、かつ、フェライト母材は比較的厚い状態で第１の磁石母材と接着されるので、接着層の加熱時にフェライトにクラックや反りが発生することがなく、中心電極の断線や接着層にボイドが発生するなどの不具合がなく、信頼性が向上する。

また、積層した後にフェライトを研磨するため、単体の研磨では割れてしまうような厚みであっても特性上好ましいとされる薄さまでフェライトを薄く研磨することができる。そして、研磨工程の後、薄いフェライトに第２の磁石母材が接着されるが、このときフェライトには分割溝が形成されているため、クラックが発生するとしても分割溝に発生し、該分割溝は積層体の分割時にカットされるものであるため、製造されたフェライト・磁石素子にクラックが残ることはない。

本発明によれば、積層工法によって容易に精度の良好なフェライト・磁石素子を製造することができ、フェライトにクラックや反りが発生することを回避でき、信頼性が向上する。

２ポート型アイソレータの第１例を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 前記フェライトの素体を示す斜視図である。 フェライト・磁石素子を示す分解斜視図である。 ２ポート型アイソレータの一回路例を示す等価回路図である。 第１実施例である製造工程を示す説明図である。 図６に続く製造工程を示す説明図である。 図７に続く製造工程を示す説明図である。 図８に続く製造工程を示す説明図である。 第２実施例である製造工程を示す説明図である。 図１０に続く製造工程を示す説明図である。 図１１に続く製造工程を示す説明図である。 図１２に続く製造工程を示す説明図である。 永久磁石の下面にもスルーホール及び電極を形成したフェライト、磁石素子の底面図である。 ２ポート型アイソレータの第２例を示す分解斜視図である。 複合電子部品の第１例を示す斜視図である。 前記複合電子部品の回路構成を示すブロック図である。 複合電子部品の第２例を示す斜視図である。 複合電子部品の第３例を示す斜視図である。

以下、本発明に係るフェライト・磁石素子の製造方法の実施例について添付図面を参照して説明する。なお、各実施例において共通する部品、部分には同じ符号を付し、重複する説明は省略する。

（アイソレータの第１例、図１〜図５参照）
第１例である２ポート型アイソレータ１の分解斜視図を図１に示す。この２ポート型アイソレータ１は、集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１Ａ，４１Ｂとからなるフェライト・磁石素子３０と、整合回路素子（コンデンサＣ１は回路基板２０上に実装され、他の素子は回路基板２０に内蔵されている）とで構成されている。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに対向する平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

また、永久磁石４１Ａ，４１Ｂはフェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着層４２（図４参照）を介して接着され、フェライト・磁石素子３０を形成している。永久磁石４１Ａ，４１Ｂの主面は前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。なお、フェライト・磁石素子３０の製造方法については、以下に図６〜図９（第１実施例）、図１０〜図１３（第２実施例）を参照して詳述する。

第１中心電極３５は以下に説明するように金属箔（例えば、Ｃｕ箔）にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の第１主面３２ａにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように形成され、その一端は下面３２ｄに形成された電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁層４３（図４参照）が形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

第２中心電極３６は金属箔（例えば、Ｃｕ箔）にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、電極３６ｈ、２．５ターン目３６ｉ、電極３６ｊ、３ターン目３６ｋ、電極３６ｌ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された電極３５ｃ，３６ｌに接続されている。なお、電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

また、電極３５ａ，３５ｂ，３５ｃ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７（図３参照）にＡｇ，Ｃｕなどをめっきにて形成されている。また、上下面３２ｃ，３２ｄには凹部３７と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板にスルーホールを形成し、このスルーホールに電極材料をめっきした後、スルーホールを分断する位置でカットすることによって形成される。

図４は、フェライト３２の主面３２ａ上に各材料が積層される状態を示しており、主面３２ａ上には接着層４４を介して第２中心電極３６が形成され、さらに、絶縁層４３を介して第１中心電極３５が形成され、さらに、接着層４２を介して永久磁石４１Ａが貼着されている。フェライト３２の主面３２ｂ側にも、図４では示していないが、同様に各材料が積層されている。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６はＣｕなどの金属箔をエッチングして形成される。中心電極３５，３６の絶縁層４３としてはポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどで形成することができる。

永久磁石４１Ａ，４１Ｂは、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１Ａ，４１Ｂとフェライト３２とを接着する接着層４２としては、例えば、一液性の熱硬化型エポキシ接着剤を用いる。

基板２０は、ＬＴＣＣセラミック基板であり、その表面には、前記フェライト・磁石素子３０や整合回路素子の一部であるチップタイプのコンデンサＣ１を実装するための端子電極２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅや入出力用電極２６，２７、グランド電極２８が形成されている。また、図５を参照して以下に説明する整合回路素子（コンデンサＣ２，ＣＳ１，ＣＳ２、抵抗Ｒ）が基板２０に内部電極として形成され、ビアホール導体などを介して所定の回路が構成されている。

前記フェライト・磁石素子３０は、基板２０上に載置され、フェライト３２の下面３２ｄの電極３５ｂ，３５ｃ，３６ｌが基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローはんだ付けされて一体化される。また、コンデンサＣ１が基板２０上の端子電極２５ｄ，２５ｅとリフローはんだ付けされる。

（回路構成、図５参照）
ここで、前記アイソレータ１の一回路例を図５の等価回路に示す。入力ポートＰ１は整合用コンデンサＣＳ１を介して整合用コンデンサＣ１と終端抵抗Ｒとに接続され、整合用コンデンサＣＳ１は第１中心電極３５の一端に接続されている。第１中心電極３５の他端及び第２中心電極３６の一端は、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力ポートＰ２に接続されている。第２中心電極３６の他端及びコンデンサＣ２はグランドポートＰ３に接続されている。

以上の等価回路からなる２ポート型アイソレータ１においては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。

また、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１Ａ，４１Ｂが一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

（製造工程、第１実施例、図６〜図９参照）
前記フェライト・磁石素子３０の第１実施例である製造工程について図６〜図９を参照して説明する。なお、図６〜図９及び第２実施例を示す図１０〜図１３ではフェライト・磁石素子３０の断面を模式的に示している。

また、フェライト３２は以下のようにして製作したものを用いている。即ち、酸化イットリウム及び酸化鉄を主成分とするマイクロ波用磁性体粉末と、ポリビニールアルコール系有機バインダとを有機溶剤中に分散し、スラリーを得た。次に、前記マイクロ波用磁性体粉末を乾式プレスなどで成形し、１３００〜１４００℃程度の温度で焼成した。なお、前記主成分に代えて、マンガンマグネシウムフェライト、ニッケル亜鉛フェライト、カルシウムバナジウムガーネットなどの磁性体粉末を用いてもよい。

また、第１中心電極３５と第２中心電極３６の配置順序はいずれが先であってもよい。図２及び図４では第２中心電極３６を内側に配置し、第１中心電極３５を外側に配置した例を示したが、第１及び第２実施例である製造工程では第１中心電極３５を内側に配置し、第２中心電極３６を外側に配置した例で説明する。

まず、工程１では、フェライト母材３２’の表面に分割溝３２ａを形成する。フェライト母材３２’は完成されたフェライト３２よりも厚さが大きく（例えば、フェライト３２の厚さが０．１ｍｍであれば、０．３５〜０．６ｍｍ）、かつ、フェライト３２の複数単位の面積を有している。分割溝３２ａは１単位のフェライト３２の外形状に対応するラインに沿ってダイシングなどで形成される。分割溝３２ａの深さは、フェライト３２の厚さにほぼ等しい。

工程２では、永久磁石４１Ａの複数単位の広さを有する磁石母材４１Ａ’の表面に接着層４２を形成する。工程３では、接着層４２上に金属箔を貼着し、フォトリソグラフィにより中心電極３６となる電極層を形成するとともに、積層の基準となるマーカーを設ける。工程４では、フォトリソグラフィにより絶縁層４３を形成する。工程５では、絶縁層４３上に金属箔を貼着し、フォトリソグラフィにより中心電極３５となる電極層を形成する。工程６では、電極３４をめっきにて形成する。

次に、工程７では、接着層４４を形成する。工程８では、接着層４４上にフェライト母材３２’を分割溝３２ａの形成面が磁石母材４１Ａ’に対向するように接着する。このとき、フェライト母材３２’は厚みを有しているため、接着層４４の加熱時にクラックや反りが発生することはない。工程９では、フェライト母材３２’の表面を完成品の厚さとなるように研磨する。研磨は磁石母材４１Ａ’の裏面を基準面として行われ、磁石母材４１Ａ’からフェライト母材３２’までのトータルの厚さＴが決まる。

次に、工程１０では、フェライト母材３２’にスルーホール３３（上下面の凹部３７，３８に相当する）を、先に形成した電極３４に達するように形成する。スルーホール３３はレーザ法により加工されるが、サンドブラスト法などで加工してもよい。工程１１では、スルーホール３３に電極３４をめっきにて形成する。この電極３４は、先の工程６で形成した電極３４と一体化し、フェライト３２の上下面３２ｃ，３２ｄで中心電極３５，３６をそれぞれ接続する。工程１２ではフェライト母材３２’の表面に接着層４５を形成する。工程１３では、接着層４５上に金属箔を貼着し、フォトリソグラフィにより中心電極３５となる電極層を形成する。

次に、工程１４では電極３４をめっきにて形成する。この電極３４は先の工程１１で形成された電極３４と一体化する。工程１５では、フォトリソグラフィにより絶縁層４６を形成する。工程１６では、絶縁層４６上に金属箔を貼着し、フォトリソグラフィにより中心電極３６となる電極層を形成する。工程１７では、電極３４をめっきにて形成する。ここで形成される電極３４は、中心電極３５，３６とそれぞれ接続し、先の工程１４で形成した電極３４と一体化する。工程１８では、接着層４７を形成する。工程１９では、接着層４７上にいま一つの永久磁石４１Ｂの複数単位の広さを有する磁石母材４１Ｂ’を接着する。接着層４７の加熱時において、フェライト母材３２’は薄く研磨されているが、分割溝３２ａが存在するため、クラックは分割溝３２ａに集中して発生する。

次に、工程２０では、磁石母材４１Ａ、フェライト３２、磁石母材４１Ｂからなる積層体を分割溝３２ａに沿って分割する。これにて１単位のフェライト・磁石素子３０が形成されることになる。分割溝３２ａの幅は分割に使用するダイシングの幅よりも小さく、分割溝３２ａは消え去る。

（製造工程、第２実施例、図１０〜図１３参照）
前記フェライト・磁石素子３０の第２実施例である製造工程について図１０〜図１３を参照して説明する。

まず、工程１では、フェライト母材３２’の表面に分割溝３２ａを形成し、接着層４４を形成する。フェライト母材３２’は完成されたフェライト３２よりも厚さが大きく（例えば、フェライト３２の厚さが０．１ｍｍであれば、０．３５〜０．６ｍｍ）、かつ、フェライト３２の複数単位の面積を有している。分割溝３２ａは１単位のフェライト３２の外形状に対応するラインに沿ってダイシングなどで形成される。分割溝３２ａの深さは、フェライト３２の厚さにほぼ等しい。

工程２では、接着層４４上に金属箔を貼着し、フォトリソグラフィにより中心電極３５となる電極層を形成するとともに、積層の基準となるマーカーを設ける。工程３では、フォトリソグラフィにより絶縁層４３を形成する。工程４では、絶縁層４３上に金属箔を貼着し、フォトリソグラフィにより中心電極３６となる電極層を形成する。工程５では、電極３４をめっきにて形成する。

次に、工程６では、接着層４２を形成する。工程７では、接着層４２上に磁石母材４１Ａ’を接着する。磁石母材４１Ａ’は永久磁石４１Ａの複数単位の広さを有している。このとき、フェライト母材３２’は厚みを有しているため、接着層４２の加熱時にクラックや反りが発生することはない。工程８では、フェライト母材３２’及び磁石母材４１Ａ’の表裏を反転させる。

工程９では、フェライト母材３２’の表面を完成品の厚さとなるように研磨する。研磨は磁石母材４１Ａ’の裏面を基準面として行われ、磁石母材４１Ａ’からフェライト母材３２’までのトータルの厚さＴが決まる。なお、反転前の工程７において、フェライト母材３２’の裏面を基準面として磁石母材４１Ａ’の表面を研磨してもよい。これにて、フェライト母材３２’を研磨した際のトータルの厚さＴ（フェライト３２の厚さ）が決まることになる。

次に、工程１０では、フェライト母材３２’にスルーホール３３（上下面の凹部３７，３８に相当する）を、中心電極３５に達するように形成する。スルーホール３３はレーザ法により加工されるが、サンドブラスト法などで加工してもよい。工程１１では、スルーホール３３に電極３４をめっきにて形成する。この電極３４は、先の工程５で形成した電極３４とともに、フェライト３２の上下面３２ｃ，３２ｄで中心電極３５，３６をそれぞれ接続する。工程１２ではフェライト母材３２’の表面に接着層４５を形成する。工程１３では、接着層４５上に金属箔を貼着し、フォトリソグラフィにより中心電極３５となる電極層を形成する。

次に、工程１４では電極３４をめっきにて形成する。この電極３４は先の工程１１で形成された電極３４と一体化する。工程１５では、フォトリソグラフィにより絶縁層４６を形成する。工程１６では、絶縁層４６上に金属箔を貼着し、フォトリソグラフィにより中心電極３６となる電極層を形成する。工程１７では、電極３４をめっきにて形成する。ここで形成される電極３４は、中心電極３５，３６とそれぞれ接続し、先の工程１４で形成した電極３４と一体化する。工程１８では、接着層４７を形成する。工程１９では、接着層４７上にいま一つの永久磁石４１Ｂの複数単位の広さを有する磁石母材４１Ｂ’を接着する。接着層４７の加熱時において、フェライト母材３２’は薄く研磨されているが、分割溝３２ａが存在するため、クラックは分割溝３２ａに集中して発生する。

次に、工程２０では、磁石母材４１Ａ、フェライト３２、磁石母材４１Ｂからなる積層体を分割溝３２ａに沿って分割する。これにて１単位のフェライト・磁石素子３０が形成されることになる。分割溝３２ａの幅は分割に使用するダイシングの幅よりも小さく、分割溝３２ａは消え去る。

（製造方法の変形例）
なお、前記第１及び第２の実施例である製造工程において、スルーホール３３を形成したり、電極３４を形成するのは他の工程であってもよい。さらに、永久磁石４１の下面（回路基板２０に対する永久磁石４１の実装面である）にもスルーホールを形成し、該スルーホールにめっきにて電極３４を形成してもよい。このようにして形成したフェライト・磁石素子３０の底面を図１４に示す。永久磁石４１の下面にも電極３４を形成することにより、フェライト・磁石素子３０を基板２０上に実装する際のはんだ付け強度が向上する。

前記製造工程においては、中心電極３５，３６を金属箔にて形成するとともに、電極３４（３５ａ，３５ｂ，３５ｃ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ）をめっきにて形成したため、焼結することはないので、焼結による収縮誤差が生じることはない。

（アイソレータの第２例、図１５参照）
第２例である２ポート型アイソレータ２の分解斜視図を図１５に示す。この２ポート型アイソレータ２は、基本的には前記第１例と同様の構成を備え、異なるのは、整合回路素子Ｃ１，Ｃ２，ＣＳ１，ＣＳ２，Ｒの全てをチップタイプとしてプリント配線回路基板２０Ａの表面にはんだ付けした点にある。プリント配線回路基板２０Ａの表面には第１及び第２中心電極３５，３６の両端を接続するための端子電極２５ａ，２５ｂ，２５ｃ以外にも各整合回路素子を接続するための端子電極２５ｄ，２５ｅが形成されている。また、図示しないが、入出力用電極、グランド電極も形成されている。

（複合電子部品の第１例、図１６及び図１７参照）
図１６に第１例である複合電子部品３を示す。この複合電子部品３は、前記アイソレータ２とパワーアンプ８１とをプリント配線回路基板８２の表面に実装してモジュールとして構成したものである。パワーアンプ８１の周囲にもチップタイプの必要な回路素子８３ａ〜８３ｆが実装されている。

図１７に複合電子部品３の回路構成を示す。インピーダンス整合回路８６の出力は高周波パワーアンプ回路８１に入力され、その出力はインピーダンス整合回路８５を介してアイソレータ２に入力される。

（複合電子部品の第２例、図１８参照）
図１８に第２例である複合電子部品４を示す。この複合電子部品４は、アイソレータ２Ａ，２Ｂをプリント配線回路基板９１の表面に実装してモジュールとして構成したものである。アイソレータ２Ａ，２Ｂは前記アイソレータ２と同様の構成からなり、アイソレータ２Ａは例えば８００ＭＨｚ帯に使用され、アイソレータ２Ｂは例えば２ＧＨｚ帯に使用される。

（複合電子部品の第３例、図１９参照）
図１９に第３例である複合電子部品５を示す。この複合電子部品５は、アイソレータ２Ａとパワーアンプ８１Ａの組、及び、アイソレータ２Ｂとパワーアンプ８１Ｂの組をそれぞれプリント配線回路基板９６の表面に実装してモジュールとして構成したものである。

（他の実施例）
なお、本発明に係るフェライト・磁石素子の製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

特に、整合回路の構成は任意である。また、フェライト・磁石素子や整合回路素子を基板の表面に接合する方法としては、前記実施例に示したはんだ接合以外に、導電性接着剤による接合、超音波による接合、ブリッジボンディングによる接合などを用いてもよい。

以上のように、本発明は、フェライト・磁石素子に有用であり、特に、永久磁石との接着工程でフェライトにクラックや反りが発生することがない点で優れている。

１，２，２Ａ，２Ｂ…アイソレータ
３，４，５…複合電子部品
３０…フェライト・磁石素子
３２…フェライト
３３…スルーホール
３４…電極
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
４２，４４，４５，４７…接着層
４３，４６…絶縁層

Claims (7)

1. 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの表裏面にそれぞれ固着した第１及び第２の永久磁石とからなるフェライト・磁石素子の製造方法において、
   前記フェライトよりも厚さが大きく、かつ、前記フェライトの複数単位の広さを有するフェライト母材に、１単位のフェライトの外形状に対応するラインに沿って分割溝を形成する工程と、
   前記第１の永久磁石の複数単位の広さを有する第１の磁石母材の表面に中心電極となる電極層を形成し、その上に前記フェライト母材を前記分割溝の形成面が第１の磁石母材に対向するように接着する工程と、
   前記フェライト母材の表面を所定の厚さに研磨する工程と、
   研磨された前記フェライト母材の表面に中心電極となる電極層を形成し、その上に前記第２の永久磁石の複数単位の広さを有する第２の磁石母材を接着する工程と、
   前記第１の磁石母材、前記フェライト母材、前記第２の磁石母材からなる積層体を前記分割溝に沿って分割する工程と、
   を備えたことを特徴とするフェライト・磁石素子の製造方法。
2. 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの表裏面にそれぞれ固着した第１及び第２の永久磁石とからなるフェライト・磁石素子の製造方法において、
   前記フェライトよりも厚さが大きく、かつ、前記フェライトの複数単位の広さを有するフェライト母材に、１単位のフェライトの外形状に対応するラインに沿って分割溝を形成する工程と、
   前記フェライト母材の前記分割溝の形成面に中心電極となる電極層を形成し、その上に前記第１の永久磁石の複数単位の広さを有する第１の磁石母材を接着する工程と、
   前記フェライト母材の表面を所定の厚さに研磨する工程と、
   研磨された前記フェライト母材の表面に中心電極となる電極層を形成し、その上に前記第２の永久磁石の複数単位の広さを有する第２の磁石母材を接着する工程と、
   前記第１の磁石母材、前記フェライト母材、前記第２の磁石母材からなる積層体を前記分割溝に沿って分割する工程と、
   を備えたことを特徴とするフェライト・磁石素子の製造方法。
3. さらに、フェライト母材の表面を所定の厚さに研磨する工程の前に、前記第１の磁石母材の表面を研磨する工程と、を備えたことを特徴とする請求項１又は請求項２に記載のフェライト・磁石素子の製造方法。
4. さらに、研磨された前記フェライト母材にスルーホールを形成し、該スルーホールに電極を設けて前記フェライト母材の表裏面に形成された中心電極を電気的に接続する工程と、を備えたことを特徴とする請求項１又は請求項２に記載のフェライト・磁石素子の製造方法。
5. 前記スルーホールにめっきによって前記電極を設けることを特徴とする請求項４に記載のフェライト・磁石素子の製造方法。
6. 前記中心電極は金属箔にて形成することを特徴とする請求項１ないし請求項５のいずれかに記載のフェライト・磁石素子の製造方法。
7. 前記金属箔からフォトリソグラフィによって中心電極を形成することを特徴とする請求項６に記載のフェライト・磁石素子の製造方法。

Images