JP4534372B2 - 非可逆回路素子部材及びこれを用いた送信受信装置 - Google Patents
非可逆回路素子部材及びこれを用いた送信受信装置 Download PDFInfo
- Publication number
- JP4534372B2 JP4534372B2 JP2001078438A JP2001078438A JP4534372B2 JP 4534372 B2 JP4534372 B2 JP 4534372B2 JP 2001078438 A JP2001078438 A JP 2001078438A JP 2001078438 A JP2001078438 A JP 2001078438A JP 4534372 B2 JP4534372 B2 JP 4534372B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output detection
- impedance
- output
- central conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話など少なくとも１つのアンテナを送信系と受信系とで共用するようにした送信受信装置及びこれに用いる非可逆回路素子に関する。
【０００２】
【従来の技術】
一般に、携帯電話、自動車電話等に採用される移動通信機器の送信受信装置は、１つのアンテナを送信系と受信系とで共用するように構成されている。この送信受信装置の送信系では、アンプ（増幅器）の出力電力を一定に保持する必要がある。また、アンテナ等からの反射電力によりアンプが損傷したり、或いは隣接チャンネルの信号がアンテナから進入してＩＭ（相互変調）が発生したりすることがないようにする必要がある。そのため、アンプからの出力電力を方向性結合器（カプラ）で検出し、この検出信号をＡＰＣ回路へ入力してこの動作でもって前記アンプの出力電力を制御するようにしている。また、上記方向性結合器の後段側にアイソレータを設け、これによってアンテナからの反射電力を吸収し、反射波によるアンプの損傷やＩＭの発生を防止することが行われている。
【０００３】
上記したアイソレータは、一般的に非可逆回路素子と称され、この構成は、例えばガーネット等の磁性体を中心として３本の中心導体で折り込み、各中心導体に整合用のコンデンサや抵抗等を接続し、上記ガーネットに磁界を付与する永久磁石を重ねて全体を金属製ケースで覆うようになっている。このような非可逆回路素子としては、例えば特開平１０−２００３０８号公報に開示されているように、外部実装用端子基板に電力を検出する結合電極を形成したもの、特開平１０−２００３１０号公報に開示されているように、整合用容量が形成された誘電体基板に電力を検出する結合電極を形成したもの、特開平１０−３２７００３号公報に開示されるように、何れか１つのポートにインピーダンス変換回路を付加して入力インピーダンスを２〜１２．５Ωにしたもの、或いは特開平７−１０６８０９号公報に開示されているように、３本の中心導体の内で抵抗を接続した中心導体の幅を、他の入力用及び出力用中心導体の幅とは異なるようにしたもの等が知られている。
【０００４】
ところで、上記したような従来の非可逆回路素子は、一般的に部品点数がかなり多いのみならず、回路基板上での実装面積が増大し、携帯電話等で望まれている小型化、低価格化の要請に応えられない。そこで、上記要請に応えるために特開平９−２７０６０８号公報等に開示されているように、非可逆回路素子の入力端子から分岐してコンデンサを接続し、このコンデンサをＡＰＣ回路の伝送ラインに直列接続することによって出力検出用コンデンサとなし、この出力をアンプの制御端子へフィードバックすることによってアンプの出力をモニターすることが提案されている。また、ここでは、更なる素子の小型化を目的として前記コンデンサを誘電体等からなる薄板シート上に電極パターンとして印刷形成し、これらを積層一体成形して構成すること等も行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような従来の非可逆回路素子にあっては、各部品間の設計パラメータを設定するためには、トライアンドエラー方式で各部品のインピーダンスやリアクタンスを設計するのが一般的であり、これらを最適化するのが非常に困難であった。特に、上記設計パラメータが不十分な場合には、例えば送信時の反射波電力もかなり多くなり、消費電力も増大してしまう、といった問題があった。
【０００６】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、部品点数の削減、実装面積の削減、消費電力の削減、組み立ての容易化及び最適な入力インピーダンスの算出の容易化を図ることが可能な非可逆回路素子及びこれを用いた送信受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、前記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力端子に接続される外部回路系のインピーダンスＺｏ及び前記出力検出用リアクタンス素子のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式で設定される範囲内にあることを特徴とする非可逆回路素子である。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ＋ｊ・Ｂ・Ｚｏ
ここでＡは０．８５〜１．１５、Ｂは−０．１５〜０．１５の範囲内であり、ｊは虚数を示す記号である。
これにより、アイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスを容易に最適化することが可能となる。
【０００８】
本発明の関連技術は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子を備えた非可逆回路素子であって、前記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力検出用リアクタンス素子のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式で設定される範囲内にあることを特徴とする非可逆回路素子である。
Ｚｉｎ＝Ｚａ−ｊ・２５００／Ｘｃ＋ｊ・Ｚｂ
ここでＺａは４２．５Ω〜５７．５Ω、Ｚｂは−７．５Ω〜７．５Ωの範囲内であり、ｊは虚数を示す記号である。
【０００９】
この場合、前記出力検出用リアクタンス素子が容量Ｃの出力検出用コンデンサの時には、入力インピーダンスＺｉｎは以下の式で設定されるのが好ましい。
Ｚｉｎ＝Ｚａ＋ｊ・５０００・π・ｆ・Ｃ＋ｊ・Ｚｂ
ここでｆは動作帯域の中心周波数である。
【００１０】
また、前記中心周波数ｆが略１．９５ＧＨｚで、前記容量Ｃが略０．３ｐＦの時には、前記入力インピーダンスＺｉｎは、スミスチャートにおいて抵抗成分が４２．５Ωと５７．５Ωのそれぞれの曲線と、リアクタンス成分が１．７Ωと１６．７Ωのそれぞれの曲線とにより囲まれた範囲内に設定されるのが好ましい。
【００１１】
請求項２に係る発明は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、前記非可逆回路部の入力インピーダンスを外部回路系のインピーダンスに対し、スミスチャート上で虚数成分が正の方向に位置するようにずらしたことを特徴とする非可逆回路素子である。
【００１２】
本発明の関連技術は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子を備えた非可逆回路素子であって、前記出力検出用リアクタンス素子がインダクタであり、前記非可逆回路部の入力インピーダンスを外部回路系のインピーダンスに対し、スミスチャート上で虚数成分が負の方向に位置するようにずらしたことを特徴とする非可逆回路素子である。
【００１３】
請求項３に係る発明は、高周波信号を送信する送信系と、高周波信号を受信する受信系とを有する送信受信装置において、前記送信系に、請求項１又は２に規定する非可逆回路素子を用いるようにしたことを特徴とする送信受信装置である。
【００１４】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子及びこれを用いた送信受信装置の一実施例を添付図面に基づいて詳述する。図１は本発明の非可逆回路素子を用いた送信受信装置を示すブロック構成図、図２は本発明の非可逆回路素子を示す分解斜視図、図３は本発明の非可逆回路素子の等価回路を示す図、図４は図３中の積層素体の焼結前のグリーンシートの各層を示す展開図、図５は本発明におけるインピーダンス計算で用いた非可逆回路素子の等価回路を示す図、図６は本発明における最適な入力インピーダンスの範囲をスミスチャート上で示すグラフ、図７は本発明における最適な入力インピーダンスの範囲を示すグラフである。
【００１５】
まず、図１を参照して本発明の非可逆回路素子を用いた送信受信装置について説明する。ここでは送信受信装置として携帯電話を例にとって説明する。図１に示すように、この送信受信装置としての携帯電話２は、外部からの高周波信号を受けると共に、送信信号を放射するアンテナ４を有しており、このアンテナ４は、デュプレクサ６を介して受信系８と送信系１０とに接続されている。このデュプレクサ６は、送信系１０からの信号を上記アンテナ２へ送り、このアンテナ２からの受信信号を受信系８へ送る。
【００１６】
上記受信系８は、信号増幅を行うローノイズアンプ１２、不要な周波数成分をカットするフィルタ１４、電圧制御発振器（ＶＣＯ）２２からのローカル周波数の信号と受信された高周波信号とを混合して中間周波数の信号を得る受信側ミキサ１６、不要な周波数成分を除去するフィルタ１８及び受信信号を再生する受信回路２０を順次接続して構成されている。
【００１７】
一方、上記送信系１０は、送信すべき信号を発生する送信回路２４、不要な周波数成分を除去するフィルタ２６、上記電圧制御発振器２２からのローカル周波数の信号と送信すべき信号とを混合して高周波信号を得る送信側ミキサ２８、上記高周波信号を増幅するパワーアンプ３０及び上記アンテナ４等の外乱によるインピーダンス変動の影響を小さくして上記パワーアンプ３０の動作を安定化させることにより不要な輻射や混変調を防ぐための本発明の特徴とする非可逆回路素子３２を順次接続して構成されており、この非可逆回路素子３２の出力の一部をＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路３４を介して上記パワーアンプ３０へ戻すようになっている。また、電圧制御発振器２２に接続されるスプリッタ２３は、発振されたローカル信号を２方向に分岐させて上記受信ミキサ１６と送信ミキサ２８とへ供給する。ここで、上記非可逆回路素子３２の各端子は、上記パワーアンプ３０に接続される端子を入力端子ＩＮ、上記デュプレクサ６に接続される端子を出力端子ＯＵＴ、上記ＡＰＣ回路３４に接続される端子を出力検出用端子（Ｃｏｕｐｌｉｎｇ）ＣＯＵＰとする。
【００１８】
次に、図２を参照して上記非可逆回路素子３２の構成について説明する。図２に示すように、この非可逆回路素子３２は、ガーネット等の円板状のフェリ磁性体（フェライト）４０を中心として３本のストリップラインからなる中心導体４２、４４、４６を１２０度間隔で且つ絶縁体を介して折り込んでなる中心導体組立体４８と、この中心導体組立体４８を中央の貫通孔５０に収容できるようにした積層素体５２と、上記中心導体組立体４８に直流磁界を印加するフェライト磁石などの永久磁石５４と、磁性ヨークを兼ねる金属製のケースとなる上ケース５６及び下ケース５８と、上記積層素体５２と上記下ケース５８との間に介在されて銅板等の導電板６０を樹脂枠６２内に一体的に組み込むことにより形成した樹脂ベース６４とから主に構成されている。上記樹脂ベース６４の導電板６０の上面には上記各中心導体４２、４４、４６の基端部側の一端が共通に半田付けされ、この導電板６０の下面は下ケース５８の中央部の金属部分に嵌まるようになっている。そして、上記樹脂ベース６４の左右端の樹脂枠６２には、入力端子ＩＮとなる外部電極６６と、出力端子ＯＵＴとなる外部端子６８と、出力検出用端子ＣＯＵＰとなる外部電極７０と、他のグランド電極ＧＮＤが面実装可能なように実装基板面に面して形成されている。尚、導電板６０全体もグランドとなる。そして、これらの各部材が上下方向に積層されて周囲が、上ケース５６と下ケース５８とでパッケージされる。
【００１９】
次に、図３を参照して上記非可逆回路素子３２の等価回路について説明する。図３において、端子Ｐ１、Ｐ２、Ｐ３とグランド（アース）間に接続されたＣ１、Ｃ２、Ｃ３は整合容量であり、サーキュレータの動作周波数を決定し、これらに並列に中心導体組立体４８の中心導体４２、４４、４６をそれぞれ接続してインダクタンスＬ成分を付加している。ここでＣ１は入力用コンデンサ、Ｃ２は出力用コンデンサ、Ｃ３はロード用コンデンサとなる。また、アイソレータとするために上記ロード用コンデンサＣ３に終端抵抗Ｒ１を並列に接続してグランドに落としているが、この終端抵抗Ｒ１は図２に示す積層素体５２の上面に印刷抵抗７２を設けることによって構成している。尚、印刷抵抗に代えてチップ抵抗等をここに設けてもよい。ここで上記入力端子ＩＮ、出力端子ＯＵＴ及び出力検出用端子ＣＯＵＰが樹脂ベース６４の外部電極６６、６８、７０にそれぞれ相当し、各コンデンサＣ１、Ｃ２、Ｃ３の各種電極が容量素子基板である積層素体５２にそれぞれ印刷形成されている電極８２、８４、８６に相当している。入力端子ＩＮ側からは、出力検出用リアクタンス素子８８を介して出力検出用端子ＣＯＵＰが接続されており、通常これは入力端子ＩＮからアイソレータ（非可逆回路素子部材）に入ったアンプの出力信号の一部が出力検出用端子ＣＯＵＰより出力される量、すなわち、カップリング量が所定の値になるように、後述するようにその容量が定められている。この出力検出用リアクタンス素子８８は例えばコンデンサよりなり、このコンデンサ８８は、以下に説明するように積層素体５２内に電極パターンで形成される。
【００２０】
尚、中心導体組立体４８は誘電体または磁性体による積層体で構成したものを用いることができ、これにより組立て工数を削減し、更にコスト低減をはかることもできる。また、中心導体組立体４８の全体は磁性体のグリーンシートを複数枚積層して形成することもでき、これによれば更に中心導体組立体を薄くすることができる。
【００２１】
上記積層素体（容量素子基板）５２は、９００℃程度の低温焼成が可能なセラミック誘電体材料からなり、例えば比誘電率が約８で厚さ３０〜１００μｍ程度のグリーンシートをドクターブレード法で作成し、このグリーンシート上に銀を主体とする導電ペーストを印刷することにより所望の電極パターンを形成している。これらの誘電体グリーンシートを積層して熱圧着し、中央部に貫通穴５０（図２参照）を形成した後、これを焼結することにより一体型の積層素体５２を成形することができる。この積層素体５２と中心導体組立体４８とはそれぞれ個別に製造し、中心導体組立体４８を上記積層素体５２の貫通穴５０に嵌合装着させた後、各中心導体４２、４４、４６の基端部である一端を導電板６０に半田付けし、他端を積層素体５２の上面の電極８２、８４、８６にそれぞれ半田付けして電気的に接続する。次いで、永久磁石５４を貼り付けた上ケース５６と樹脂ベース６４を取り付けた下ケース５８とを組み付けて非可逆回路素子（アイソレータ）３２を構成している。
【００２２】
次に、図４を参照して上記積層素体（容量素子基板）５２の構造について説明する。
ここで、積層素体５２は上から図４（Ａ）〜図４（Ｅ）の順に積層され、図４（Ｆ）は図４（Ｅ）の裏面を示している。図４（Ａ）に示すグリーンシート層にはそれぞれ整合コンデンサ用の電極がパターン印刷で形成されており、それぞれ入力用コンデンサの電極８２、出力用コンデンサの電極８４及びロード用コンデンサの電極８６（図２参照）と終端抵抗Ｒ１の接続用のランドパターン９０、９２が形成される。図４（Ｂ）に示すグリーンシート層にはグランド電極９４、９６が形成される。図４（Ｃ）に示すグリーンシート層には上記各コンデンサの他方の電極を形成する入力用コンデンサの電極９８、出力用コンデンサの電極１００、ロード用コンデンサの電極１０２が形成され、更にこの面には出力検出用リアクタンス素子８８である出力検出用のコンデンサＣ４を構成する電極１０４が同一水平面上の図示する位置に設けられている。
【００２３】
次に、図４（Ｄ）に示すグリーンシート層にはグランド電極１０６、１０８と、上記コンデンサＣ４の他方の電極１１０を形成している。ここで、出力検出用コンデンサＣ４を構成する電極１０４、１１０の上下の投影面上には他の電極を配置しないことにより出力端子ＯＵＴからアイソレータに入った信号がカップリング端子側に漏洩しないようになり方向性等の特性が向上する。図４（Ｅ）に示すグリーンシート層には上層の入出力電極や出力検出用コンデンサの電極及び各グランド電極を裏面に形成した各電極に接続する複数のスルーホール１１２が各々形成されており、図４（Ｆ）に示すこの裏面にはグランド（アース）電極１１４や入出力の外部電極と接続することになる電極１１６、１１８及び出力検出用端子ＣＯＵＰの電極１２０等が形成されている。
これらのグリーンシート層を順次下から積層し、熱圧着した後に焼成して一体焼結体となした。
【００２４】
以上説明したように構成された非可逆回路素子３２において、本発明では、上記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力端子ＯＵＴに接続される外部回路系のインピーダンスＺｏ及び前記出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式１で設定される範囲内にあるように設定することを特徴としている。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２／Ｘｃ＋ｊ・Ｂ・Ｚｏ … （１）
ここでＡは０．８５〜１．１５、Ｂは−０．１５〜０．１５の範囲内であり、ｊは虚数を示す記号である。尚、図３に上記アイソレータ部１２２が一点鎖線で囲まれており、このアイソレータ部１２２には各コンデンサＣ１〜Ｃ３、終端抵抗Ｒ１が含まれており、出力検出用リアクタンス素子８８（Ｃ４）は含まれていない。
【００２５】
ここで上記インピーダンス計算を行った時の等価回路について説明する。図５はインピーダンス計算で用いた非可逆回路素子の等価回路を示す図である。この等価回路は基本的には図３に示す本発明の非可逆回路素子の等価回路の出力端子ＯＵＴ及び出力検出用端子ＣＯＵＰにインピーダンスＺｏの外部回路系１２４を接続している。また、ここでは出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスをＺｃ（＝ｊＸｃ）としている。さて、従来の［アイソレータ］＋［カプラ］の回路構成では、ある特定の動作周波数で全体の反射を”０”（インピーダンスマッチング）にするためには、一般に［アイソレータ］＋［カプラ］の各々を、外部回路系１２４のインピーダンスＺｏに整合するように設計していた。しかし、図５に示すようなカプラ機能内蔵型のアイソレータでは、アイソレータ部１２２をインピーダンスＺｏに整合させると、この非可逆回路素子３２の全体の入力インピーダンスはインピーダンスＺｏに整合しないため、入力端子ＩＮで反射が生じて挿入損失が増加する。そこで本発明では、非可逆回路部１２２の入力インピーダンスを以下に説明する特定範囲内に設定することによってこのような問題を解消したものである。
【００２６】
即ち、ここで、出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスＺｃ（＝ｊ・Ｘｃ）が与えられたとき、カプラ機能内蔵アイソレータ（非可逆回路素子３２）の入力インピーダンスがインピーダンスＺｏに整合するためのアイソレータ部１２２の入力インピーダンスＺｉｎの満たすべき条件を、図５の等価回路に基づいて求めると次の式２の結果を得た。
Ｚｉｎ＝Ｚｏ−ｊ・Ｚｏ２／Ｘｃ … （２）
特に、出力検出用リアクタンス素子８８（Ｃ４）がコンデンサである場合は（容量結合型）、このコンデンサの容量Ｃ、角周波数ωとして式３のようになる。
Ｚｉｎ＝Ｚｏ＋ｊ・Ｚｏ２・ω・Ｃ … （３）
【００２７】
この条件式の導出過程を以下に述べる。
（１）一般的なリアクタンス素子について条件式の導出について、まず、パラメータを以下の通りにおく。
Ｚｉｎ’：カプラ機能内蔵アイソレータ（非可逆回路素子３２）の入力インピーダンス
Ｚｉｎ＝Ｒｉｎ＋ｊ・Ｘｉｎ ：アイソレータ部１２２の入力インピーダンス
Ｚｏ ： 外部回路系１２４のインピーダンス
Ｚｃ＝ｊ・Ｘｃ ：出力検出用リアクタンス素子８８（Ｃ４）のインピーダンス
【００２８】
この等価回路により、下記の式４が求まる。
Ｚｉｎ’＝１／｛１／Ｚｉｎ＋１／（Ｚｃ＋Ｚｏ）｝ … （４）
インピーダンスマッチング条件より、下記の式５が定まる。
Ｚｉｎ’＝Ｚｏ … （５）
上記式４、５より次の式６が求まる。
Ｚｏ＝１／｛１／Ｚｉｎ＋１／（Ｚｃ＋Ｚｏ）｝ … （６）
ここで、Ｚｉｎ＝Ｒｉｎ＋ｊ・Ｘｉｎ及びＺｃ＝ｊ・Ｚｃを代入して、式７を得る。
Ｚｏ＝１／｛１／（Ｒｉｎ＋ｊ・Ｘｉｎ）＋１（Ｚｏ＋ｊ・Ｘｃ）｝…（７）
これを整理すると、式８を得る。
−Ｘｉｎ・Ｘｃ／Ｚｏ−Ｚｏ＋ｊ（Ｒｉｎ・Ｘｃ／Ｚｏ−Ｘｃ）＝０…（８）
【００２９】
ここで、Ｚｏ、Ｒｉｎ、Ｘｉｎ、Ｘｃは全て実数であるため、下記の式９、１０を得る。
−Ｘｉｎ・Ｘｃ／Ｚｏ−Ｚｏ＝０ … （９）
且つ
（Ｒｉｎ／Ｚｏ−１）・Ｘｃ＝０ … （１０）
上記式９よりＸｉｎ＝−Ｚｏ２ ／Ｘｃを得る。また、上記式１０よりＲｉｎ
＝ＺｏまたはＸｃ＝０であるが、Ｘｃ＝０はこれを式９へ代入するとＺｏ＝０となるので不適である。
よって、アイソレータ部１２２の入力インピーダンスＺｉｎの最適値は、Ｒｉｎ＝Ｚｏ且つＸｉｎ＝−Ｚｏ２ ／Ｘｃより、式１１を得る。
Ｚｉｎ＝Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ … （１１）
【００３０】
▲２▼ 容量結合型の条件式の導出について。
図５において、出力検出用のリアクタンス素子８８（Ｃ４）が特にコンデンサである場合のインピーダンスの条件を導く。このコンデンサの容量をＣとし、角周波数をωとする。このコンデンサのインピーダンスは、式１２のようになる。
Ｚｃ＝１／（ｊ・ω・Ｃ）＝−ｊ／（ω・Ｃ） … （１２）
これより、Ｚｃ＝ｊ・Ｘｃとおくとき、式１２と比較して、下記の式１３となる。
Ｘｃ＝−１／（ω・Ｃ） … （１３）
この式１３の関係を先の式１１へ代入すると式１４を得る。
Ｚｉｎ＝Ｚｏ＋ｊ・Ｚｏ２ ・ω・Ｃ … （１４）
ここで式１１において実用上許容されるアイソレータの特性ばらつきを考慮して、インピーダンスの範囲を規定する。実用上許容されるインピーダンスの実数成分と虚数成分の許容範囲はそれぞれＺｏの±１５％であるので、以下の式１５を得る。これにより、請求項１に記載した範囲が定まる。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ＋ｊ・Ｂ・Ｚｏ … （１５）
ここで０．８５≦Ａ≦１．１５、及び−０．１５≦Ｂ≦０．１５である。
【００３１】
また、携帯電話などでは一般に外部回路系１２４は５０Ωであることが多いため、Ｚｏ＝５０を式（１５）へ代入し、Ａ・Ｚｏ＝Ｚａ、Ｂ・Ｚｏ＝Ｚｂと改めて置くと、以下の式１６を得る。これにより、請求項２に記載した範囲が定まる。
Ｚｉｎ＝Ｚａ−ｊ・２５００／Ｘｃ＋ｊ・Ｚｂ … （１６）
ここで、４２．５≦Ｚａ≦５７．５、及び−７．５≦Ｚｂ≦７．５である。
更に、ここで出力検出用リアクタンス素子８８が、特にコンデンサである場合（容量結合型）は、下記式１７の関係となる。
Ｘｃ＝−１／（ω・Ｃ）＝−１／（２・π・ｆ・Ｃ） … （１７）
この式１７の関係を式１６へ代入すると、式１８を得る。これにより請求項３に記載した範囲が定まる。
Ｚｉｎ＝Ｚａ＋ｊ・５０００・π・ｆ・Ｃ＋ｊ・Ｚｂ
尚、４２．５≦Ｚａ≦５７．５、及び−７．５≦Ｚｂ≦７．５である。また、上記ｆは動作帯域の中心周波数である。
【００３２】
ここで、上記式１８において、一般的な携帯電話で多く使用される中心周波数ｆを１．９５ＧＨｚ、出力検出用リアクタンス素子８８の容量Ｃを０．３ｐＦとすると、この時の入力インピーダンスＺｉｎの範囲は図６に示すスミスチャートの斜線部分の範囲、すなわち抵抗成分（実数）が４２．５Ωと５７．５Ωのそれぞれの曲線と、リアクタンス成分（虚数）が１．７Ωと１６．７Ωのそれぞれの曲線とにより囲まれた範囲内となる。
【００３３】
また、上記入力インピーダンスＺｉｎの範囲を、通常の実数と虚数の座標で示すと図７に示す斜線の範囲、すなわち実数は−４２．５〜５７．５の範囲内で、且つ虚数は１．７〜１６．７の範囲となる。以上説明したように、入力インピーダンスＺｉｎを定めることにより、いわゆるカプラ機能内蔵型の非可逆回路素子（アイソレータ）において入力インピーダンスと出力検出用リアクタンス素子のインピーダンスとを容易に最適化することができ、しかも動作時の反射波も略確実になくすことが可能となる。
【００３４】
このようにしてアイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスとを最適化することにより、スミスチャート上に現れる非可逆回路部の入力インピーダンスの位置は虚数成分が正負（上下位置）のどちらかにずれて設定されることになる。これにより非可逆回路素子部材全体のインピーダンスマッチングが達成される。尚、出力検出用リアクタンス素子がコンデンサの場合には、スミスチャート上では虚数成分が正の方向（上側）にずれて現れ、他方出力検出用リアクタンス素子がインダクタの場合には、スミスチャート上では虚数成分が負の方向（下側）にずれて現れることになる。
【００３５】
次に、実際に入力インピーダンスＺｉｎが図７中の点Ｐ１（５１．３，９．１）に相当する本発明の非可逆回路素子を製作し、この評価を行ったので、その評価結果を従来素子と比較して説明する。表１にこの時の評価結果を示す。
【００３６】
【表１】
【００３７】
この結果から明らかなように、挿入損失（ＩＮ→ＯＵＴ）は、０．７ｄＢ（デシベル）から０．６０ｄＢへ、また、反射損失（ＩＮ）は、１６．４ｄＢから１８．３ｄＢへ、共に大きく減少しており、大幅に特性が向上していることが確認できた。
【００３８】
ここで、上記入力インピーダンスＺｉｎを調整するには、図２における永久磁石５４の磁束強度を変えたり、或いは図２に示す中心導体組立体４８の３本の中心導体４２、４４、４６の内の入力側の中心導体４２を、図９に示すようにその中心部の溝１３０の幅Ｓを変えたり、ラインの幅Ｗを変えたりすることにより調整すればよい。本願の一例として、溝１３０の幅Ｓは０．２〜０．４ｍｍ程度に、ラインの幅Ｗは０．１５〜０．３ｍｍ程度にそれぞれ設定される。
尚、本実施例においては、送信受信装置として携帯電話を例にとって説明したが、これに限定されないのは勿論である。
【００３９】
【発明の効果】
以上説明したように、本発明の非可逆回路素子及びこれを用いた送信受信装置によれば、次のように優れた作用効果を発揮することができる。アイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスを容易に最適化することができる。また、アイソレータ部の入力インピーダンスを、出力検出用リアクタンス素子のインピーダンスに適合した範囲に限定することにより、入力側反射損失を減少させて挿入損失を大幅に低減することができる。
【図面の簡単な説明】
【図１】 本発明の非可逆回路素子を用いた送信受信装置を示すブロック構成図である。
【図２】 本発明の非可逆回路素子を示す分解斜視図である。
【図３】 本発明の非可逆回路素子の等価回路を示す図である。
【図４】 図３中の積層素体の焼結前のグリーンシートの各層を示す展開図である。
【図５】 本発明におけるインピーダンス計算で用いた非可逆回路素子の等価回路を示す図である。
【図６】 本発明における最適な入力インピーダンスの範囲をスミスチャート上で示すグラフである。
【図７】 本発明における最適な入力インピーダンスの範囲を示すグラフである。
【図８】 中心導体組立体の中心導体を寸法を示す部分図である。
【符号の説明】
２ 携帯電話（送信受信装置）
４ アンテナ
８ 受信系
１０ 送信系
２０ 受信回路
２３ スプリッタ
２４ 送信回路
３２ 非可逆回路素子
４０ フェリ磁性体
４２，４４，４６ 中心導体
４８ 中心導体組立体
５２ 積層素体
５４ 永久磁石
８８ 出力検出用リアクタンス素子
１２２ アイソレータ部
１２４ 外部端子
Ｃ１ 入力用コンデンサ
Ｃ２ 出力用コンデンサ
Ｃ３ ロード用コンデンサ
Ｒ１ 終端抵抗
【発明の属する技術分野】
本発明は、携帯電話など少なくとも１つのアンテナを送信系と受信系とで共用するようにした送信受信装置及びこれに用いる非可逆回路素子に関する。
【０００２】
【従来の技術】
一般に、携帯電話、自動車電話等に採用される移動通信機器の送信受信装置は、１つのアンテナを送信系と受信系とで共用するように構成されている。この送信受信装置の送信系では、アンプ（増幅器）の出力電力を一定に保持する必要がある。また、アンテナ等からの反射電力によりアンプが損傷したり、或いは隣接チャンネルの信号がアンテナから進入してＩＭ（相互変調）が発生したりすることがないようにする必要がある。そのため、アンプからの出力電力を方向性結合器（カプラ）で検出し、この検出信号をＡＰＣ回路へ入力してこの動作でもって前記アンプの出力電力を制御するようにしている。また、上記方向性結合器の後段側にアイソレータを設け、これによってアンテナからの反射電力を吸収し、反射波によるアンプの損傷やＩＭの発生を防止することが行われている。
【０００３】
上記したアイソレータは、一般的に非可逆回路素子と称され、この構成は、例えばガーネット等の磁性体を中心として３本の中心導体で折り込み、各中心導体に整合用のコンデンサや抵抗等を接続し、上記ガーネットに磁界を付与する永久磁石を重ねて全体を金属製ケースで覆うようになっている。このような非可逆回路素子としては、例えば特開平１０−２００３０８号公報に開示されているように、外部実装用端子基板に電力を検出する結合電極を形成したもの、特開平１０−２００３１０号公報に開示されているように、整合用容量が形成された誘電体基板に電力を検出する結合電極を形成したもの、特開平１０−３２７００３号公報に開示されるように、何れか１つのポートにインピーダンス変換回路を付加して入力インピーダンスを２〜１２．５Ωにしたもの、或いは特開平７−１０６８０９号公報に開示されているように、３本の中心導体の内で抵抗を接続した中心導体の幅を、他の入力用及び出力用中心導体の幅とは異なるようにしたもの等が知られている。
【０００４】
ところで、上記したような従来の非可逆回路素子は、一般的に部品点数がかなり多いのみならず、回路基板上での実装面積が増大し、携帯電話等で望まれている小型化、低価格化の要請に応えられない。そこで、上記要請に応えるために特開平９−２７０６０８号公報等に開示されているように、非可逆回路素子の入力端子から分岐してコンデンサを接続し、このコンデンサをＡＰＣ回路の伝送ラインに直列接続することによって出力検出用コンデンサとなし、この出力をアンプの制御端子へフィードバックすることによってアンプの出力をモニターすることが提案されている。また、ここでは、更なる素子の小型化を目的として前記コンデンサを誘電体等からなる薄板シート上に電極パターンとして印刷形成し、これらを積層一体成形して構成すること等も行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような従来の非可逆回路素子にあっては、各部品間の設計パラメータを設定するためには、トライアンドエラー方式で各部品のインピーダンスやリアクタンスを設計するのが一般的であり、これらを最適化するのが非常に困難であった。特に、上記設計パラメータが不十分な場合には、例えば送信時の反射波電力もかなり多くなり、消費電力も増大してしまう、といった問題があった。
【０００６】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、部品点数の削減、実装面積の削減、消費電力の削減、組み立ての容易化及び最適な入力インピーダンスの算出の容易化を図ることが可能な非可逆回路素子及びこれを用いた送信受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、前記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力端子に接続される外部回路系のインピーダンスＺｏ及び前記出力検出用リアクタンス素子のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式で設定される範囲内にあることを特徴とする非可逆回路素子である。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ＋ｊ・Ｂ・Ｚｏ
ここでＡは０．８５〜１．１５、Ｂは−０．１５〜０．１５の範囲内であり、ｊは虚数を示す記号である。
これにより、アイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスを容易に最適化することが可能となる。
【０００８】
本発明の関連技術は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子を備えた非可逆回路素子であって、前記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力検出用リアクタンス素子のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式で設定される範囲内にあることを特徴とする非可逆回路素子である。
Ｚｉｎ＝Ｚａ−ｊ・２５００／Ｘｃ＋ｊ・Ｚｂ
ここでＺａは４２．５Ω〜５７．５Ω、Ｚｂは−７．５Ω〜７．５Ωの範囲内であり、ｊは虚数を示す記号である。
【０００９】
この場合、前記出力検出用リアクタンス素子が容量Ｃの出力検出用コンデンサの時には、入力インピーダンスＺｉｎは以下の式で設定されるのが好ましい。
Ｚｉｎ＝Ｚａ＋ｊ・５０００・π・ｆ・Ｃ＋ｊ・Ｚｂ
ここでｆは動作帯域の中心周波数である。
【００１０】
また、前記中心周波数ｆが略１．９５ＧＨｚで、前記容量Ｃが略０．３ｐＦの時には、前記入力インピーダンスＺｉｎは、スミスチャートにおいて抵抗成分が４２．５Ωと５７．５Ωのそれぞれの曲線と、リアクタンス成分が１．７Ωと１６．７Ωのそれぞれの曲線とにより囲まれた範囲内に設定されるのが好ましい。
【００１１】
請求項２に係る発明は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、前記非可逆回路部の入力インピーダンスを外部回路系のインピーダンスに対し、スミスチャート上で虚数成分が正の方向に位置するようにずらしたことを特徴とする非可逆回路素子である。
【００１２】
本発明の関連技術は、入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子を備えた非可逆回路素子であって、前記出力検出用リアクタンス素子がインダクタであり、前記非可逆回路部の入力インピーダンスを外部回路系のインピーダンスに対し、スミスチャート上で虚数成分が負の方向に位置するようにずらしたことを特徴とする非可逆回路素子である。
【００１３】
請求項３に係る発明は、高周波信号を送信する送信系と、高周波信号を受信する受信系とを有する送信受信装置において、前記送信系に、請求項１又は２に規定する非可逆回路素子を用いるようにしたことを特徴とする送信受信装置である。
【００１４】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子及びこれを用いた送信受信装置の一実施例を添付図面に基づいて詳述する。図１は本発明の非可逆回路素子を用いた送信受信装置を示すブロック構成図、図２は本発明の非可逆回路素子を示す分解斜視図、図３は本発明の非可逆回路素子の等価回路を示す図、図４は図３中の積層素体の焼結前のグリーンシートの各層を示す展開図、図５は本発明におけるインピーダンス計算で用いた非可逆回路素子の等価回路を示す図、図６は本発明における最適な入力インピーダンスの範囲をスミスチャート上で示すグラフ、図７は本発明における最適な入力インピーダンスの範囲を示すグラフである。
【００１５】
まず、図１を参照して本発明の非可逆回路素子を用いた送信受信装置について説明する。ここでは送信受信装置として携帯電話を例にとって説明する。図１に示すように、この送信受信装置としての携帯電話２は、外部からの高周波信号を受けると共に、送信信号を放射するアンテナ４を有しており、このアンテナ４は、デュプレクサ６を介して受信系８と送信系１０とに接続されている。このデュプレクサ６は、送信系１０からの信号を上記アンテナ２へ送り、このアンテナ２からの受信信号を受信系８へ送る。
【００１６】
上記受信系８は、信号増幅を行うローノイズアンプ１２、不要な周波数成分をカットするフィルタ１４、電圧制御発振器（ＶＣＯ）２２からのローカル周波数の信号と受信された高周波信号とを混合して中間周波数の信号を得る受信側ミキサ１６、不要な周波数成分を除去するフィルタ１８及び受信信号を再生する受信回路２０を順次接続して構成されている。
【００１７】
一方、上記送信系１０は、送信すべき信号を発生する送信回路２４、不要な周波数成分を除去するフィルタ２６、上記電圧制御発振器２２からのローカル周波数の信号と送信すべき信号とを混合して高周波信号を得る送信側ミキサ２８、上記高周波信号を増幅するパワーアンプ３０及び上記アンテナ４等の外乱によるインピーダンス変動の影響を小さくして上記パワーアンプ３０の動作を安定化させることにより不要な輻射や混変調を防ぐための本発明の特徴とする非可逆回路素子３２を順次接続して構成されており、この非可逆回路素子３２の出力の一部をＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路３４を介して上記パワーアンプ３０へ戻すようになっている。また、電圧制御発振器２２に接続されるスプリッタ２３は、発振されたローカル信号を２方向に分岐させて上記受信ミキサ１６と送信ミキサ２８とへ供給する。ここで、上記非可逆回路素子３２の各端子は、上記パワーアンプ３０に接続される端子を入力端子ＩＮ、上記デュプレクサ６に接続される端子を出力端子ＯＵＴ、上記ＡＰＣ回路３４に接続される端子を出力検出用端子（Ｃｏｕｐｌｉｎｇ）ＣＯＵＰとする。
【００１８】
次に、図２を参照して上記非可逆回路素子３２の構成について説明する。図２に示すように、この非可逆回路素子３２は、ガーネット等の円板状のフェリ磁性体（フェライト）４０を中心として３本のストリップラインからなる中心導体４２、４４、４６を１２０度間隔で且つ絶縁体を介して折り込んでなる中心導体組立体４８と、この中心導体組立体４８を中央の貫通孔５０に収容できるようにした積層素体５２と、上記中心導体組立体４８に直流磁界を印加するフェライト磁石などの永久磁石５４と、磁性ヨークを兼ねる金属製のケースとなる上ケース５６及び下ケース５８と、上記積層素体５２と上記下ケース５８との間に介在されて銅板等の導電板６０を樹脂枠６２内に一体的に組み込むことにより形成した樹脂ベース６４とから主に構成されている。上記樹脂ベース６４の導電板６０の上面には上記各中心導体４２、４４、４６の基端部側の一端が共通に半田付けされ、この導電板６０の下面は下ケース５８の中央部の金属部分に嵌まるようになっている。そして、上記樹脂ベース６４の左右端の樹脂枠６２には、入力端子ＩＮとなる外部電極６６と、出力端子ＯＵＴとなる外部端子６８と、出力検出用端子ＣＯＵＰとなる外部電極７０と、他のグランド電極ＧＮＤが面実装可能なように実装基板面に面して形成されている。尚、導電板６０全体もグランドとなる。そして、これらの各部材が上下方向に積層されて周囲が、上ケース５６と下ケース５８とでパッケージされる。
【００１９】
次に、図３を参照して上記非可逆回路素子３２の等価回路について説明する。図３において、端子Ｐ１、Ｐ２、Ｐ３とグランド（アース）間に接続されたＣ１、Ｃ２、Ｃ３は整合容量であり、サーキュレータの動作周波数を決定し、これらに並列に中心導体組立体４８の中心導体４２、４４、４６をそれぞれ接続してインダクタンスＬ成分を付加している。ここでＣ１は入力用コンデンサ、Ｃ２は出力用コンデンサ、Ｃ３はロード用コンデンサとなる。また、アイソレータとするために上記ロード用コンデンサＣ３に終端抵抗Ｒ１を並列に接続してグランドに落としているが、この終端抵抗Ｒ１は図２に示す積層素体５２の上面に印刷抵抗７２を設けることによって構成している。尚、印刷抵抗に代えてチップ抵抗等をここに設けてもよい。ここで上記入力端子ＩＮ、出力端子ＯＵＴ及び出力検出用端子ＣＯＵＰが樹脂ベース６４の外部電極６６、６８、７０にそれぞれ相当し、各コンデンサＣ１、Ｃ２、Ｃ３の各種電極が容量素子基板である積層素体５２にそれぞれ印刷形成されている電極８２、８４、８６に相当している。入力端子ＩＮ側からは、出力検出用リアクタンス素子８８を介して出力検出用端子ＣＯＵＰが接続されており、通常これは入力端子ＩＮからアイソレータ（非可逆回路素子部材）に入ったアンプの出力信号の一部が出力検出用端子ＣＯＵＰより出力される量、すなわち、カップリング量が所定の値になるように、後述するようにその容量が定められている。この出力検出用リアクタンス素子８８は例えばコンデンサよりなり、このコンデンサ８８は、以下に説明するように積層素体５２内に電極パターンで形成される。
【００２０】
尚、中心導体組立体４８は誘電体または磁性体による積層体で構成したものを用いることができ、これにより組立て工数を削減し、更にコスト低減をはかることもできる。また、中心導体組立体４８の全体は磁性体のグリーンシートを複数枚積層して形成することもでき、これによれば更に中心導体組立体を薄くすることができる。
【００２１】
上記積層素体（容量素子基板）５２は、９００℃程度の低温焼成が可能なセラミック誘電体材料からなり、例えば比誘電率が約８で厚さ３０〜１００μｍ程度のグリーンシートをドクターブレード法で作成し、このグリーンシート上に銀を主体とする導電ペーストを印刷することにより所望の電極パターンを形成している。これらの誘電体グリーンシートを積層して熱圧着し、中央部に貫通穴５０（図２参照）を形成した後、これを焼結することにより一体型の積層素体５２を成形することができる。この積層素体５２と中心導体組立体４８とはそれぞれ個別に製造し、中心導体組立体４８を上記積層素体５２の貫通穴５０に嵌合装着させた後、各中心導体４２、４４、４６の基端部である一端を導電板６０に半田付けし、他端を積層素体５２の上面の電極８２、８４、８６にそれぞれ半田付けして電気的に接続する。次いで、永久磁石５４を貼り付けた上ケース５６と樹脂ベース６４を取り付けた下ケース５８とを組み付けて非可逆回路素子（アイソレータ）３２を構成している。
【００２２】
次に、図４を参照して上記積層素体（容量素子基板）５２の構造について説明する。
ここで、積層素体５２は上から図４（Ａ）〜図４（Ｅ）の順に積層され、図４（Ｆ）は図４（Ｅ）の裏面を示している。図４（Ａ）に示すグリーンシート層にはそれぞれ整合コンデンサ用の電極がパターン印刷で形成されており、それぞれ入力用コンデンサの電極８２、出力用コンデンサの電極８４及びロード用コンデンサの電極８６（図２参照）と終端抵抗Ｒ１の接続用のランドパターン９０、９２が形成される。図４（Ｂ）に示すグリーンシート層にはグランド電極９４、９６が形成される。図４（Ｃ）に示すグリーンシート層には上記各コンデンサの他方の電極を形成する入力用コンデンサの電極９８、出力用コンデンサの電極１００、ロード用コンデンサの電極１０２が形成され、更にこの面には出力検出用リアクタンス素子８８である出力検出用のコンデンサＣ４を構成する電極１０４が同一水平面上の図示する位置に設けられている。
【００２３】
次に、図４（Ｄ）に示すグリーンシート層にはグランド電極１０６、１０８と、上記コンデンサＣ４の他方の電極１１０を形成している。ここで、出力検出用コンデンサＣ４を構成する電極１０４、１１０の上下の投影面上には他の電極を配置しないことにより出力端子ＯＵＴからアイソレータに入った信号がカップリング端子側に漏洩しないようになり方向性等の特性が向上する。図４（Ｅ）に示すグリーンシート層には上層の入出力電極や出力検出用コンデンサの電極及び各グランド電極を裏面に形成した各電極に接続する複数のスルーホール１１２が各々形成されており、図４（Ｆ）に示すこの裏面にはグランド（アース）電極１１４や入出力の外部電極と接続することになる電極１１６、１１８及び出力検出用端子ＣＯＵＰの電極１２０等が形成されている。
これらのグリーンシート層を順次下から積層し、熱圧着した後に焼成して一体焼結体となした。
【００２４】
以上説明したように構成された非可逆回路素子３２において、本発明では、上記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力端子ＯＵＴに接続される外部回路系のインピーダンスＺｏ及び前記出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式１で設定される範囲内にあるように設定することを特徴としている。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２／Ｘｃ＋ｊ・Ｂ・Ｚｏ … （１）
ここでＡは０．８５〜１．１５、Ｂは−０．１５〜０．１５の範囲内であり、ｊは虚数を示す記号である。尚、図３に上記アイソレータ部１２２が一点鎖線で囲まれており、このアイソレータ部１２２には各コンデンサＣ１〜Ｃ３、終端抵抗Ｒ１が含まれており、出力検出用リアクタンス素子８８（Ｃ４）は含まれていない。
【００２５】
ここで上記インピーダンス計算を行った時の等価回路について説明する。図５はインピーダンス計算で用いた非可逆回路素子の等価回路を示す図である。この等価回路は基本的には図３に示す本発明の非可逆回路素子の等価回路の出力端子ＯＵＴ及び出力検出用端子ＣＯＵＰにインピーダンスＺｏの外部回路系１２４を接続している。また、ここでは出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスをＺｃ（＝ｊＸｃ）としている。さて、従来の［アイソレータ］＋［カプラ］の回路構成では、ある特定の動作周波数で全体の反射を”０”（インピーダンスマッチング）にするためには、一般に［アイソレータ］＋［カプラ］の各々を、外部回路系１２４のインピーダンスＺｏに整合するように設計していた。しかし、図５に示すようなカプラ機能内蔵型のアイソレータでは、アイソレータ部１２２をインピーダンスＺｏに整合させると、この非可逆回路素子３２の全体の入力インピーダンスはインピーダンスＺｏに整合しないため、入力端子ＩＮで反射が生じて挿入損失が増加する。そこで本発明では、非可逆回路部１２２の入力インピーダンスを以下に説明する特定範囲内に設定することによってこのような問題を解消したものである。
【００２６】
即ち、ここで、出力検出用リアクタンス素子８８（Ｃ４）のインピーダンスＺｃ（＝ｊ・Ｘｃ）が与えられたとき、カプラ機能内蔵アイソレータ（非可逆回路素子３２）の入力インピーダンスがインピーダンスＺｏに整合するためのアイソレータ部１２２の入力インピーダンスＺｉｎの満たすべき条件を、図５の等価回路に基づいて求めると次の式２の結果を得た。
Ｚｉｎ＝Ｚｏ−ｊ・Ｚｏ２／Ｘｃ … （２）
特に、出力検出用リアクタンス素子８８（Ｃ４）がコンデンサである場合は（容量結合型）、このコンデンサの容量Ｃ、角周波数ωとして式３のようになる。
Ｚｉｎ＝Ｚｏ＋ｊ・Ｚｏ２・ω・Ｃ … （３）
【００２７】
この条件式の導出過程を以下に述べる。
（１）一般的なリアクタンス素子について条件式の導出について、まず、パラメータを以下の通りにおく。
Ｚｉｎ’：カプラ機能内蔵アイソレータ（非可逆回路素子３２）の入力インピーダンス
Ｚｉｎ＝Ｒｉｎ＋ｊ・Ｘｉｎ ：アイソレータ部１２２の入力インピーダンス
Ｚｏ ： 外部回路系１２４のインピーダンス
Ｚｃ＝ｊ・Ｘｃ ：出力検出用リアクタンス素子８８（Ｃ４）のインピーダンス
【００２８】
この等価回路により、下記の式４が求まる。
Ｚｉｎ’＝１／｛１／Ｚｉｎ＋１／（Ｚｃ＋Ｚｏ）｝ … （４）
インピーダンスマッチング条件より、下記の式５が定まる。
Ｚｉｎ’＝Ｚｏ … （５）
上記式４、５より次の式６が求まる。
Ｚｏ＝１／｛１／Ｚｉｎ＋１／（Ｚｃ＋Ｚｏ）｝ … （６）
ここで、Ｚｉｎ＝Ｒｉｎ＋ｊ・Ｘｉｎ及びＺｃ＝ｊ・Ｚｃを代入して、式７を得る。
Ｚｏ＝１／｛１／（Ｒｉｎ＋ｊ・Ｘｉｎ）＋１（Ｚｏ＋ｊ・Ｘｃ）｝…（７）
これを整理すると、式８を得る。
−Ｘｉｎ・Ｘｃ／Ｚｏ−Ｚｏ＋ｊ（Ｒｉｎ・Ｘｃ／Ｚｏ−Ｘｃ）＝０…（８）
【００２９】
ここで、Ｚｏ、Ｒｉｎ、Ｘｉｎ、Ｘｃは全て実数であるため、下記の式９、１０を得る。
−Ｘｉｎ・Ｘｃ／Ｚｏ−Ｚｏ＝０ … （９）
且つ
（Ｒｉｎ／Ｚｏ−１）・Ｘｃ＝０ … （１０）
上記式９よりＸｉｎ＝−Ｚｏ２ ／Ｘｃを得る。また、上記式１０よりＲｉｎ
＝ＺｏまたはＸｃ＝０であるが、Ｘｃ＝０はこれを式９へ代入するとＺｏ＝０となるので不適である。
よって、アイソレータ部１２２の入力インピーダンスＺｉｎの最適値は、Ｒｉｎ＝Ｚｏ且つＸｉｎ＝−Ｚｏ２ ／Ｘｃより、式１１を得る。
Ｚｉｎ＝Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ … （１１）
【００３０】
▲２▼ 容量結合型の条件式の導出について。
図５において、出力検出用のリアクタンス素子８８（Ｃ４）が特にコンデンサである場合のインピーダンスの条件を導く。このコンデンサの容量をＣとし、角周波数をωとする。このコンデンサのインピーダンスは、式１２のようになる。
Ｚｃ＝１／（ｊ・ω・Ｃ）＝−ｊ／（ω・Ｃ） … （１２）
これより、Ｚｃ＝ｊ・Ｘｃとおくとき、式１２と比較して、下記の式１３となる。
Ｘｃ＝−１／（ω・Ｃ） … （１３）
この式１３の関係を先の式１１へ代入すると式１４を得る。
Ｚｉｎ＝Ｚｏ＋ｊ・Ｚｏ２ ・ω・Ｃ … （１４）
ここで式１１において実用上許容されるアイソレータの特性ばらつきを考慮して、インピーダンスの範囲を規定する。実用上許容されるインピーダンスの実数成分と虚数成分の許容範囲はそれぞれＺｏの±１５％であるので、以下の式１５を得る。これにより、請求項１に記載した範囲が定まる。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２ ／Ｘｃ＋ｊ・Ｂ・Ｚｏ … （１５）
ここで０．８５≦Ａ≦１．１５、及び−０．１５≦Ｂ≦０．１５である。
【００３１】
また、携帯電話などでは一般に外部回路系１２４は５０Ωであることが多いため、Ｚｏ＝５０を式（１５）へ代入し、Ａ・Ｚｏ＝Ｚａ、Ｂ・Ｚｏ＝Ｚｂと改めて置くと、以下の式１６を得る。これにより、請求項２に記載した範囲が定まる。
Ｚｉｎ＝Ｚａ−ｊ・２５００／Ｘｃ＋ｊ・Ｚｂ … （１６）
ここで、４２．５≦Ｚａ≦５７．５、及び−７．５≦Ｚｂ≦７．５である。
更に、ここで出力検出用リアクタンス素子８８が、特にコンデンサである場合（容量結合型）は、下記式１７の関係となる。
Ｘｃ＝−１／（ω・Ｃ）＝−１／（２・π・ｆ・Ｃ） … （１７）
この式１７の関係を式１６へ代入すると、式１８を得る。これにより請求項３に記載した範囲が定まる。
Ｚｉｎ＝Ｚａ＋ｊ・５０００・π・ｆ・Ｃ＋ｊ・Ｚｂ
尚、４２．５≦Ｚａ≦５７．５、及び−７．５≦Ｚｂ≦７．５である。また、上記ｆは動作帯域の中心周波数である。
【００３２】
ここで、上記式１８において、一般的な携帯電話で多く使用される中心周波数ｆを１．９５ＧＨｚ、出力検出用リアクタンス素子８８の容量Ｃを０．３ｐＦとすると、この時の入力インピーダンスＺｉｎの範囲は図６に示すスミスチャートの斜線部分の範囲、すなわち抵抗成分（実数）が４２．５Ωと５７．５Ωのそれぞれの曲線と、リアクタンス成分（虚数）が１．７Ωと１６．７Ωのそれぞれの曲線とにより囲まれた範囲内となる。
【００３３】
また、上記入力インピーダンスＺｉｎの範囲を、通常の実数と虚数の座標で示すと図７に示す斜線の範囲、すなわち実数は−４２．５〜５７．５の範囲内で、且つ虚数は１．７〜１６．７の範囲となる。以上説明したように、入力インピーダンスＺｉｎを定めることにより、いわゆるカプラ機能内蔵型の非可逆回路素子（アイソレータ）において入力インピーダンスと出力検出用リアクタンス素子のインピーダンスとを容易に最適化することができ、しかも動作時の反射波も略確実になくすことが可能となる。
【００３４】
このようにしてアイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスとを最適化することにより、スミスチャート上に現れる非可逆回路部の入力インピーダンスの位置は虚数成分が正負（上下位置）のどちらかにずれて設定されることになる。これにより非可逆回路素子部材全体のインピーダンスマッチングが達成される。尚、出力検出用リアクタンス素子がコンデンサの場合には、スミスチャート上では虚数成分が正の方向（上側）にずれて現れ、他方出力検出用リアクタンス素子がインダクタの場合には、スミスチャート上では虚数成分が負の方向（下側）にずれて現れることになる。
【００３５】
次に、実際に入力インピーダンスＺｉｎが図７中の点Ｐ１（５１．３，９．１）に相当する本発明の非可逆回路素子を製作し、この評価を行ったので、その評価結果を従来素子と比較して説明する。表１にこの時の評価結果を示す。
【００３６】
【表１】
この結果から明らかなように、挿入損失（ＩＮ→ＯＵＴ）は、０．７ｄＢ（デシベル）から０．６０ｄＢへ、また、反射損失（ＩＮ）は、１６．４ｄＢから１８．３ｄＢへ、共に大きく減少しており、大幅に特性が向上していることが確認できた。
【００３８】
ここで、上記入力インピーダンスＺｉｎを調整するには、図２における永久磁石５４の磁束強度を変えたり、或いは図２に示す中心導体組立体４８の３本の中心導体４２、４４、４６の内の入力側の中心導体４２を、図９に示すようにその中心部の溝１３０の幅Ｓを変えたり、ラインの幅Ｗを変えたりすることにより調整すればよい。本願の一例として、溝１３０の幅Ｓは０．２〜０．４ｍｍ程度に、ラインの幅Ｗは０．１５〜０．３ｍｍ程度にそれぞれ設定される。
尚、本実施例においては、送信受信装置として携帯電話を例にとって説明したが、これに限定されないのは勿論である。
【００３９】
【発明の効果】
以上説明したように、本発明の非可逆回路素子及びこれを用いた送信受信装置によれば、次のように優れた作用効果を発揮することができる。アイソレータ部の入力インピーダンスと出力検出用リアクタンス素子のインピーダンスを容易に最適化することができる。また、アイソレータ部の入力インピーダンスを、出力検出用リアクタンス素子のインピーダンスに適合した範囲に限定することにより、入力側反射損失を減少させて挿入損失を大幅に低減することができる。
【図面の簡単な説明】
【図１】 本発明の非可逆回路素子を用いた送信受信装置を示すブロック構成図である。
【図２】 本発明の非可逆回路素子を示す分解斜視図である。
【図３】 本発明の非可逆回路素子の等価回路を示す図である。
【図４】 図３中の積層素体の焼結前のグリーンシートの各層を示す展開図である。
【図５】 本発明におけるインピーダンス計算で用いた非可逆回路素子の等価回路を示す図である。
【図６】 本発明における最適な入力インピーダンスの範囲をスミスチャート上で示すグラフである。
【図７】 本発明における最適な入力インピーダンスの範囲を示すグラフである。
【図８】 中心導体組立体の中心導体を寸法を示す部分図である。
【符号の説明】
２ 携帯電話（送信受信装置）
４ アンテナ
８ 受信系
１０ 送信系
２０ 受信回路
２３ スプリッタ
２４ 送信回路
３２ 非可逆回路素子
４０ フェリ磁性体
４２，４４，４６ 中心導体
４８ 中心導体組立体
５２ 積層素体
５４ 永久磁石
８８ 出力検出用リアクタンス素子
１２２ アイソレータ部
１２４ 外部端子
Ｃ１ 入力用コンデンサ
Ｃ２ 出力用コンデンサ
Ｃ３ ロード用コンデンサ
Ｒ１ 終端抵抗
Claims (3)
- 入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、
前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、
前記非可逆回路部の入力インピーダンスＺｉｎが、所望の動作帯域の中心周波数にて、前記出力端子に接続される外部回路系のインピーダンスＺｏ及び前記出力検出用リアクタンス素子のインピーダンスＺｃ（＝ｊＸｃ）に対して以下の式で設定される範囲内にあることを特徴とする非可逆回路素子。
Ｚｉｎ＝Ａ・Ｚｏ−ｊ・Ｚｏ２／Ｘｃ＋ｊ・Ｂ・Ｚｏ
ここでＡは０．８５〜１．１５、Ｂは−０．１５〜０．１５の範囲内であり、ｊは虚数を示す記号である。 - 入力端子及び出力端子と、フェリ磁性体に中心導体を配置した中心導体組立体と、前記中心導体組立体に直流磁界を印加する永久磁石とを備えた非可逆回路部と、前記非可逆回路部の入力端子側に接続された出力検出用リアクタンス素子として出力検出用コンデンサを備えた非可逆回路素子であって、
前記非可逆回路部は前記出力検出用コンデンサとともに積層素体に構成された整合コンデンサを備え、前記出力検出用コンデンサと前記整合コンデンサとは、それらを構成する電極の少なくとも一部が前記積層素体に内蔵され、かつ前記出力検出用コンデンサ用の電極の上下の投影面上には他の電極が配置されて無く、
前記非可逆回路部の入力インピーダンスを外部回路系のインピーダンスに対し、スミスチャート上で虚数成分が正の方向に位置するようにずらしたことを特徴とする非可逆回路素子。 - 高周波信号を送信する送信系と、高周波信号を受信する受信系とを有する送信受信装置において、前記送信系に、請求項１又は２に規定する非可逆回路素子を用いるようにしたことを特徴とする送信受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078438A JP4534372B2 (ja) | 2001-03-19 | 2001-03-19 | 非可逆回路素子部材及びこれを用いた送信受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078438A JP4534372B2 (ja) | 2001-03-19 | 2001-03-19 | 非可逆回路素子部材及びこれを用いた送信受信装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002280808A JP2002280808A (ja) | 2002-09-27 |
| JP2002280808A5 JP2002280808A5 (ja) | 2008-04-10 |
| JP4534372B2 true JP4534372B2 (ja) | 2010-09-01 |
Family
ID=18935052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001078438A Expired - Lifetime JP4534372B2 (ja) | 2001-03-19 | 2001-03-19 | 非可逆回路素子部材及びこれを用いた送信受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4534372B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102556915A (zh) * | 2010-09-24 | 2012-07-11 | 克朗斯股份公司 | 灌装装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270608A (ja) * | 1996-04-03 | 1997-10-14 | Murata Mfg Co Ltd | 送信受信装置 |
| JPH10200308A (ja) * | 1997-01-16 | 1998-07-31 | Murata Mfg Co Ltd | 非可逆回路素子及び送受信装置 |
| JPH10200310A (ja) * | 1997-01-16 | 1998-07-31 | Murata Mfg Co Ltd | 非可逆回路素子及び送受信装置 |
-
2001
- 2001-03-19 JP JP2001078438A patent/JP4534372B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102556915A (zh) * | 2010-09-24 | 2012-07-11 | 克朗斯股份公司 | 灌装装置 |
| CN102556915B (zh) * | 2010-09-24 | 2014-10-01 | 克朗斯股份公司 | 灌装装置 |
| US8872045B2 (en) | 2010-09-24 | 2014-10-28 | Krones Ag | Filling device with vertically arranged weighing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280808A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462628B2 (en) | Isolator device with built-in power amplifier and embedded substrate capacitor | |
| US8314663B2 (en) | Directional coupler | |
| EP1179873A1 (en) | Radiofrequency output module having power amplifier and isolator | |
| US6788164B2 (en) | Complex high frequency components | |
| JPH10290108A (ja) | 方向性結合器 | |
| US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| US6549086B2 (en) | Nonreciprocal circuit device with a balanced port and communication device incorporating the same | |
| US6911890B2 (en) | High frequency laminated device | |
| JP4711038B2 (ja) | 非可逆回路モジュール | |
| JP4534372B2 (ja) | 非可逆回路素子部材及びこれを用いた送信受信装置 | |
| JPH11220312A (ja) | ローパスフィルタ内蔵カプラ | |
| US6646517B2 (en) | Nonreciprocal circuit device and communication device having only two ports | |
| JP2001044719A (ja) | ローパスフィルタ内蔵カプラ | |
| US6816027B2 (en) | Three-port nonreciprocal circuit device and communication apparatus | |
| US6069541A (en) | High-frequency filter, with an inductor for forming a pole, complex electronic component using the same, and portable radio apparatus using the same | |
| JP3388257B2 (ja) | 非可逆回路素子 | |
| JP3883046B2 (ja) | 非可逆回路モジュール | |
| US7429901B2 (en) | Non-reciprocal circuit element, composite electronic component, and communication apparatus | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| JP4457335B2 (ja) | 非可逆回路素子 | |
| WO2022230286A1 (ja) | フィルタ装置およびそれを搭載した高周波フロントエンド回路 | |
| JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP4140033B2 (ja) | 高周波部品 | |
| JP3975170B2 (ja) | ローパスフィルタ内蔵カプラ | |
| JP2698538B2 (ja) | トランス型積層分配器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4534372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |