KR100311813B1 - 칩형 분배기 - Google Patents

칩형 분배기 Download PDF

Info

Publication number
KR100311813B1
KR100311813B1 KR1019990022224A KR19990022224A KR100311813B1 KR 100311813 B1 KR100311813 B1 KR 100311813B1 KR 1019990022224 A KR1019990022224 A KR 1019990022224A KR 19990022224 A KR19990022224 A KR 19990022224A KR 100311813 B1 KR100311813 B1 KR 100311813B1
Authority
KR
South Korea
Prior art keywords
distributor
sheet
input
stacked
internal electrode
Prior art date
Application number
KR1019990022224A
Other languages
English (en)
Other versions
KR20010002422A (ko
Inventor
박성열
장병규
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019990022224A priority Critical patent/KR100311813B1/ko
Publication of KR20010002422A publication Critical patent/KR20010002422A/ko
Application granted granted Critical
Publication of KR100311813B1 publication Critical patent/KR100311813B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C1/00—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles
    • B66C1/10—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by mechanical means
    • B66C1/12—Slings comprising chains, wires, ropes, or bands; Nets
    • B66C1/16—Slings with load-engaging platforms or frameworks

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 분배기에 관한 것으로 그 목적은, 분배기의 외부단자 형성작업 (termination) 및 테이핑(taping) 작업시 분배기의 입,출력단의 선별을 용이하도록 하는 데에 있다.
상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은, 하부시트(10)와, 상기 하부시트(10)의 최상측에 적층토록 위치되는 상부시트(20)와, 상기 상, 하부시트(10)(20)사이에 적층되며 내부전극(30)이 인쇄되는 다수의 세라믹시트(40) 및, 상기 세라믹시트(40)사이에 적층되는 다수의 절연시트(50)를 포함하며, 상기 세라믹시트(40)은 적어도 둘 이상으로 적층되고, 상기 세라믹시트(40)에 형성된 내부전극(30)은 서로 겹쳐져 전기적으로 통하는 하나의 입력단(32) 및, 상기 입력단(32)과 연결되고 서로 대향하면서 분리되는 두개의 출력단(34a)(34b)으로 구성됨을 특징으로 한다.
이에 따라서, 분배기의 외부단자 형성작업 및 부품의 테이핑 작업시 입,출력단의 위치를 선별하기 위한 별도의 설비가 필요없어 비용이 절감되며, 제조공정이 간소화되어 생산성이 향상되는 우수한 효과가 있다.

Description

칩형 분배기{chip type splitter}
본 발명은 무선 단말기등에서 사용되는 분배기(splitter)에 관한 것으로 보다 상세히는, 하나의 입력신호를 동일한 전력을 갖는 두개의 출력신호로 출력토록하는 칩형 분배기의 출력단을 서로 마주보도록 설치함으로 인하여, 칩형 분배기의 외부단자 형성작업 및 부품의 테이핑 작업 그리고 부품의 인쇄회로기판(이하, ' PCB '이라 한다)상에 접속작업을 보다 원활하게 수행토록 하며, 특히 입,출력단을 선별하기 위한 추가적인 설비가 필요없어 비용절감으로 생산성을 향상시 킬 수 있도록 한 칩형 분배기에 관한 것이다.
일반적으로 알려진 분배기(splitter)는 보통 전력분배기(power divider)라 고도하는데, 이는 무선단발기 회로구성상 하나의 발진부(VCO)에서 하나의 입력신호가 믹서의 두 수신단(Rx)과 송신단(Tx)에 동일한 전력을 갖으면서 출력토록 하는 부품이다.
이와 같은 종래의 분배기에 있어서는, 하나의 PCB에 입력단 에서 두개의 출력단까지 인쇄패턴을 형성시킨 하나의 PCB에 패턴을 형성시킨 2차원적인 구조를 갖고 있는데, 이와 같은 구조는 부품의 소형화를 할수 있는 한계,즉, 평면적인 구조로 인하여 패턴간의 간섭현상을 피할 수 있는 정도의 크기를 갖게되며, 따라서 소형화가 어렵게 되었다.
따라서, 이와 같은 부품 소형화를 목적으로 3차원적인 구조 즉, 내부전극을 형성시킨 세라믹시트와 절연시트를 적층 구성한 칩형 분배기의 사용이 일반화되고 있는데, 이는 부품 소형화가 용이하기 때문이다.
이와 같은 기술과 관련된 종래의 칩형 분배기에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 상,하부 시트(120)(110)와 그 내측으로 내부전극(130)이 절곡패턴으로 일체로 형성되는 세라믹시트(140) 및, 상기 세라믹시트(140)사이에 위치되는 다른 절연시트(150)가 일체로 적층되어 칩형태로 형성되며, 상기 내부전극 (130)은 겹쳐지면서 전기적으로 통하는 하나의 입력단(132)과 상기 입력단(132)과 연결되고 서로 다른 세라믹(140)상에 분리되는 두개의 출력단(134)으로 구성된다.
이때, 상기 입력단 및 출력단(132)(134)은 PCB(160)상에 형성된 입,출력 회로패턴(162a)(162b)에 접속토록 분배기(100)의 외표면에 종방향으로 일체로 인쇄된 입,출력 접속패턴(132a)(134c)과 접속된다.
따라서, 상기와 같은 구성으로 된 종래의 분배기(100)에 있어서는, 발진부(VCO)에서 입력된 하나의 신호가 동일한 전력을 갖는 두개의 출력신호로 출력되는 것이다.
그러나, 상기와 같은 종래의 분배기(100)에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 분배기(100)의 제조공정시 서로 다른 입력 및 출력단(132)(134)을 구분하기 위하여 즉, 하나의 입력단(132)과 두개의 출력단(134)을 선별하기 위하여 분배기의 제조공정시 상측에 마킹(marking)을 하고, 이와 같은 마킹의 위치로 입,출력단을 선별하도록 하며, 동시에 PCB(160)와의 접속을 위한 외부단자 형성작업시에도 이와 같은 선별작업이 필요한 것이다.
이에 따라서, 종래 분배기(100)의 제조공정시 별도의 입,추력단을 선별할 수 있는 설비가 필요하며, 이는 제조공정의 지연 및 비용을 상승시키는 원인이 되며, 결국 분배기의 부품 생산성을 저하시키는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 개선시키기 위하여 안출된 것으로서 그 목적은, 분배기의 외부단자 형성작업(termination) 및 분배기의 테이핑 작업시 분배기 입력단 및 출력단을 보다 용이하게 선별토록 함으로 인하여, 분배기의 전극위치를 사전에 선별할 추가적인 설비가 필요없어 제조비용의 절감 및 부품 생산성을 향상시키는 한편, 분배기의 실장작업도 용이하게 수행되는 칩형 분배기를 제공하는 데에 있다.
도 1은 종래의 칩형 분배기를 도시한 개략도
도 2는 종래 분배기의 내부 전극구조를 도시한 분해 사시도
도 3은 본 발명에 따른 칩형 분배기를 도시한 개략도
도 4는 본 발명인 칩형 분배기의 내부 전극구조를 도시한 분해 사시도
* 도면의 주요부분에 대한 부호의 설명 *
1....분배기 10,20.... 상,하부 시트
30.... 내부전극 32.... 입력단
34a,32b.... 출력단 40.... 세라믹시트
50.... 절연시트 60.... 인쇄회로기판(PCB)
상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본발명은, 하부시트와,
상기 하부시트의 최상측에 적층토록 위치되는 상부시트와,
상기 상,하부 시트사이에 적층되며 내부전극이 인쇄되는 다수의 세라믹시트 및,
상기 세라믹시트이에 적층되는 다수의 절연시트를 포함하며,
상기 세라믹시트는 적어도 둘 이상으로 적층되고, 상기 세라믹시트의 내부전극은 서로 겹쳐져 전기적으로 통하는 하나의 입력단 및, 상기 입력단과 연결되고 서로 마주하도록 분리 형성된 두개의 출력단으로 구성되는 칩형 분배기를 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 칩형 분배기를 도시한 개략도이고, 도 4는 본 발명인 칩형 분배기의 내부 전극구조를 도시한 분해 사시도로서, 본 발명인 분배기(1)는 상,하부 시트(20)(10)와 내전전극(30)이 인쇄된 세라믹시트(40) 및 다수의 절연시트(50)로서 구성된다.
상기 상, 하부시트(10)(20)는 분배기(1)의 최상측 및 하부에 적층되며, 상기 다수의 세라믹시트(40)는 상기 상,하부 시트(10)(20)사이에 적층되며, 상기 세라믹시트(40)상에는 입,출력단을 갖는 내부전극(30)이 인쇄토록 되며, 상기 절연시트(50)는 상기 상,하부시트(10)(20)와 다수의 세라믹시트(40)사이에 각 시트(10)(20)(30)을 절연토록 적층된다.
또한, 상기 세라믹시트(40)는 적어도 둘 이상으로 적층되고, 상기 세라믹시트(40)에 형성된 내부전극(30)은 서로 겹쳐져 전기적으로 통하는 하나의 입력단(32) 및, 상기 입력단(32)과 연결되고 서로 대향토록 분리 위치되는 두개의 출력단(34a)(34b)으로 형성된다.
또한, 일체로 적층된 각 시트(10)(20)(40)(50)의 측면상에는 PCB(60)의 회로패턴(62a)(62b)과 접속되는 입,출력 패턴 (32a)(34c)이 일체로 패턴 형성되는 구성으로 이루어 진다.
상기와 같은 구성으로 이루어 진 본 발명의 작용 및 효과를 보다 상세하게설명하면 다음과 같다.
도 3 및 도 4에서 도시한 바와 같이, 하나의 입력신호를 동일한 전력을 갖는 두개의 출력 신호로 분배토록 하는 분배기(1)의 외부단자 형성작업 및 테이핑 작업을 보다 용이하게 수행토록 한 분배기(1)는 다음과 같다.
먼저, 칩 형태의 분배기(1)는 분배기 (1)의 몸체부분을 이루는 다수의 시트(10)(20)(40)(50)가 일체로 적층되어 형성되며, 이때 상기 각 시트 (10)(20) (40)(50)는 박판형태로 적층되면서 분배기(1)는 결국 칩형태로 형성된다.
한편, 상기 각 절연시트(10)(20)(50) 사이에는 내부전극(30)이 스크린 인쇄와 같은 방식으로 인쇄된 세라믹시트(40)가 일체로 적층되며, 따라서 상기 내부전극(30)에 따라 분배기(1)의 입,출력단의 위치가 결정되는데, 그 이유는 상기 내부전극(30)의 일측 및 타측단은 입력 및 출력단(32)(34)으로 구성되고, 상기 분배기(1)가 실장되는 PCB(60)의 회로패턴중 입력 및 출력 패턴(62a)(62b)이 접속되는 위치에 따라 다르기 때문이다.
이때, 도 3에서 도시한 바와 같이, 본 발명에서는 두개의 세라믹시트(40)에 내부전극(30)이 형성되는데, 이때 PCB(60)상에 형성된 입력 회로패턴 (62a)과 접속되는 입력단(32)은 다른 세라믹시트(40)상에 형성되지만, 상기 접속패턴(32a)으로서 일체로 전기적으로 통하도록 분배기(1)의 일측으로 형성되며, 상기 입력단(32)과 연결되는 두개의 세라믹시트(40)상의 두 출력단(34a)(34b)은 분배기(1)을 중심으로 서로 마주하는 위치에 형성된다.
즉, 상기 내부 전극(30)의 입력단(32)은 분배기(1)의 X축 방향으로 위치하고, 상기 출력단(34a)(34b)은 분배기(1)의 Y축 방향으로 동일선상에 위치되며, 따라서 도 2에서 도시한 바와 같이, 종래 분배기(100)의 동일한 측면상에 두개의 출력단(134a)(134b)을 형성시키는 것에 비하여, 본 발명에서와 같이 서로 마주하도록 출력단(34)을 형성시키는 것은, 상술한 바와 같이 분배기(1)의 외부단자 형성작업을 위한 선별작업이 용이하며, 마킹(70)을 위한 테이핑 작업도 보다 간편하게 되는 것이다.
더하여, 각 시트(10)(20)(40)(50)의 양 측면에는 상기 세라믹시트(40)의 내부 전극(30)의 입, 출력단(32)(34a)(34b)이 접속되는 입력 및 출력 접속패턴 (32a)(34c)이 일체로 종방향으로 인쇄된다.
따라서, PCB(60)의 입력 회로패턴(62a)을 통하여 인가되는 신호는 서로 다른 내부전극(30)의 다른 경로를 따라 서로 다른 출력단(34a)(34b)을 통하여 출력되고, 결국 하나의 전기적으로 접속된 입력신호는 동일한 전력을 갖는 두개의 신호로 출력되는 것이다.
이에 따라서, 분배기의 내부전극 출력단(34)을 서로 마주하도록 위치시킴으로써, 분배기(1)의 외부단자 형성작업 및 테이핑 작업을 위한 전극위치에 따른 선별 작업이 용이하여 부품 생산성을 높일 수 있는 것이다.
이와 같이 본 발명인 칩형 분배기에 의하면, 분배기의 외부단자 형성작업 및 분배기의 테이핑 작업시 분배기 입력단 및 출력단을 보다 용이하게 선별토록 함으로 인하여, 분배기의 전극위치를 사전에 선별할 추가적인 설비가 필요없어 제조비용의 절감 및 부품 생산성을 향상시키는 한편, 분배기의 PCB 실장작업도 보다 용이하게 수행할 수 있는 효과가 있는 것이다.
본 발명은 특정 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 고안이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.

Claims (3)

  1. 분배기(1)에 있어서,
    하부시트(10)와,
    상기 하부시트(10)의 최상측에 적층토록 위치되는 상부시트(20)와,
    상기 상,하부 시트(10)(20)사이에 적층되며 내부전극(30)이 인쇄되는 다수의 세라믹시트(40) 및,
    상기 세라믹시트(40)사이에 적층되는 다수의 절연시트(50)을 포함하며,
    상기 세라믹시트(40)은 적어도 둘 이상으로 적층되고, 상기 세라믹시트(40)의 내부전극(30)은 서로 겹쳐져 전기적으로 통하는 하나의 입력단(32) 및, 상기 입력단(32)과 연결되고 서로 마주하도록 분리 위치된 두개의 출력단(34a)(34b)으로 구성되는 것을 특징으로 하는 칩형 분배기
  2. 제 1항에 있어서, 상기 내부전극(30)의 입력단(32)은 분배기의 X축방향으로 형성되고, 상기 내부전극(30)의 출력단(34a)(34b)은 분배기의 Y축 방향으로 동일선상에 각각 위치되는 것을 특징으로 하는 칩형 분배기
  3. 제 1항에 있어서, 상기 적층된 각 시트(10)(20)(40)(50)의 양 측면에는 상기내부전극(30)의 입력 및 출력단(32)(34a)(34b)과 일체로 연결 접속되는 입력 및 출력 접속패턴(32a)(34c)이 형성되며, 상기 각 접속패턴(32a)(34c)은 PCB(60)의 회로패턴 (62a)(62b)과 접속되는 것을 특징으로 하는 칩형 분배기
KR1019990022224A 1999-06-15 1999-06-15 칩형 분배기 KR100311813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022224A KR100311813B1 (ko) 1999-06-15 1999-06-15 칩형 분배기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022224A KR100311813B1 (ko) 1999-06-15 1999-06-15 칩형 분배기

Publications (2)

Publication Number Publication Date
KR20010002422A KR20010002422A (ko) 2001-01-15
KR100311813B1 true KR100311813B1 (ko) 2001-11-02

Family

ID=19592328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022224A KR100311813B1 (ko) 1999-06-15 1999-06-15 칩형 분배기

Country Status (1)

Country Link
KR (1) KR100311813B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005743A (ko) * 2001-07-10 2003-01-23 삼성전기주식회사 어레이형 칩부품의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774575A (ja) * 1993-08-31 1995-03-17 Hitachi Ferrite Ltd トランス型積層分配器
JPH07106898A (ja) * 1993-10-04 1995-04-21 Tdk Corp 高周波信号分配・合成器
JPH07131211A (ja) * 1993-08-31 1995-05-19 Hitachi Ferrite Ltd ストリップライン型高周波部品
KR20000041045A (ko) * 1998-12-21 2000-07-15 이형도 칩형 전력분배기
KR20000041044A (ko) * 1998-12-21 2000-07-15 이형도 칩형 전력분배기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774575A (ja) * 1993-08-31 1995-03-17 Hitachi Ferrite Ltd トランス型積層分配器
JPH07131211A (ja) * 1993-08-31 1995-05-19 Hitachi Ferrite Ltd ストリップライン型高周波部品
JPH07106898A (ja) * 1993-10-04 1995-04-21 Tdk Corp 高周波信号分配・合成器
KR20000041045A (ko) * 1998-12-21 2000-07-15 이형도 칩형 전력분배기
KR20000041044A (ko) * 1998-12-21 2000-07-15 이형도 칩형 전력분배기

Also Published As

Publication number Publication date
KR20010002422A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6914496B2 (en) Center-electrode assembly and manufacturing method therefor, nonreciprocal circuit device and communication apparatus using the same
WO1999000807A1 (en) Surface mount multilayer capacitor
CA1080350A (en) Phase shifter and polarization switch
KR20010061944A (ko) 비가역 회로소자
US6949819B2 (en) Jumper chip component and mounting structure therefor
KR100311813B1 (ko) 칩형 분배기
KR100320943B1 (ko) 칩형 분배기
US20040080922A1 (en) High-work-efficiency multilayered circuit board
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JPH07249927A (ja) 表面実装型アンテナ
US20030030585A1 (en) Printed circuit board antenna
KR20020005482A (ko) 비가역 회로소자 및 통신 장치
JPH0696956A (ja) 磁性セラミック電子部品
KR20050029928A (ko) 적층형 세라믹 커플러
US6707681B2 (en) Surface mount typed electronic circuit of small size capable of obtaining a high-Q
US20030123234A1 (en) Printed wiring board having pads to solder circuit component, circuit module having the printed wiring board, and electronic apparatus equipped with the circuit module
US20070035372A1 (en) Surface mount transformer
JP2003198221A (ja) チップ型積層バラン素子
JP4399755B2 (ja) 高周波スイッチモジュール
JPH06177629A (ja) 表面実装型プリントアンテナ
US20030042996A1 (en) Dielectric duplexer
JPH10276117A (ja) 複合スイッチ回路部品
JP2004273625A (ja) 積層型電子部品とその製造方法
JPS63216366A (ja) 集積回路用パツケ−ジ
JP3001062U (ja) 積層型回路部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060718

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee