JPS63146422A - チップ型積層コンデンサ - Google Patents
チップ型積層コンデンサInfo
- Publication number
- JPS63146422A JPS63146422A JP62167754A JP16775487A JPS63146422A JP S63146422 A JPS63146422 A JP S63146422A JP 62167754 A JP62167754 A JP 62167754A JP 16775487 A JP16775487 A JP 16775487A JP S63146422 A JPS63146422 A JP S63146422A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- external
- external electrodes
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 52
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 15
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチップ型積層コンデンサに関し、特に複数個の
容量を内装した積層コンデンサに関する。
容量を内装した積層コンデンサに関する。
従来、誘電体にセラミックを用いたチップ型積層コンデ
ンサは、第7図(a)のように、略方形のチップ型をし
た積層コンデンサ本体21の対向する両端面に夫々外部
電極22.23を形成し、これら外部電極22.23間
に一つの容量を形成した構成としている。この積層コン
デンサ本体21は、セラミックシートを挟むように対を
なす内部電極を形成し、各内部電極を夫々外部電極22
゜23に接続した構成となっている。
ンサは、第7図(a)のように、略方形のチップ型をし
た積層コンデンサ本体21の対向する両端面に夫々外部
電極22.23を形成し、これら外部電極22.23間
に一つの容量を形成した構成としている。この積層コン
デンサ本体21は、セラミックシートを挟むように対を
なす内部電極を形成し、各内部電極を夫々外部電極22
゜23に接続した構成となっている。
上述した従来のチップ型積層コンデンサは、第7図(b
)のように、コンデンサの外部電極22゜23間に特定
の一つの容量Cを設けた構造であるため、複数の容量を
必要とする場合にはこれに対応する数のチップ型積層コ
ンデンサを設ける必要がある、このため、ハイブリッド
集積回路のように多数の容量を必要とする場合には、回
路基板上に多数個のチップ型積層コンデンサを搭載しな
ければならず、集積回路、トランジスタ、抵抗等の部品
とともに回路構成部品の実装密度を向上する際の障害に
なっている。
)のように、コンデンサの外部電極22゜23間に特定
の一つの容量Cを設けた構造であるため、複数の容量を
必要とする場合にはこれに対応する数のチップ型積層コ
ンデンサを設ける必要がある、このため、ハイブリッド
集積回路のように多数の容量を必要とする場合には、回
路基板上に多数個のチップ型積層コンデンサを搭載しな
ければならず、集積回路、トランジスタ、抵抗等の部品
とともに回路構成部品の実装密度を向上する際の障害に
なっている。
また、多数個のコンデンサを実装する必要があり実装作
業が面倒でかつ繁雑になるという問題もある。
業が面倒でかつ繁雑になるという問題もある。
本発明は、回路構成の実装密度の向上を図るとともに、
実装作業の簡略化を達成することを可能とするチップ型
積層コンデンサを提供することを目的としている。
実装作業の簡略化を達成することを可能とするチップ型
積層コンデンサを提供することを目的としている。
〔問題点を解決するための手段]
本発明のチップ型積層コンデンサは、片面に内部電極を
有する誘電体シートを複数枚積層してコンデンサ本体を
形成するとともに、このコンデンサ本体の周辺位置に少
なくとも3以上の外部電極を形成し、前記内部電極を選
択的に前記外部電極に接続して前記外部電極間で複数の
容量を構成している。
有する誘電体シートを複数枚積層してコンデンサ本体を
形成するとともに、このコンデンサ本体の周辺位置に少
なくとも3以上の外部電極を形成し、前記内部電極を選
択的に前記外部電極に接続して前記外部電極間で複数の
容量を構成している。
また、コンデンサ本体の表面一部には外部電極を認識す
るためのマークを形成している。
るためのマークを形成している。
〔実施例]
次に、本発明を図面を参照して説明する。
第1図(a)は本発明をチップ型積層セラミックコンデ
ンサとして構成した一実施例の斜視図であり、その縦断
面を第2図(a)、(b)に示す。
ンサとして構成した一実施例の斜視図であり、その縦断
面を第2図(a)、(b)に示す。
図示のように、このコンデンサは、略方形をしたコンデ
ンサ本体1の四周囲に外部電極2,3,4゜5を形成し
、外部電極2と他の外部電極3,4゜5との間に夫々容
tc、、c2.c、を構成している。
ンサ本体1の四周囲に外部電極2,3,4゜5を形成し
、外部電極2と他の外部電極3,4゜5との間に夫々容
tc、、c2.c、を構成している。
前記コンデンサ本体1は、第3図(a)に部分に分解し
て示すように、方形をした誘電体シート、ここでは7枚
の未焼成のセラミックシートIOA〜IOCの片面(上
面)に内部電極11A〜11GとしてのAg/Pd等の
導体ペーストをスクリーン印刷法等によって被着したも
のを複数枚重ね、更にこの上、下に保護用の絶縁シート
12.13を挟むように重ね、熱成形して一体化した構
成としている。そしてこの場合、第3図(b)のように
、各セラミックシート10A〜IOCでは内部電極11
八〜11Gの各一部11a 〜l1gを夫々接続部とし
てセラミックシート10A〜IOCの一側辺にまで延長
させてその辺部に露呈されるように構成し、更にこの露
呈される接続部11a〜l1gがセラミックシートIO
A〜10Gの一枚おきに平面方向に90度ずつずれるよ
うに構成している。
て示すように、方形をした誘電体シート、ここでは7枚
の未焼成のセラミックシートIOA〜IOCの片面(上
面)に内部電極11A〜11GとしてのAg/Pd等の
導体ペーストをスクリーン印刷法等によって被着したも
のを複数枚重ね、更にこの上、下に保護用の絶縁シート
12.13を挟むように重ね、熱成形して一体化した構
成としている。そしてこの場合、第3図(b)のように
、各セラミックシート10A〜IOCでは内部電極11
八〜11Gの各一部11a 〜l1gを夫々接続部とし
てセラミックシート10A〜IOCの一側辺にまで延長
させてその辺部に露呈されるように構成し、更にこの露
呈される接続部11a〜l1gがセラミックシートIO
A〜10Gの一枚おきに平面方向に90度ずつずれるよ
うに構成している。
そして、このコンデンサ本体1の四周辺に夫々外部電極
2,3,4.5としての導体ペーストを被着し、しかる
上でこれらを脱バインダ処理し、かつ焼結することによ
り第1図(a)のチップ型積層セラミックコンデンサを
形成している。これにより、セラミックシートIOA、
IOc、10E、10C,に設けた内部電極11A、I
IC,IIE、IIGの接続部11 a、 11 c
、 l l e。
2,3,4.5としての導体ペーストを被着し、しかる
上でこれらを脱バインダ処理し、かつ焼結することによ
り第1図(a)のチップ型積層セラミックコンデンサを
形成している。これにより、セラミックシートIOA、
IOc、10E、10C,に設けた内部電極11A、I
IC,IIE、IIGの接続部11 a、 11 c
、 l l e。
Llgは外部電極2に電気的に接続され、内部電極11
Bの接続部11bは外部電極3に、内部電極11Dの一
部lidは外部電極4に、内部電極11Fの接続部11
fは外部電極5に夫々電気的に接続されることになる。
Bの接続部11bは外部電極3に、内部電極11Dの一
部lidは外部電極4に、内部電極11Fの接続部11
fは外部電極5に夫々電気的に接続されることになる。
したがって、この構成によれば、第2図(a)。
(b)のように、夫々のセラミックシートIOA〜10
Gでは、このセラミックシートを挟んで内部電極lIA
〜IIG間で容量を形成することになる。そして各内部
電極11A〜11Gは一つおきに外部電極2に接続され
、かつこの間における各内部電極は順序的に外部電極3
,4.5に接続されているので、第1図(b)のように
、外部電極2と他の外部電極3,4.5との間に夫々容
量C+ 、Cz 、Czが構成されることになる。
Gでは、このセラミックシートを挟んで内部電極lIA
〜IIG間で容量を形成することになる。そして各内部
電極11A〜11Gは一つおきに外部電極2に接続され
、かつこの間における各内部電極は順序的に外部電極3
,4.5に接続されているので、第1図(b)のように
、外部電極2と他の外部電極3,4.5との間に夫々容
量C+ 、Cz 、Czが構成されることになる。
即ち、ここでは外部電極2,3間では内部電極11A、
IICとIIBからなる容量C,が構成され、外部電極
2,4間では内部電極11C,IIEとLIDからなる
容量C2が構成され、外部電極2,5間ではLIE、I
IGと1.IFからなる容量C3が構成されることにな
る。
IICとIIBからなる容量C,が構成され、外部電極
2,4間では内部電極11C,IIEとLIDからなる
容量C2が構成され、外部電極2,5間ではLIE、I
IGと1.IFからなる容量C3が構成されることにな
る。
このため、このチップ型積層セラミックコンデンサでは
、1個のコンデンサで3個の容量を構成できることにな
り、少なくとも従来のコンデンサ数に比較して1/3の
数のコンデンサを実装すればよく、実装密度の向上を達
成して特にハイブリッド集積回路の高密度化を実現でき
る。
、1個のコンデンサで3個の容量を構成できることにな
り、少なくとも従来のコンデンサ数に比較して1/3の
数のコンデンサを実装すればよく、実装密度の向上を達
成して特にハイブリッド集積回路の高密度化を実現でき
る。
ここで、前記したコンデンサにおいて、各外部電極2〜
5を認識して区別するために、第4図に示すようにコン
デンサ本体1の表面一部、この例では外部電極2の近傍
位置にマーク9を形成することが好ましい、このマーク
9により、共通電極としての外部電極2を認識でき、コ
ンデンサを実装する際に有効となる。なお、マークは、
第5図に示すようにコンデンサ本体1の一つの角を削っ
たテーパ部9′で構成してもよい。
5を認識して区別するために、第4図に示すようにコン
デンサ本体1の表面一部、この例では外部電極2の近傍
位置にマーク9を形成することが好ましい、このマーク
9により、共通電極としての外部電極2を認識でき、コ
ンデンサを実装する際に有効となる。なお、マークは、
第5図に示すようにコンデンサ本体1の一つの角を削っ
たテーパ部9′で構成してもよい。
また、本発明は第6図(a)、(b)に示すように、コ
ンデンサ本体lの三辺に外部電極6,7゜8を形成し、
これら外部電極6と7.8との間に夫々容量Ca、Cs
を構成してもよい。この場合には夫々内部電極を有する
セラミックシートを5枚積層し、1枚おきに内部電極を
外部電極6に接続し、これら内部電極間に挟まれる各内
部電極を夫々外部電極7または8に接続させればよい。
ンデンサ本体lの三辺に外部電極6,7゜8を形成し、
これら外部電極6と7.8との間に夫々容量Ca、Cs
を構成してもよい。この場合には夫々内部電極を有する
セラミックシートを5枚積層し、1枚おきに内部電極を
外部電極6に接続し、これら内部電極間に挟まれる各内
部電極を夫々外部電極7または8に接続させればよい。
この構成では2個の容量を一つのコンデンサで構成でき
、コンデンサの実装数を1/2に低減できる。
、コンデンサの実装数を1/2に低減できる。
この例においても、外部電極6の近傍にマーク9を形成
し、角外部電極を認識して区別することができる。
し、角外部電極を認識して区別することができる。
なお、セラミックシートの積層枚数は前記実施例に限ら
れるものではなく、例えば前者の例では8枚以上のセラ
ミックシートを重ねた構成としてもよく、また構成する
容量に応じてセラミックシートの厚さを適宜具ならせて
もよい。更に、加工精度上の問題がなければ、コンデン
サ本体の各辺に夫々独立した複数個の外部電極を設ける
ことにより、一つのコンデンサに3個以上の容量を構成
することも可能である。また、マークは種々のパターン
や形状のものとして構成することもできる。
れるものではなく、例えば前者の例では8枚以上のセラ
ミックシートを重ねた構成としてもよく、また構成する
容量に応じてセラミックシートの厚さを適宜具ならせて
もよい。更に、加工精度上の問題がなければ、コンデン
サ本体の各辺に夫々独立した複数個の外部電極を設ける
ことにより、一つのコンデンサに3個以上の容量を構成
することも可能である。また、マークは種々のパターン
や形状のものとして構成することもできる。
(発明の効果〕
以上説明したように本発明は、内部電極を有する誘電体
シートを複数枚積層して形成したコンデンサ本体の周辺
位置に少なくとも3以上の外部電極を形成し、内部電極
を選択的に外部電極に接続して外部電極間に複数の容量
を構成しているので、一つのコンデンサで複数の容量を
得ることができ、回路基板に実装するコンデンサの数の
低減を図って実装密度の向上を図り、しかもその実装作
業の簡略化を達成することができる。
シートを複数枚積層して形成したコンデンサ本体の周辺
位置に少なくとも3以上の外部電極を形成し、内部電極
を選択的に外部電極に接続して外部電極間に複数の容量
を構成しているので、一つのコンデンサで複数の容量を
得ることができ、回路基板に実装するコンデンサの数の
低減を図って実装密度の向上を図り、しかもその実装作
業の簡略化を達成することができる。
第1図(a)は本発明の一実施例の斜視図、第1図(b
)はその等価回路図、第2図(a)、(b)は第1図(
a)におけるAA、BB線断面図、第3図(a)は部分
分解斜視図、第3図(b)はその形成途中の斜視図、第
4図はマークを付した実施例の斜視図、第5図はマーク
の変形例の斜視図、第6図(a)は他の実施例の斜視図
、第6図(b)はその等価回路図、第7図(a)は従来
の斜視図、第7図(b)はその等価回路図である。 1・・・コンデンサ本体、2.3,4,5,6,7゜8
・・・外部電極、9.9′・・・マーク、IOA〜IO
C・・・セラミックシート、IIA〜11G・・・内部
電極(導体ペースト)、lla〜l1g・・・一部、1
2゜13・・・保護用絶縁シート、21・・・コンデン
サ本体、22.23・・・外部電極。 第1図 2〜4:りIJp電糸欠 第2図 第6図
)はその等価回路図、第2図(a)、(b)は第1図(
a)におけるAA、BB線断面図、第3図(a)は部分
分解斜視図、第3図(b)はその形成途中の斜視図、第
4図はマークを付した実施例の斜視図、第5図はマーク
の変形例の斜視図、第6図(a)は他の実施例の斜視図
、第6図(b)はその等価回路図、第7図(a)は従来
の斜視図、第7図(b)はその等価回路図である。 1・・・コンデンサ本体、2.3,4,5,6,7゜8
・・・外部電極、9.9′・・・マーク、IOA〜IO
C・・・セラミックシート、IIA〜11G・・・内部
電極(導体ペースト)、lla〜l1g・・・一部、1
2゜13・・・保護用絶縁シート、21・・・コンデン
サ本体、22.23・・・外部電極。 第1図 2〜4:りIJp電糸欠 第2図 第6図
Claims (3)
- (1)片面に内部電極を有する誘電体シートを複数枚積
層してコンデンサ本体を形成するとともに、このコンデ
ンサ本体の周辺位置に少なくとも3以上の外部電極を形
成し、前記内部電極を選択的に前記外部電極に接続して
前記外部電極間に複数の容量を構成したことを特徴とす
るチップ型積層コンデンサ。 - (2)誘電体シートは内部電極の一部を辺部にまで延長
して側面に露呈されるように構成し、かつこの内部電極
の一部が積層するシートの1枚おきに平面方向に90度
ずつずれるように構成してなる特許請求の範囲第1項記
載のチップ型積層コンデンサ。 - (3)コンデンサ本体の表面に外部電極を認識可能なマ
ークを形成してなる特許請求の範囲第1項又は第2項に
記載のチップ型積層コンデンサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10878686 | 1986-07-17 | ||
JP61-108786 | 1986-07-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63146422A true JPS63146422A (ja) | 1988-06-18 |
Family
ID=14493445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62167754A Pending JPS63146422A (ja) | 1986-07-17 | 1987-07-07 | チップ型積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63146422A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142587A (ja) * | 2005-01-21 | 2005-06-02 | Murata Mfg Co Ltd | 積層コンデンサ |
JP2012511820A (ja) * | 2008-12-12 | 2012-05-24 | エプコス アクチエンゲゼルシャフト | 多層式電気部品及び多層式電気部品を備えた回路 |
JP2014216635A (ja) * | 2013-04-22 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその実装基板 |
CN104576044A (zh) * | 2013-10-25 | 2015-04-29 | 三星电机株式会社 | 阵列式多层陶瓷电子组件和其上安装有该电子组件的板 |
KR20150048011A (ko) * | 2013-10-25 | 2015-05-06 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
-
1987
- 1987-07-07 JP JP62167754A patent/JPS63146422A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142587A (ja) * | 2005-01-21 | 2005-06-02 | Murata Mfg Co Ltd | 積層コンデンサ |
JP4650807B2 (ja) * | 2005-01-21 | 2011-03-16 | 株式会社村田製作所 | 積層コンデンサ |
JP2012511820A (ja) * | 2008-12-12 | 2012-05-24 | エプコス アクチエンゲゼルシャフト | 多層式電気部品及び多層式電気部品を備えた回路 |
US8693164B2 (en) | 2008-12-12 | 2014-04-08 | Epcos Ag | Electrical multi-layered component and circuit arrangement comprising the same |
JP2014216635A (ja) * | 2013-04-22 | 2014-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその実装基板 |
CN104576044A (zh) * | 2013-10-25 | 2015-04-29 | 三星电机株式会社 | 阵列式多层陶瓷电子组件和其上安装有该电子组件的板 |
JP2015084399A (ja) * | 2013-10-25 | 2015-04-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | アレイ型積層セラミック電子部品及びその実装基板 |
KR20150048011A (ko) * | 2013-10-25 | 2015-05-06 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
JP2018182334A (ja) * | 2013-10-25 | 2018-11-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | アレイ型積層セラミック電子部品及びその実装基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880925A (en) | Surface mount multilayer capacitor | |
JP2598940B2 (ja) | Lc複合部品 | |
JP3201309B2 (ja) | 積層型コイル及びその製造方法 | |
JPS63146422A (ja) | チップ型積層コンデンサ | |
JPH05299292A (ja) | ノイズフィルタ | |
JPH02184008A (ja) | ヒューズ付積層コンデンサ | |
EP1605477B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting | |
JP2005229525A (ja) | Lc複合emiフィルタ | |
JPH0440265Y2 (ja) | ||
JP2607716Y2 (ja) | 積層lcフィルタと回路基板との実装構造 | |
JPS5963429U (ja) | 積層セラミツクコンデンサ | |
JPH0115157Y2 (ja) | ||
JPH0224264Y2 (ja) | ||
JPH0517905Y2 (ja) | ||
JP2541320B2 (ja) | チップ型圧電共振部品 | |
JP2504210B2 (ja) | サ―ジ吸収部品 | |
JPH0115150Y2 (ja) | ||
JPS6083234U (ja) | 積層コンデンサ | |
JPH0750462A (ja) | 電子回路基板 | |
JPS59138229U (ja) | チツプ形貫通コンデンサ | |
JP2604203Y2 (ja) | セラミックコンデンサ | |
JPS626675Y2 (ja) | ||
JPH0530342Y2 (ja) | ||
JPH03266410A (ja) | Cr複合素子 | |
JPH0441619Y2 (ja) |