CN110875123A - 层叠线圈部件以及层叠线圈部件的制造方法 - Google Patents

层叠线圈部件以及层叠线圈部件的制造方法 Download PDF

Info

Publication number
CN110875123A
CN110875123A CN201910795064.8A CN201910795064A CN110875123A CN 110875123 A CN110875123 A CN 110875123A CN 201910795064 A CN201910795064 A CN 201910795064A CN 110875123 A CN110875123 A CN 110875123A
Authority
CN
China
Prior art keywords
coil conductor
laminated
coil
layers
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910795064.8A
Other languages
English (en)
Inventor
和田知之
樱田清恭
太田由士行
冈村幸辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110875123A publication Critical patent/CN110875123A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12—Insulating of windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/34—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明提供一种能够降低直流电阻的层叠线圈部件。一种层叠线圈部件，具备：元件主体，其是层叠多个绝缘层而构成的；线圈，其埋设于上述元件主体的内部，并由设置于上述绝缘层间的线圈导体层构成；以及第1外部电极和第2外部电极，它们设置于上述元件主体的外表面，并与上述线圈电连接，其中，在沿上述层叠方向形成剖面的视图中，上述线圈导体层的朝向上述元件主体外侧的端面沿着上述层叠方向呈直线状，上述线圈导体层的朝向上述元件主体内侧的端面相对于上述层叠方向倾斜或者弯曲。

Description

层叠线圈部件以及层叠线圈部件的制造方法
技术领域
本发明涉及层叠线圈部件以及层叠线圈部件的制造方法。
背景技术
层叠线圈部件通常具备：元件主体，其是层叠多个绝缘层而构成的；线圈，其埋设于上述元件主体的内部，并由设置于上述绝缘层间的线圈导体层构成；以及第1外部电极和第2外部电极，它们设置于上述元件主体的外表面，并与上述线圈电连接。
这种层叠线圈部件例如通过如下方式进行制造：在将绝缘层用的片材与线圈导体层用的图案层叠而一体化之后进行烧制，并在所得到的层叠体的外表面形成外部电极。
作为层叠线圈部件，专利文献1中公开有一种贴片铁氧体部件，其具有：磁性铁氧体主体，其由磁性铁氧体材料构成；以及内部导体，其构成线圈并埋设在上述磁性铁氧体主体的内部，且内部导体的与上述线圈的中途对应的至少局部配置为在上述磁性铁氧体主体的外部暴露。专利文献1中记载有：优选使上述内部导体的至少局部在上述磁性铁氧体主体的外部暴露的部分由非磁性材料被覆。
专利文献1：日本特开2001-44039号公报
在专利文献1所记载的贴片铁氧体部件中，内部导体的与线圈的中途对应的至少局部配置为在磁性铁氧体主体的外部暴露，因而至少在该部分成为开磁路构造，进而提高直流叠加特性。然而，在减少直流电阻Rdc上并不充分，可以说存在改进的余地。
发明内容
本发明是为了解决上述的问题而完成的，其目的在于，提供一种能够降低直流电阻的层叠线圈部件。本发明的目的还在于，提供一种上述层叠线圈部件的制造方法。
本发明的层叠线圈部件具备：元件主体，其是层叠多个绝缘层而构成的；线圈，其埋设于上述元件主体的内部，并由设置于上述绝缘层间的线圈导体层构成；以及第1外部电极和第2外部电极，它们设置于上述元件主体的外表面，并与上述线圈电连接，其中，在沿上述层叠方向形成剖面的视图中，上述线圈导体层的朝向上述元件主体外侧的端面沿着上述层叠方向呈直线状，上述线圈导体层的朝向上述元件主体内侧的端面相对于上述层叠方向倾斜或者弯曲。
本发明的层叠线圈部件的制造方法具备如下工序：制造母层叠体，上述母层叠体包括层叠的多个绝缘层、以及设置于上述绝缘层间的线圈导体层图案；通过对上述母层叠体进行切割，而将上述母层叠体分割为处于未烧制的状态下的多个层叠体，该层叠体由设置于层叠的多个绝缘层间的线圈导体层构成有线圈，并且上述线圈导体层在因切割而呈现出来的切割面上暴露出来；使用绝缘材料在上述层叠体的使上述线圈导体层暴露出来的上述切割面形成侧边缘部；以及对形成有上述侧边缘部的层叠体进行烧制。
根据本发明，能够提供一种能够降低直流电阻的层叠线圈部件。
附图说明
图1是示意性地表示本发明的第1实施方式所涉及的层叠线圈部件的一个例子的立体图。
图2是示意性地表示将图1所示的层叠线圈部件构成的元件主体的一个例子的立体图。
图3是示意性地表示为了制造图2所示的元件主体而准备的层叠体的一个例子的立体图。
图4是图3所示的层叠体的分解立体图。
图5是图2所示的元件主体的A-A线剖视图。
图6是示意性地表示朝向元件主体的内侧的端面相对于层叠方向倾斜的线圈导体层的一个例子的放大剖视图。
图7是示意性地表示朝向元件主体的内侧的端面相对于层叠方向弯曲的线圈导体层的一个例子的放大剖视图。
图8是示意性地表示朝向元件主体的内侧的端面相对于层叠方向弯曲的线圈导体层的另一个例子的放大剖视图。
图9是示意性地表示在1层绝缘层上重叠设置有2层线圈导体层的例子的剖视图。
图10的A、图10的B、图10的C、图10的D、图10的E、图10的F以及图10的G是示意性地表示为了得到母层叠体而层叠的绝缘片材的一个例子的俯视图。
图11的A、图11的B、图11的C、图11的D、图11的E、图11的F以及图11的G是示意性地表示为了得到母层叠体而层叠的绝缘片材的另一个例子的俯视图。
图12是示意性地表示所切割的线圈导体层图案的一个例子的放大剖视图。
图13是示意性地表示所切割的线圈导体层图案的另一个例子的放大剖视图。
图14是示意性地表示将图1所示的层叠线圈部件构成的元件主体的另一个例子的立体图。
图15是示意性地表示为了制造图14所示的元件主体而准备的层叠体的一个例子的立体图。
图16是图15所示的层叠体的分解立体图。
图17是图14所示的元件主体的B-B线剖视图。
图18是示意性地表示本发明的第2实施方式所涉及的层叠线圈部件的一个例子的立体图。
图19是示意性地表示将图18所示的层叠线圈部件构成的元件主体的一个例子的立体图。
图20是示意性地表示为了制造图19所示的元件主体而准备的层叠体的一个例子的立体图。
图21是图20所示的层叠体的分解立体图。
图22是图19所示的元件主体的C-C线剖视图。
图23是示意性地表示将图18所示的层叠线圈部件构成的元件主体的另一个例子的立体图。
图24是示意性地表示为了制造图23所示的元件主体而准备的层叠体的一个例子的立体图。
图25是图24所示的层叠体的分解立体图。
图26是图23所示的元件主体的D-D线剖视图。
附图标记说明：
1、2…层叠线圈部件；10、10′、10A、110、110A…元件主体；11…元件主体的第1端面；12…元件主体的第2端面；13…元件主体的第1侧面；14…元件主体的第2侧面；15…元件主体的第1主面；16…元件主体的第2主面；21…第1外部电极；22…第2外部电极；30、30A、130、130A…层叠体；31…层叠体的第1端面；32…层叠体的第2端面；33…层叠体的第1侧面；34…层叠体的第2侧面；35…层叠体的第1主面；36…层叠体的第2主面；41、42、43、44、45、46…侧边缘部；51、51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k、551a、551b、551c、551d、551e、551f、551g、551h、551i、551j、551k…绝缘层；52a、52b、52c、52d、52e、52x、52y、52z、552a、552b、552c、552d、552e…线圈导体层；53a、53b、53c、53d、53e、53f、53g、53h、53i、53j、53k、553a、553b、553c、553d、553e、553f、553g、553h、553i、553j、553k…导通导体；151a、151b、151c、151d、151e、151f、151g、151h、151i、151j、151k、251a、251b、251c、251d、251e、251f、251g、251h、251i、251j、251k…绝缘片材；152a、152b、152c、152d、152e、152、252a、252b、252c、252d、252e、252…线圈导体层图案；154、155、254、255…切割线；a…线圈导体层的1层的最大宽度；b…线圈导体层的1层的最大厚度；X…侧边缘部的厚度。
具体实施方式
以下，对本发明的层叠线圈部件进行说明。
然而，本发明并不限定于以下的实施方式，而能够在不变更本发明的要旨的范围内进行适当的变更并应用。此外，将2个以上的以下记载的各个期望的结构组合而成的部件也是本发明。
以下示出的各实施方式是例示，不言而喻，能够进行在不同的实施方式中示出的结构的局部替换或者组合。在第2实施方式以后，省略针对与第1实施方式共有的内容的描述，并仅针对区别进行说明。特别是，针对由相同的结构产生的相同的作用效果，不会按照每个实施方式次次提及。
[第1实施方式]
在本发明的第1实施方式所涉及的层叠线圈部件中，层叠方向与安装面正交。
图1是示意性地表示本发明的第1实施方式所涉及的层叠线圈部件的一个例子的立体图。
图1所示的层叠线圈部件1具备元件主体10、以及设置于元件主体10外表面的第1外部电极21和第2外部电极22。后面对元件主体10的结构进行叙述，其是层叠多个绝缘层而构成的，并在内部埋设有线圈。
在图1所示的层叠线圈部件1和元件主体10中，将长度方向、宽度方向、高度方向设为图1中的L方向、W方向、T方向。这里，长度方向(L方向)、宽度方向(W方向)、高度方向(T方向)相互正交。
图2是示意性地表示将图1所示的层叠线圈部件构成的元件主体的一个例子的立体图。
如图2所示，元件主体10为长方体状或者大致长方体状，并具有相对于长度方向(L方向)而言的第1端面11和第2端面12、相对于宽度方向(W方向)而言的第1侧面13和第2侧面14、以及相对于高度方向(T方向)而言的第1主面15和第2主面16。
优选元件主体10在角部和棱线部圆弧倒角。角部是元件主体的3个面相交的部分，棱线部是元件主体的2个面相交的部分。
在图1中，第1外部电极21覆盖元件主体10的第1端面11整体，并且覆盖元件主体10的第1侧面13和第2侧面14以及第1主面15和第2主面16的局部。第2外部电极22覆盖元件主体10的第2端面12整体，并且覆盖元件主体10的第1侧面13和第2侧面14以及第1主面15和第2主面16的局部。
图3是示意性地表示为了制造图2所示的元件主体而准备的层叠体的一个例子的立体图。
如后述那样，图2所示的元件主体10是通过对如下部件进行烧制而得到的。即，在图3所示的层叠体30的相对于长度方向(L方向)而言的第1端面31和第2端面32分别形成侧边缘部41、42，并且在层叠体30的相对于宽度方向(W方向)而言的第1侧面33和第2侧面34分别形成侧边缘部43、44。
此外，在图2所示的元件主体10中，为了便于说明，对来自层叠体30的部分与各个侧边缘部41～44的边界明显地进行了图示，但也可以不使这种边界明显地呈现出来。
图4是图3所示的层叠体的分解立体图。
如图4所示，层叠体30是在高度方向(T方向)上层叠多个绝缘层51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k而构成的。
因此，在图1、图2、图3以及图4中，高度方向(T方向)为层叠方向。
在绝缘层51d、51e、51f、51g、51h的主面上分别设置有线圈导体层52a、52b、52c、52d、52e。线圈导体层52a～52e为有棱角的U字型，具有3/4匝的长度。
并且，在绝缘层51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k上，沿层叠方向(在图4中为T方向)贯通地分别设置有导通导体53a、53b、53c、53d、53e、53f、53g、53h、53i、53j、53k。通常，在绝缘层的主面上设置有与导通导体连接的焊盘。
如以上那样，通过使设置于绝缘层51a～51k间的线圈导体层52a～52e与沿层叠方向贯通绝缘层51a～51k的导通导体53a～53k连接，构成具有沿T方向延伸的线圈轴的线圈。
如图3所示，线圈导体层52a～52e在层叠体30的第1端面31、第2端面32、第1侧面33以及第2侧面34暴露。
如图2所示，覆盖层叠体30的第1端面31整体地配置有侧边缘部41，覆盖层叠体30的第2端面32整体地配置有侧边缘部42，因而线圈导体层52a～52e不在元件主体10的第1端面11和第2端面12暴露。相同地，覆盖层叠体30的第1侧面33整体地配置有侧边缘部43，覆盖层叠体30的第2侧面34整体地配置有侧边缘部44，因而线圈导体层52a～52e不在元件主体10的第1侧面13和第2侧面14暴露。
如图3所示，导通导体53a在层叠体30的第1主面35暴露。如图2所示，即使配置有侧边缘部41、44，导通导体53a也在元件主体10的第1主面15暴露，与图1所示的第1外部电极21连接。相同地，如图3所示，导通导体53k在层叠体30的第2主面36暴露。如图2所示，即使配置有侧边缘部42、44，导通导体53k也在元件主体10的第2主面16暴露，与图1所示的第2外部电极22连接。因此，第1外部电极21和第2外部电极22分别与线圈电连接。
在将图1所示的层叠线圈部件1安装至基板上的情况下，元件主体10的第1主面15或者第2主面16成为安装面。因此，在图1所示的层叠线圈部件1中，层叠方向(在图1中为T方向)与安装面正交。
图5是图2所示的元件主体的A-A线剖视图。即，图5是图2所示的元件主体的LT剖视图。
如图5所示，在沿层叠方向(T方向)形成剖面的视图中，线圈导体层52a～52e的朝向元件主体10外侧的端面沿着层叠方向(T方向)呈直线状。另一方面，线圈导体层52a～52e的朝向元件主体10内侧的端面相对于层叠方向(T方向)倾斜。
在本发明的第1实施方式所涉及的层叠线圈部件中，其特征在于，在沿层叠方向形成剖面的视图中，线圈导体层的朝向元件主体外侧的端面沿着层叠方向呈直线状，线圈导体层的朝向元件主体内侧的端面相对于层叠方向倾斜或者弯曲。
本发明的第1实施方式所涉及的层叠线圈部件能够由后述的制造方法制造。在后述的制造方法中，能够增大线圈导体层的1层的最大厚度b与最大宽度a之比(b/a之比)。因此，能够降低层叠线圈部件的直流电阻Rdc。
图6是示意性地表示朝向元件主体内侧的端面相对于层叠方向倾斜的线圈导体层的一个例子的放大剖视图。
图6所示的线圈导体层52x的截面形状为梯形形状，且位于绝缘层51彼此的边界的下边比对置的上边长。
图7是示意性地表示朝向元件主体的内侧的端面相对于层叠方向弯曲的线圈导体层的一个例子的放大剖视图。
对于图7所示的线圈导体层52y而言，绝缘层51的主面方向上的宽度在位于绝缘层51彼此的边界的下边的部位处成为最大。
图8是示意性地表示朝向元件主体的内侧的端面相对于层叠方向弯曲的线圈导体层的另一个例子的放大剖视图。
对于图8所示的线圈导体层52z而言，绝缘层51的主面方向上的宽度在位于绝缘层51彼此的边界的下边以外的部位处成为最大。
在本发明的第1实施方式所涉及的层叠线圈部件中，当将线圈导体层1层的在绝缘层的主面方向上的最大宽度设为a、在层叠方向上的最大厚度设为b时(参照图6、图7以及图8)，b/a之比优选为0.5以上、2.0以下，更优选为0.8以上、2.0以下。
通过增大b/a之比，能够降低层叠线圈部件的直流电阻Rdc。
在本发明的第1实施方式所涉及的层叠线圈部件中，线圈导体层的1层的在层叠方向上的最大厚度优选为25μm以上、100μm以下，更优选为40μm以上、100μm以下。
通过增厚线圈导体层1层，能够降低层叠线圈部件的直流电阻Rdc。
在本发明的第1实施方式所涉及的层叠线圈部件中，线圈导体层的1层的在绝缘层的主面方向上的最大宽度优选为12.5μm以上、200μm以下，更优选为20μm以上、100μm以下。
线圈导体层的1层的最大宽度和最大厚度通过以下的方法进行测定。
将试样立起成竖直，并用树脂从四周固定试样。此时，LT侧面暴露。
利用磨床以试样的W方向上的约1/2的深度结束研磨，而使LT截面暴露。
为了去除由研磨导致的线圈导体层的毛边，在研磨结束后，利用离子铣削(日立高科技公司制离子铣削装置IM4000)对研磨表面进行加工。
用扫描式电子显微镜(SEM)对线圈导体层进行拍摄，并根据所得到的照片对线圈导体层的宽度和厚度进行测定。测定是针对中央区域的线圈导体层测定2处，求出2处的平均值，定义为线圈导体层的最大宽度和最大厚度。
在本发明的第1实施方式所涉及的层叠线圈部件中，在多个线圈导体层的朝向元件主体外侧的端面与元件主体的外表面之间的侧边缘部的厚度(在图5中，为以X示出的长度)优选为5μm以上、20μm以下。
通过减薄侧边缘部，能够将层叠线圈部件小型化。
侧边缘部的厚度通过以下的方法进行测定。
将试样立起成竖直，并用树脂从四周固定试样。此时，LT侧面暴露。
利用磨床以试样的W方向上的约1/2的深度结束研磨，使LT截面暴露。
用扫描式电子显微镜(SEM)对侧边缘部进行拍摄，并根据所得到的照片对侧边缘部的厚度进行测定。测定是针对相对的端面的侧边缘部测定2处，求出2处的平均值，定义为侧边缘部的厚度。
在本发明的第1实施方式所涉及的层叠线圈部件中，也可以在1层绝缘层上重叠设置有2层以上的线圈导体层。
在该情况下，线圈导体层整体变厚，因而能够进一步降低层叠线圈部件的直流电阻Rdc。
图9是示意性地表示在1层绝缘层上重叠设置有2层线圈导体层的例子的剖视图。
在图9所示的元件主体10′中，示出在各绝缘层上重叠设置有2层线圈导体层的例子，但也可以存在设置有1层线圈导体层的绝缘层。另外，设置于1层绝缘层上的线圈导体层的数量可以相同，也可以不同。
以下，作为本发明的第1实施方式所涉及的层叠线圈部件的制造方法的一个例子，对具备图2所示的元件主体的层叠线圈部件的制造方法进行说明。
首先，准备应成为绝缘层的绝缘片材。例如，准备由Ni-Zn-Cu铁氧体构成的磁性体片材。
接下来，在绝缘片材的规定位置形成导通导体。具体而言，对绝缘片材的规定位置照射激光而形成通孔，并在通孔填充Ag浆料等导电性浆料。
并且，在规定的绝缘片材上，使用Ag浆料等导电性浆料，通过丝网印刷等方法，形成线圈导体层图案。
此时，线圈导体层图案印刷于绝缘片材之上并在相邻的层叠体使线圈导体层彼此连续，或是，印刷于绝缘片材之上并在相邻的层叠体使线圈导体层彼此分离。总之，印刷有如下线圈导体层图案：具有比层叠线圈部件的1个元件的量所需要的线圈导体层的宽度大的宽度。
此外，优选在未形成有线圈导体层图案的区域，印刷铁氧体浆料等绝缘性浆料，并使之成为与线圈导体层图案相同程度的厚度。在该情况下，能够消除形成有线圈导体层图案的位置与未形成有线圈导体层图案的位置的阶梯差。
另外，也可以为了成为图9所示的形状，重复进行线圈导体层图案的印刷和用于消除阶梯差的绝缘性浆料的印刷。
其后，通过将形成有导通导体、线圈导体层图案的绝缘片材层叠而得到母层叠体。具体而言，优选将绝缘片材层叠，并通过加热、加压进行压接。
图10的A、图10的B、图10的C、图10的D、图10的E、图10的F以及图10的G是示意性地表示为了得到母层叠体而层叠的绝缘片材的一个例子的俯视图。
在图10的A～图10的G中，示出用于将所得到的母层叠体切割的切割线154、155。
在应成为绝缘层51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k的绝缘片材151a、151b、151c、151d、151e、151f、151g、151h、151i、151j、151k，分别形成有导通导体53a、53b、53c、53d、53e、53f、53g、53h、53i、53j、53k。
并且，在应成为绝缘层51d、51e、51f、51g、51h的绝缘片材151d、151e、151f、151g、151h之上，分别形成有线圈导体层图案152a、152b、152c、152d、152e。线圈导体层图案152a～152e设置于绝缘片材151d～151h之上并在相邻的层叠体使线圈导体层彼此连续。
图11的A、图11的B、图11的C、图11的D、图11的E、图11的F以及图11的G是示意性地表示为了得到母层叠体而进行层叠的绝缘片材的另一个例子的俯视图。
在图11的A～图11的G中，示出用于将所得到的母层叠体切割的切割线254、255。
在应成为绝缘层51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k的绝缘片材251a、251b、251c、251d、251e、251f、251g、251h、251i、251j、251k，分别形成有导通导体53a、53b、53c、53d、53e、53f、53g、53h、53i、53j、53k。
并且，在应成为绝缘层51d、51e、51f、51g、51h的绝缘片材251d、251e、251f、251g、251h之上，分别形成有线圈导体层图案252a、252b、252c、252d、252e。线圈导体层图案252a～252e以使线圈导体层彼此在相邻的层叠体分离的方式分别设置于绝缘片材251d～251h上。
将上述的绝缘片材层叠的结果是，可得到母层叠体，该母层叠体包括层叠的多个绝缘片材、设置于绝缘片材间的多个线圈导体层图案、以及沿层叠方向贯通绝缘片材的1个以上导通导体。
通过用切割机等将所得到的母层叠体切割，而分割为处于未烧制的状态下的多个层叠体。
例如，通过沿着图10所示的切割线154、155、或者图11所示的切割线254、255将母层叠体切割，而分割为9个层叠体。实际上，分割为更多数量的层叠体。
如图3以及图4所示，各层叠体30通过使设置于层叠起来的多个绝缘层51a～51k间的多个线圈导体层52a～52e与沿层叠方向贯通绝缘层51a～51k的1个以上导通导体53a～53k连接而构成线圈。层叠体30的第1端面31和第2端面32是由于沿着切割线154或254的切割而呈现出来的面，层叠体30的第1侧面33和第2侧面34是由于沿着切割线155或255的切割而呈现出来的面。线圈导体层52a～52e在层叠体30的第1端面31、第2端面32、第1侧面33或第2侧面34暴露。另外，导通导体53a在层叠体30的第1主面35暴露，导通导体53k在层叠体30的第2主面36暴露。
图12是示意性地表示所切割的线圈导体层图案的一个例子的放大剖视图。另外，图13是示意性地表示所切割的线圈导体层图案的另一个例子的放大剖视图。
如图12或者图13所示，若对线圈导体层图案152或线圈导体层图案252进行丝网印刷，则其截面成为梯形那样的形状。
随着线圈导体层图案的宽度(绝缘片材的主面方向上的宽度)增大，能够对线圈导体层图案较厚地进行印刷。因此，如图12或者图13所示，以比层叠线圈部件的1个元件的量的宽度大的宽度印刷线圈导体层图案152或线圈导体层图案252，并沿着切割线154(155)或切割线254(255)进行切割，因而能够形成图6等中示出的b/a之比较大的线圈导体层。其结果是，能够降低层叠线圈部件的直流电阻Rdc。
在图12中，沿着各切割线154，通过1次切割将母层叠体分割，但也可以是，例如，沿着图13所示的切割线254，通过2次切割，将母层叠体分割。相同地，在图12中，沿着各切割线155，通过1次切割，将母层叠体分割，但也可以是，例如，沿着图13所示的切割线255，通过2次切割，将母层叠体分割。沿着各切割线154的切割次数，可以与沿着各切割线155的切割次数相同，也可以与沿着各切割线155的切割次数不同。从减少切割次数，减少材料的浪费的观点出发，优选沿着各切割线154和各切割线155，均通过1次切割将母层叠体分割。
另外，作为线圈导体层彼此在相邻的层叠体连续的线圈导体层图案的截面形状，在图12中，示出为1个梯形的例子，但也可以是2个梯形接触、或者2个梯形重叠那样的截面形状。
在图13中，沿着各切割线254，通过2次切割，将母层叠体分割，但也可以是，例如，使用具有图13所示的切割线254间的刀片宽度的切割机等，通过1次切割，将母层叠体分割。相同地，在图13中，沿着各切割线255，通过2次切割，将母层叠体分割，但也可以是，例如，使用具有图13所示的切割线255间的刀片宽度的切割机等，通过1次切割，将母层叠体分割。沿着各切割线254的切割次数可以与沿着各切割线255的切割次数相同，也可以与沿着各切割线255的切割次数不同。
在将母层叠体切割之后，使用绝缘材料，在层叠体的使线圈导体层暴露出来的切割面形成侧边缘部。侧边缘部例如能够通过粘贴绝缘性片材、或涂覆绝缘性浆料而形成。
例如，在对层叠体的使线圈导体层暴露出来的切割面涂覆粘合剂之后，将切割面按压于被加热了的磁性体片材，并沿着切割面的四周，将磁性体片材切割，由此形成侧边缘部。
绝缘性片材或者绝缘性浆料所含的绝缘材料可以与构成绝缘层的材料相同，也可以与构成绝缘层的材料不同。
接着，通过对形成有侧边缘部的层叠体进行烧制，可得到元件主体。烧制温度也取决于包含于层叠体的陶瓷材料、金属材料，例如为860℃以上、920℃以下。
优选对于烧制后的元件主体实施滚筒研磨，在元件主体的角部、棱线部进行圆化。
在元件主体的外表面形成与线圈电连接的第1外部电极和第2外部电极。
例如，在元件主体的端面涂覆包含Ag和玻璃的导电性浆料，并通过烧结在一起而形成基底电极。其后，通过电解镀，在基底电极之上依次形成Ni被膜、Sn被膜而形成外部电极。
至此，得到具备图2所示的元件主体的层叠线圈部件。
图14是示意性地表示将图1所示的层叠线圈部件构成的元件主体的另一个例子的立体图。
与图2所示的元件主体10相同，图14所示的元件主体10A具有相对于长度方向(L方向)而言的第1端面11和第2端面12、相对于宽度方向(W方向)而言的第1侧面13和第2侧面14、以及相对于高度方向(T方向)而言的第1主面15和第2主面16。优选元件主体10A在角部和棱线部圆化。
图15是示意性地表示为了制造图14所示的元件主体而准备的层叠体的一个例子的立体图。
图14所示的元件主体10A通过对如下部件进行烧制而得到：在图15所示的层叠体30A的相对于长度方向(L方向)而言的第1端面31和第2端面32分别形成侧边缘部41、42，并且在层叠体30A的相对于宽度方向(W方向)而言的第1侧面33和第2侧面34分别形成侧边缘部43、44。
此外，在图14所示的元件主体10A中，与图2所示的元件主体10相同，也可以使来自层叠体30A的部分与各个侧边缘部41～44的边界没有明显地呈现出来。
图16是图15所示的层叠体的分解立体图。
如图16所示，层叠体30A是在高度方向(T方向)上层叠多个绝缘层51a、51b、51c、51d、51e、51f、51g、51h、51i、51j、51k而构成的。
因此，在图1、图14、图15以及图16中，高度方向(T方向)为层叠方向。
在绝缘层51d、51e、51f、51g、51h的主面之上，分别设置有线圈导体层52a、52b、52c、52d、52e。线圈导体层52a～52e为有棱角的U字型，具有3/4匝的长度。
并且，在绝缘层51d、51e、51f、51g上，沿层叠方向(在图16中为T方向)贯通地分别设置有导通导体53d、53e、53f、53g。通常，在绝缘层的主面之上设置有与导通导体连接的焊盘。
如以上那样，通过使设置于绝缘层51a～51k间的线圈导体层52a～52e与沿层叠方向贯通绝缘层51d～51g的导通导体53d～53g连接，构成具有沿T方向延伸的线圈轴线的线圈。
如图15所示，线圈导体层52a～52e在层叠体30A的第1端面31、第2端面32、第1侧面33以及第2侧面34暴露。
一方面，如图14所示，配置有侧边缘部41，覆盖层叠体30A的第1端面31的局部，因而线圈导体层52a在元件主体10A的第1端面11暴露，与图1所示的第1外部电极21连接。另外，配置有侧边缘部42，覆盖层叠体30A的第2端面32的局部，因而线圈导体层52e在元件主体10A的第2端面12暴露，与图1所示的第2外部电极22连接。因此，第1外部电极21和第2外部电极22分别与线圈电连接。
另一方面，配置有侧边缘部43，覆盖层叠体30A的第1侧面33整体，并配置有侧边缘部44，覆盖层叠体30A的第2侧面34整体，因而线圈导体层52a～52e不在元件主体10A的第1侧面13和第2侧面14暴露。
图14所示的元件主体10A中，除线圈导体层52a与第1外部电极21连接、线圈导体层52e与第2外部电极22连接之外，具有与图2所示的元件主体10相同的结构。
图17是图14所示的元件主体的B-B线剖视图。即，图17是图14所示的元件主体的LT剖视图。
与图5相同，在沿层叠方向(T方向)形成剖面的视图中，线圈导体层52a～52e的朝向元件主体10A外侧的端面沿着层叠方向(T方向)呈直线状。另一方面，线圈导体层52a～52e的朝向元件主体10A内侧的端面相对于层叠方向(T方向)倾斜。
线圈导体层的朝向元件主体内侧的端面可以如图6所示地相对于层叠方向倾斜，也可以如图7或者图8所示地相对于层叠方向弯曲。
可以如图9所示，在1层绝缘层之上重叠设置有2层线圈导体层，也可以重叠设置有2层以上的线圈导体层。
对于具备图14所示的元件主体的层叠线圈部件的制造方法而言，虽然形成导通导体、侧边缘部的位置等少许不同，但是与具备图2所示的元件主体的层叠线圈部件的制造方法相同，因而省略详细的说明。
[第2实施方式]
在本发明的第2实施方式所涉及的层叠线圈部件中，层叠方向相对于安装面平行。
图18是示意性地表示本发明的第2实施方式所涉及的层叠线圈部件的一个例子的立体图。
图18所示的层叠线圈部件2具备元件主体110、以及设置于元件主体110的外表面的第1外部电极21和第2外部电极22。后面对元件主体110的结构进行叙述，其是层叠多个绝缘层而构成的，并在内部埋设有线圈。
在图18所示的层叠线圈部件2以及元件主体110中，将长度方向、宽度方向、高度方向设为图18中的L方向、W方向、T方向。这里，长度方向(L方向)、宽度方向(W方向)、高度方向(T方向)相互正交。
图19是示意性地表示将图18所示的层叠线圈部件构成的元件主体的一个例子的立体图。
如图19所示，元件主体110为长方体状或者大致长方体状，并具有相对于长度方向(L方向)而言的第1端面11和第2端面12、相对于宽度方向(W方向)而言的第1侧面13和第2侧面14、以及相对于高度方向(T方向)而言的第1主面15和第2主面16。优选元件主体110在角部和棱线部圆化。
在图18中，第1外部电极21覆盖元件主体110的第1端面11整体，并且覆盖元件主体110的第1侧面13和第2侧面14以及第1主面15和第2主面16的局部。第2外部电极22覆盖元件主体110的第2端面12整体，并且覆盖元件主体110的第1侧面13和第2侧面14以及第1主面15和第2主面16的局部。
图20是示意性地表示为了制造图19所示的元件主体而准备的层叠体的一个例子的立体图。
如后述那样，图19所示的元件主体110通过对如下部件进行烧制而得到：在图20所示的层叠体130的相对于宽度方向(W方向)而言的第1侧面33和第2侧面34分别形成侧边缘部43、44，并且在层叠体130的相对于高度方向(T方向)而言的第1主面35和第2主面36分别形成侧边缘部45、46。
此外，在图19所示的元件主体110中，为了便于说明，对来自层叠体130的部分与各个侧边缘部43～46的边界明显地进行了图示，但也可以使这种边界不是明显地呈现出来。
图21是图20所示的层叠体的分解立体图。
如图21所示，层叠体130是在长度方向(L方向)上层叠多个绝缘层551a、551b、551c、551d、551e、551f、551g、551h、551i、551j、551k而构成的。
因此，在图18、图19、图20以及图21中，长度方向(L方向)为层叠方向。
在绝缘层551d、551e、551f、551g、551h的主面之上分别设置有线圈导体层552a、552b、552c、552d、552e。线圈导体层552a～552e为有棱角的U字型，具有3/4匝的长度。
并且，在绝缘层551a、551b、551c、551d、551e、551f、551g、551h、551i、551j、551k上，沿层叠方向(在图21中为L方向)贯通地分别设置有导通导体553a、553b、553c、553d、553e、553f、553g、553h、553i、553j、553k。通常，在绝缘层的主面之上设置有与导通导体连接的焊盘。
如以上那样，通过使设置于绝缘层551a～551k间的线圈导体层552a～552e与沿层叠方向贯通绝缘层551a～551k的导通导体553a～553k连接，构成具有沿L方向延伸的线圈轴线的线圈。
如图20所示，线圈导体层552a～552e在层叠体130的第1侧面33、第2侧面34、第1主面35以及第2主面36暴露。
如图19所示，配置有侧边缘部43，覆盖层叠体130的第1侧面33整体，配置有侧边缘部44，覆盖层叠体130的第2侧面34整体，因而线圈导体层552a～552e不在元件主体110的第1侧面13和第2侧面14暴露。相同地，配置有侧边缘部45，覆盖层叠体130的第1主面35整体，配置有侧边缘部46，覆盖层叠体130的第2主面36整体，因而线圈导体层552a～552e不在元件主体110的第1主面15和第2主面16暴露。
如图20所示，导通导体553a在层叠体130的第1端面31暴露。如图19所示，即使配置有侧边缘部44、45，导通导体553a也在元件主体110的第1端面11暴露，与图18所示的第1外部电极21连接。相同地，如图20所示，导通导体553k在层叠体130的第2端面32暴露。如图19所示，即使配置有侧边缘部44、46，导通导体553k也在元件主体110的第2端面12暴露，与图18所示的第2外部电极22连接。因此，第1外部电极21和第2外部电极22分别与线圈电连接。
在将图18所示的层叠线圈部件2安装至基板之上的情况下，元件主体110的第1主面15或者第2主面16成为安装面。因此，在图18所示的层叠线圈部件2中，层叠方向(在图18中为L方向)与安装面平行。
图22是图19所示的元件主体的C-C线剖视图。即，图22是图19所示的元件主体的LT剖视图。
如图22所示，在沿层叠方向(L方向)形成剖面的视图中，线圈导体层552a～552e的朝向元件主体110外侧的端面沿着层叠方向(L方向)呈直线状。另一方面，线圈导体层552a～552e的朝向元件主体110内侧的端面相对于层叠方向(L方向)倾斜。
图23是示意性地表示将图18所示的层叠线圈部件构成的元件主体的另一个例子的立体图。
与图19所示的元件主体110相同，图23所示的元件主体110A具有相对于长度方向(L方向)而言的第1端面11和第2端面12、相对于宽度方向(W方向)而言的第1侧面13和第2侧面14、以及相对于高度方向(T方向)而言的第1主面15和第2主面16。优选元件主体110A在角部和棱线部圆化。
图24是示意性地表示为了制造图23所示的元件主体而准备的层叠体的一个例子的立体图。
图23所示的元件主体110A通过对如下部件进行烧制而得到：在图24所示的层叠体130A的相对于宽度方向(W方向)而言的第1侧面33和第2侧面34分别形成侧边缘部43、44，并且在层叠体130A的相对于高度方向(T方向)而言的第1主面35和第2主面36分别形成侧边缘部45、46。
此外，在图23所示的元件主体110A中，与图19所示的元件主体110相同，也可以使来自层叠体130A的部分与各个侧边缘部43～46的边界没有明显地呈现出来。
图25是图24所示的层叠体的分解立体图。
如图25所示，层叠体130A是在长度方向(L方向)上层叠多个绝缘层551a、551b、551c、551d、551e、551f、551g、551h、551i、551j、551k而构成的。
因此，在图18、图23、图24以及图25中，长度方向(L方向)为层叠方向。
在绝缘层551d、551e、551f、551g、551h的主面之上分别设置有线圈导体层552a、552b、552c、552d、552e。线圈导体层552a～552e为有棱角的U字型，具有3/4匝的长度。
并且，在绝缘层551d、551e、551f、551g上，沿层叠方向(在图25中为L方向)贯通地分别设置有导通导体553d、553e、553f、553g。通常，在绝缘层的主面之上设置有与导通导体连接的焊盘。
如以上那样，通过使设置于绝缘层551a～551k间的线圈导体层552a～552e与沿层叠方向贯通绝缘层551d～551g的导通导体553d～553g连接，构成具有沿L方向延伸的线圈轴线的线圈。
如图24所示，线圈导体层552a～552e在层叠体130A的第1侧面33、第2侧面34、第1主面35以及第2主面36暴露。
如图23所示，配置有侧边缘部45，覆盖层叠体130A的第1主面35的局部，因而线圈导体层552a在元件主体110A的第1主面15暴露，与图18所示的第1外部电极21连接。另外，配置有侧边缘部46，覆盖层叠体130A的第2主面36的局部，因而线圈导体层552e在元件主体110A的第2主面16暴露，与图18所示的第2外部电极22连接。因此，第1外部电极21和第2外部电极22分别与线圈电连接。
另一方面，配置有侧边缘部43，覆盖层叠体130A的第1侧面33整体，并配置有侧边缘部44，覆盖层叠体130A的第2侧面34整体，因而线圈导体层552a～552e没有在元件主体110A的第1侧面13和第2侧面14暴露。
图23所示的元件主体110A中，除线圈导体层552a与第1外部电极21连接、线圈导体层552e与第2外部电极22连接之外，具有与图19所示的元件主体110相同的结构。
图26是图23所示的元件主体的D-D线剖视图。即，图26是图23所示的元件主体的LT剖视图。
与图22相同，在沿层叠方向(L方向)形成剖面的视图中，线圈导体层552a～552e的朝向元件主体110A外侧的端面沿着层叠方向(L方向)呈直线状。另一方面，线圈导体层552a～552e的朝向元件主体110A内侧的端面相对于层叠方向(L方向)倾斜。
在本发明的第2实施方式所涉及的层叠线圈部件中，与本发明的第1实施方式所涉及的层叠线圈部件相同，其特征在于，在沿层叠方向形成剖面的视图中，线圈导体层的朝向元件主体外侧的端面沿着层叠方向呈直线状，线圈导体层的朝向元件主体内侧的端面相对于层叠方向倾斜或者弯曲。
在本发明的第2实施方式所涉及的层叠线圈部件中，除层叠方向与安装面平行之外，具有与本发明的第1实施方式所涉及的层叠线圈部件相同的结构。
在本发明的第2实施方式所涉及的层叠线圈部件中，线圈导体层的朝向元件主体内侧的端面可以相对于层叠方向倾斜，也可以相对于层叠方向弯曲。
在本发明的第2实施方式所涉及的层叠线圈部件中，当将线圈导体层1层的在绝缘层的主面方向上的最大宽度设为a、层叠方向上的最大厚度设为b时，b/a之比优选为0.5以上、2.0以下，更优选为0.8以上、2.0以下。
在本发明的第2实施方式所涉及的层叠线圈部件中，线圈导体层的1层的在层叠方向上的最大厚度优选为25μm以上、100μm以下，更优选为40μm以上、100μm以下。
在本发明的第2实施方式所涉及的层叠线圈部件中，线圈导体层的1层的、绝缘层的主面方向上的最大宽度优选为12.5μm以上、200μm以下，更优选为20μm以上、100μm以下。
在本发明的第2实施方式所涉及的层叠线圈部件中，在多个线圈导体层的朝向元件主体外侧的端面与元件主体的外表面之间的侧边缘部的厚度(在图22中，为以X示出的长度)优选为5μm以上、20μm以下。
在本发明的第2实施方式所涉及的层叠线圈部件中，也可以在1层绝缘层之上重叠设置有2层以上线圈导体层。
对于本发明的第2实施方式所涉及的层叠线圈部件的制造方法而言，虽然绝缘层的形状、形成外部电极的位置等有少许不同，但是与本发明的第1实施方式所涉及的层叠线圈部件的制造方法相同，因而省略详细的说明。
例如，具备图19所示的元件主体的层叠线圈部件能够通过与具备图2所示的元件主体的层叠线圈部件相同的方法进行制造，具备图23所示的元件主体的层叠线圈部件能够通过与具备图14所示的元件主体的层叠线圈部件相同的方法进行制造。
[其他实施方式]
本发明的层叠线圈部件并不限定于上述实施方式，关于层叠线圈部件的结构、制造条件等，能够在本发明的范围内施加各种应用、变形。
例如，绝缘层的层数、形状以及材料、线圈导体层的长度、形状以及材料、导通导体的数量、位置、形状以及材料、线圈的结构、外部电极的形状以及材料、外部电极的形成方法、线圈与外部电极的连接方法等并未被特别限定。例如，线圈导体层的长度并不限定于3/4匝，也可以是1/2匝等。线圈导体层的形状可以有棱角，也可以带有弧度。另外，线圈可以通过连接多个线圈导体层和导通导体而构成，例如，也可以由1层线圈导体层构成。
在本发明的层叠线圈部件中，外部电极的形成方法，也可以是通过切割使嵌入于元件主体的电极导体层暴露，并实施镀覆加工的方法。
在本发明的层叠线圈部件中，作为构成绝缘层的材料，例如可举出玻璃材料、铁氧体材料等无机材料，环氧树脂、氟树脂、聚合物树脂等有机材料，玻璃环氧树脂等复合材料等。
在层叠方向与安装面平行的情况下，层叠方向可以为L方向，也可以为W方向。
在至此为止的实施方式中，对以使用应成为绝缘层的绝缘片材、并将形成有线圈导体层图案的绝缘片材层叠的片材层叠法来制造层叠线圈部件的方法进行了说明，但在本发明中，也可以以重复进行绝缘性浆料的印刷和导电性浆料的印刷、并依次形成绝缘层和线圈导体层图案的印刷层叠法来制造层叠线圈部件。另外，也可以以光刻法来制造层叠线圈部件。

Claims (10)

1.一种层叠线圈部件，具备：
元件主体，其是层叠多个绝缘层而构成的；
线圈，其埋设于所述元件主体的内部，并由设置于所述绝缘层间的线圈导体层构成；以及
第1外部电极和第2外部电极，它们设置于所述元件主体的外表面，并与所述线圈电连接，其中，
在沿所述层叠方向形成剖面的视图中，所述线圈导体层的朝向所述元件主体外侧的端面沿着所述层叠方向呈直线状，所述线圈导体层的朝向所述元件主体内侧的端面相对于所述层叠方向倾斜或者弯曲。
2.根据权利要求1所述的层叠线圈部件，其中，
当将所述线圈导体层的1层的在所述绝缘层的主面方向上的最大宽度设为a、所述层叠方向上的最大厚度设为b时，b/a之比为0.5以上、2.0以下。
3.根据权利要求1或2所述的层叠线圈部件，其中，
所述线圈导体层的1层的在所述层叠方向上的最大厚度为25μm以上、100μm以下。
4.根据权利要求1～3中任一项所述的层叠线圈部件，其中，
在1层所述绝缘层之上重叠设置有2层以上的所述线圈导体层。
5.根据权利要求1～4中任一项所述的层叠线圈部件，其中，
在所述多个线圈导体层的朝向所述元件主体外侧的端面与所述元件主体的外表面之间的侧边缘部的厚度为5μm以上、20μm以下。
6.根据权利要求1～5中任一项所述的层叠线圈部件，其中，
所述层叠方向与安装面正交。
7.根据权利要求1～5中任一项所述的层叠线圈部件，其中，
所述层叠方向相对于安装面平行。
8.一种层叠线圈部件的制造方法，其中，具备如下工序：
制造母层叠体，所述母层叠体包括层叠起来的多个绝缘层、以及设置于所述绝缘层间的线圈导体层图案；
通过对所述母层叠体进行切割，将所述母层叠体分割为处于未烧制的状态下的多个层叠体，所述层叠体由设置于层叠起来的多个绝缘层间的线圈导体层构成有线圈，并且所述线圈导体层在因切割而呈现出来的切割面暴露出来；
使用绝缘材料在所述层叠体的使所述线圈导体层暴露出来的所述切割面形成侧边缘部；以及
对形成有所述侧边缘部的层叠体进行烧制。
9.根据权利要求8所述的层叠线圈部件的制造方法，其中，
所述线圈导体层图案设置于所述绝缘层之上，并在相邻的所述层叠体使所述线圈导体层彼此连续。
10.根据权利要求8所述的层叠线圈部件的制造方法，其中，
所述线圈导体层图案设置于所述绝缘层之上，并在相邻的所述层叠体使所述线圈导体层彼此分离。
CN201910795064.8A 2018-08-29 2019-08-27 层叠线圈部件以及层叠线圈部件的制造方法 Withdrawn CN110875123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018160317A JP2020035855A (ja) 2018-08-29 2018-08-29 積層コイル部品、及び、積層コイル部品の製造方法
JP2018-160317 2018-08-29

Publications (1)

Publication Number Publication Date
CN110875123A true CN110875123A (zh) 2020-03-10

Family

ID=69641556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910795064.8A Withdrawn CN110875123A (zh) 2018-08-29 2019-08-27 层叠线圈部件以及层叠线圈部件的制造方法

Country Status (3)

Country Link
US (1) US20200075220A1 (zh)
JP (1) JP2020035855A (zh)
CN (1) CN110875123A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189563B2 (en) * 2019-08-01 2021-11-30 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003825A (ja) * 1998-06-16 2000-01-07 Fuji Elelctrochem Co Ltd 積層チップ部品の製造方法
JP2001217126A (ja) * 1999-11-22 2001-08-10 Fdk Corp 積層インダクタ
JP2006148027A (ja) * 2004-11-24 2006-06-08 Tdk Corp 積層型インダクタ
CN1794380A (zh) * 2005-12-30 2006-06-28 中国科学院电工研究所 一种电力变压器箔式线圈及其制作方法
CN103137285A (zh) * 2011-11-25 2013-06-05 株式会社村田制作所 电子元件及其制造方法
CN106098295A (zh) * 2015-04-27 2016-11-09 株式会社村田制作所 电子部件及其制造方法
CN206022030U (zh) * 2014-03-14 2017-03-15 株式会社村田制作所 层叠线圈元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077061B2 (ja) * 1998-10-28 2000-08-14 株式会社村田製作所 積層型コイル
JP3364174B2 (ja) * 1999-07-30 2003-01-08 ティーディーケイ株式会社 チップフェライト部品およびその製造方法
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2001313212A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型コイル及びその製造方法
JP5187858B2 (ja) * 2009-01-22 2013-04-24 日本碍子株式会社 積層型インダクタ
JP2011187897A (ja) * 2010-03-11 2011-09-22 Murata Mfg Co Ltd 電子部品及びその製造方法
JP5482554B2 (ja) * 2010-08-04 2014-05-07 株式会社村田製作所 積層型コイル
JP6708085B2 (ja) * 2016-09-30 2020-06-10 株式会社村田製作所 電子部品
JP6972536B2 (ja) * 2016-11-04 2021-11-24 凸版印刷株式会社 塗布剤及び吐出物

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003825A (ja) * 1998-06-16 2000-01-07 Fuji Elelctrochem Co Ltd 積層チップ部品の製造方法
JP2001217126A (ja) * 1999-11-22 2001-08-10 Fdk Corp 積層インダクタ
JP2006148027A (ja) * 2004-11-24 2006-06-08 Tdk Corp 積層型インダクタ
CN1794380A (zh) * 2005-12-30 2006-06-28 中国科学院电工研究所 一种电力变压器箔式线圈及其制作方法
CN103137285A (zh) * 2011-11-25 2013-06-05 株式会社村田制作所 电子元件及其制造方法
CN206022030U (zh) * 2014-03-14 2017-03-15 株式会社村田制作所 层叠线圈元件
CN106098295A (zh) * 2015-04-27 2016-11-09 株式会社村田制作所 电子部件及其制造方法

Also Published As

Publication number Publication date
US20200075220A1 (en) 2020-03-05
JP2020035855A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
CN109036831B (zh) 线圈部件及其制造方法
KR101538580B1 (ko) 전자 부품 및 그 제조 방법
CN108695038B (zh) 电子部件
JP6962129B2 (ja) 積層コイル部品及びその製造方法
JP7371327B2 (ja) 積層コイル部品
JP2019186254A (ja) 積層型コイル部品
JP7425959B2 (ja) 電子部品
KR20130029085A (ko) 전자 부품 및 그 제조 방법
US20140253276A1 (en) Laminated inductor
JP2019186253A (ja) 積層型コイル部品
US10665388B2 (en) Method of manufacturing laminated coil component
CN109215936B (zh) 层叠电子部件
CN108695051B (zh) 电子部件
JP7379898B2 (ja) 積層コイル部品
CN110875123A (zh) 层叠线圈部件以及层叠线圈部件的制造方法
US11139112B2 (en) Electronic component
CN111354545A (zh) 层叠线圈部件
US10998129B2 (en) Method for manufacturing laminated coil component
JP7347037B2 (ja) 電子部品の製造方法
JP2009176829A (ja) 電子部品
US11557417B2 (en) Coil component
CN110875115B (zh) 层叠线圈部件
JP2007142107A (ja) 積層型電子部品
JP2009170752A (ja) 電子部品
CN115132484A (zh) 层叠线圈部件的制造方法及层叠线圈部件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200310